CN116266610A - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN116266610A
CN116266610A CN202210801790.8A CN202210801790A CN116266610A CN 116266610 A CN116266610 A CN 116266610A CN 202210801790 A CN202210801790 A CN 202210801790A CN 116266610 A CN116266610 A CN 116266610A
Authority
CN
China
Prior art keywords
region
semiconductor
conductive
electrode
electrode portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210801790.8A
Other languages
English (en)
Inventor
马场祥太郎
雁木比吕
加藤浩朗
下村纱矢
佐藤慎吾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Original Assignee
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Electronic Devices and Storage Corp filed Critical Toshiba Corp
Publication of CN116266610A publication Critical patent/CN116266610A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

提供能够减少损耗的半导体装置及其制造方法。根据实施方式，半导体装置包含第1～第3电极、半导体部件、第1导电部件、连接部件、第1部件及绝缘部件。连接部件与第1导电部件电连接。第1部件设置于第3电极的第1电极部分与连接部件之间。第2导电区域在第1方向上的位置处于第3部分区域在第1方向上的位置与第1部件在第1方向上的位置之间。第1部件包含与第2导电区域所包含的元素不同的元素。

Description

半导体装置及其制造方法
相关申请的交叉引用
本申请以日本专利申请2021-204761(申请日2021年12月17日)为基础，享有该申请的优先权。本申请通过参照该申请，从而包含该申请的全部内容。
技术领域
本发明的实施方式涉及半导体装置及其制造方法。
背景技术
例如，在晶体管等半导体装置中，希望减少损耗。
发明内容
本发明的实施方式提供能够减少损耗的半导体装置及其制造方法。
根据本发明的实施方式，半导体装置包含第1电极、第2电极、第3电极、半导体部件、第1导电部件、连接部件、第1部件及绝缘部件。所述半导体部件包含第1导电型的第1半导体区域、第2导电型的第2半导体区域和所述第1导电型的第3半导体区域。所述第1半导体区域处于所述第1电极与所述第3半导体区域之间。所述第1半导体区域包含第1部分区域、第2部分区域及第3部分区域。所述第2半导体区域处于所述第1半导体区域与所述第3半导体区域之间。所述第3半导体区域包含第1半导体部分及第2半导体部分。从所述第1半导体部分朝向所述第2半导体部分的第2方向与从所述第1电极朝向所述第3半导体区域的第1方向交叉。所述第2半导体区域包含第3半导体部分及第4半导体部分。从所述第3半导体部分朝向所述第4半导体部分的方向沿着所述第2方向。所述第3半导体部分在所述第1方向上处于所述第1部分区域与所述第1半导体部分之间。所述第4半导体部分在所述第1方向上处于所述第2部分区域与所述第2半导体部分之间。所述第3部分区域在所述第2方向上的位置处于所述第1部分区域在所述第2方向上的位置与所述第2部分区域在所述第2方向上的位置之间。所述第2电极与所述第3半导体区域电连接。所述第3电极包含第1电极部分。所述第1电极部分在所述第2方向上处于所述第1半导体部分与所述第2半导体部分之间、及所述第3半导体部分与所述第4半导体部分之间。所述第1导电部件包含第1导电区域、第2导电区域及第3导电区域。所述第1导电区域在所述第2方向上处于所述第1部分区域与所述第2部分区域之间。所述第1导电区域在所述第1方向上的位置处于所述第3部分区域在所述第1方向上的位置与所述第1电极部分在所述第1方向上的位置之间。所述第2导电区域在与包含所述第1方向及所述第2方向在内的平面交叉的第3方向上处于所述第1导电区域与所述第3导电区域之间。所述连接部件与所述第1导电部件电连接。从所述第3导电区域朝向所述连接部件的方向沿着所述第1方向。所述第1部件在所述第3方向上设置于所述第1电极部分与所述连接部件之间。所述第2导电区域在所述第1方向上的位置处于所述第3部分区域在所述第1方向上的位置与所述第1部件在所述第1方向上的位置之间。所述第1部件包含与所述第2导电区域所包含的元素不同的元素。所述绝缘部件设置于所述半导体部件与所述第3电极之间、所述半导体部件与所述第1导电部件之间、所述第1导电部件与所述第3电极之间、及所述第1导电部件与所述第1部件之间。
根据上述结构的构造体，能够提供能够减少损耗的半导体装置及其制造方法。
附图说明
图1是例示第1实施方式所涉及的半导体装置的示意性剖视图。
图2是例示第1实施方式所涉及的半导体装置的示意性剖视图。
图3是例示第1实施方式所涉及的半导体装置的示意性剖视图。
图4是例示第1实施方式所涉及的半导体装置的示意性剖视图。
图5是例示第1实施方式所涉及的半导体装置的示意性剖视图。
图6是例示第1实施方式所涉及的半导体装置的示意性剖视图。
图7是例示第1实施方式所涉及的半导体装置的示意性剖视图。
图8是例示第1实施方式所涉及的半导体装置的示意性剖视图。
图9是例示第1实施方式所涉及的半导体装置的示意性剖视图。
图10是例示第1实施方式所涉及的半导体装置的示意性剖视图。
图11是例示第1实施方式所涉及的半导体装置的示意性剖视图。
图12是例示第1实施方式所涉及的半导体装置的示意性剖视图。
图13是例示第1实施方式所涉及的半导体装置的示意性剖视图。
图14是例示第1实施方式所涉及的半导体装置的示意性剖视图。
图15是例示第1实施方式所涉及的半导体装置的示意性剖视图。
图16是例示第1实施方式所涉及的半导体装置的示意性剖视图。
图17是例示第1实施方式所涉及的半导体装置的示意性剖视图。
图18是例示第1实施方式所涉及的半导体装置的示意性剖视图。
图19是例示第1实施方式所涉及的半导体装置的示意性剖视图。
图20是例示第1实施方式所涉及的半导体装置的示意性剖视图。
图21的(a)～图21的(f)是例示半导体装置的示意性剖视图。
图22的(a)及图22的(b)是例示半导体装置的特性的曲线图。
图23的(a)及图23的(b)是例示半导体装置的特性的曲线图。
图24是例示半导体装置的特性的曲线图。
图25是例示第1实施方式所涉及的半导体装置的示意性剖视图。
图26是例示第1实施方式所涉及的半导体装置的示意性剖视图。
图27是例示第1实施方式所涉及的半导体装置的示意性剖视图。
图28是例示第1实施方式所涉及的半导体装置的示意性剖视图。
图29的(a)～图29的(d)是例示第2实施方式所涉及的半导体装置的制造方法的示意性剖视图。
图30的(a)～图30的(d)是例示第2实施方式所涉及的半导体装置的制造方法的示意性剖视图。
图31的(a)～图31的(d)是例示第2实施方式所涉及的半导体装置的制造方法的示意性剖视图。
附图标记说明
10…半导体部件，10M…第1半导体部件，10A～10C…第1～第3沟槽，10T…沟槽，10a…下表面，10b…上表面，11～14…第1～第4半导体区域，11a～11e…第1～第5部分区域，12c、12d…第3、第4半导体部分，13a、13b…第1、第2半导体部分，41…绝缘部件，41F～44F…绝缘膜，41a～42e…第1～第5绝缘区域，51～53…第1～第3电极，52L…第2电极用导电层，52T…端子，52a…接触区域，53a、53b…第1、第2电极部分，55M…连接部件，58a、58b…第1、第2部件，59a、59b…导电部分，61～63…第1～第3导电部件，61F…导电膜，61a～61c…第1～第3导电区域，62d～62f…第4～第6导电区域，63L…布线，63T…端子，65A、65B…第1、第2导电部分，65F…导电膜，71…栅极驱动电路，110～113、110a～113a…半导体装置，CF1～CF6…第1～第6结构，D1～D3…第1～第3方向，EL2…第2元素，M1…掩模部件，Rg、Rg1、Rg2…电阻，RonA…导通电阻，RonEoff…性能指数，Vsurge…浪涌电压，VDSS…耐压
具体实施方式
下面，参照附图对本发明的各实施方式进行说明。
附图是示意性或者概念性的附图，各部分的厚度与宽度的关系、部分间的大小的比率等并不必须限于与现实的情况相同。即使在表示相同部分的情况下，有时根据附图而彼此的尺寸、比率也不同地表示。
在本说明书和各附图中，对关于已有的附图在之前叙述过的要素相同的要素，标注相同的附图标记而适当省略详细的说明。
(第1实施方式)
图1～图5是例示第1实施方式所涉及的半导体装置的示意性剖视图。
图1是图4及图5的A1－A2线剖视图。图2是图4及图5的B1－B2线剖视图。图3是图4及图5的C1－C2线剖视图。图4是图1～图3的E1－E2线剖视图。图5是图1～图3的F1－F2线剖视图。
如这些图所示，实施方式所涉及的半导体装置110包含第1电极51、第2电极52、第3电极53、半导体部件10、第1导电部件61、连接部件55M，第1部件58a及绝缘部件41。
如图1所示，半导体部件10包含第1导电型的第1半导体区域11、第2导电型的第2半导体区域12和第1导电型的第3半导体区域13。第1导电型是n型及p型中的一方。第2导电型是n型及p型中的另一方。例如，第1导电型是n型，第2导电型是p型。半导体部件10例如包含硅或者SiC。
第1半导体区域11处于第1电极51与第3半导体区域13之间。第2半导体区域12处于第1半导体区域11与第3半导体区域13之间。
将从第1电极51朝向第3半导体区域13的方向设为第1方向D1。将第1方向D1设为Z轴方向。将与Z轴方向垂直的1个方向设为X轴方向。将与Z轴方向及X轴方向垂直的方向设为Y轴方向。
例如，第1半导体区域11包含第1部分区域11a、第2部分区域11b及第3部分区域11c。第1半导体区域11可以还包含第4部分区域11d及第5部分区域11e。这些部分区域之间的边界可以不明确。
如图1所示，第3半导体区域13包含第1半导体部分13a及第2半导体部分13b。从第1半导体部分13a朝向第2半导体部分13b的第2方向D2与从第1电极51朝向第3半导体区域13的第1方向D1交叉。第2方向D2例如是X轴方向。
第2半导体区域12包含第3半导体部分12c及第4半导体部分12d。从第3半导体部分12c朝向第4半导体部分12d的方向沿着第2方向D2。第3半导体部分12c在第1方向D1上处于第1部分区域11a与第1半导体部分13a之间。第4半导体部分12d在第1方向D1上处于第2部分区域11b与第2半导体部分13b之间。
第3部分区域11c在第2方向D2上的位置处于第1部分区域11a在第2方向D2上的位置与第2部分区域11b在第2方向D2上的位置之间。第4部分区域11d例如处于第1部分区域11a与第3部分区域11c之间。第5部分区域11e处于第3部分区域11c与第2部分区域11b之间。
在半导体部件10中，第1半导体区域11例如可以对应于漂移层。第2半导体区域12例如可以对应于基底层。第3半导体区域13例如可以对应于源极层。
第2电极52与第3半导体区域13电连接。在该例中，在第1电极51与第2电极52之间设置半导体部件10。在第3半导体区域13与第2电极52之间可以设置第2电极用导电层52L。第2电极用导电层52L例如可以包含Ti膜/TiN膜/W膜等层叠膜。第2电极用导电层52L例如可以包含接触区域52a。接触区域52a与第2半导体区域12及第3半导体区域13电连接。
第3电极53包含第1电极部分53a。第1电极部分53a在第2方向D2上，处于第1半导体部分13a与第2半导体部分13b之间及第3半导体部分12c与第4半导体部分12d之间。在该例中，第1电极部分53a的一部分在第1方向D1上与第4部分区域11d重叠。第1电极部分53a的另一部分在第1方向D1上与第5部分区域11e重叠。
第1导电部件61包含第1导电区域61a、第2导电区域61b及第3导电区域61c。这些导电区域之间的边界可以不明确。如图1所示，第1导电区域61a在第2方向D2上处于第1部分区域11a与第2部分区域11b之间。第1导电区域61a在第1方向D1上的位置处于第3部分区域11c在第1方向D1上的位置与第1电极部分53a在第1方向D1上的位置之间。
如图5所示，第2导电区域61b在第3方向D3上处于第1导电区域61a与第3导电区域61c之间。第3方向D3与包含第1方向D1及第2方向D2在内的平面交叉。第3方向D3例如是Y轴方向。第2导电区域61b在第3方向D3上与第1导电区域61a及第3导电区域61c连续。
如图3所示，连接部件55M与第1导电部件61电连接。从第3导电区域61c朝向连接部件55M的方向沿着第1方向D1。
如图4所示，第1部件58a在第3方向D3上设置于第1电极部分53a与连接部件55M之间。如图2所示，第2导电区域61b在第1方向D1上的位置处于第3部分区域11c在第1方向D1上的位置与第1部件58a在第1方向D1上的位置之间。在实施方式中，第1部件58a包含与第2导电区域61b所包含的元素不同的元素。连接部件55M、第1部件58a及第3电极53彼此电连接。第1部件58a在第3方向D3上与第1电极部分53a及连接部件55M连续。
绝缘部件41设置于半导体部件10与第3电极53之间、半导体部件10与第1导电部件61之间、第1导电部件61与第3电极53之间、及第1导电部件61与第1部件58a之间。绝缘部件41将这些导电部分电绝缘。
例如，绝缘部件41包含第1绝缘区域41a、第2绝缘区域41b及第3绝缘区域41c。第1绝缘区域41a设置于第1半导体部分13a与第1电极部分53a之间、及第3半导体部分12c与第1电极部分53a之间。第2绝缘区域41b设置于第1电极部分53a与第2半导体部分13b之间、及第1电极部分53a与第4半导体部分12d之间。第3绝缘区域41c设置于第1导电部件61与第1电极部分53a之间。
在第1电极51与第2电极52之间流动的电流能够通过第3电极53的电位进行控制。第3电极53的电位例如是以第2电极52的电位为基准的电位。第1电极51例如作为漏极电极而发挥功能。第2电极52例如作为源极电极而发挥功能。第3电极53例如作为栅极电极而发挥功能。第1绝缘区域41a及第2绝缘区域41b例如作为栅极绝缘膜而发挥功能。半导体装置110例如是晶体管(例如MOS型晶体管)。
在实施方式中，如上述所示，设置第1部件58a。第1部件58a包含与第2导电区域61b所包含的元素不同的元素。例如，第1部件58a的电阻高于第2导电区域61b的电阻。
例如，第2导电区域61b包含第1元素。第1部件58a包含第1元素及第2元素。第1元素包含第3元素及第4元素中的一方。第2元素包含第3元素及第4元素中的另一方。第3元素包含从由磷、砷及锑构成的组选择出的至少1个。第4元素包含从由硼、铝及镓构成的组选择出的至少1个。
例如，第2导电区域61b包含磷。第1部件58a包含磷及硼。第2导电区域61b及第1部件58a包含硅及SiC中的至少一种。例如，第2导电区域61b是包含p型的杂质的半导体区域。第2导电区域61b中的电阻低。另一方面，第1部件58a是包含p型及n型这两种杂质的半导体区域。第2导电区域61b的导电率高于第1部件58a的导电率。第2导电区域61b是低电阻区域。第1部件58a是高电阻区域。
例如，从驱动电路对与第3电极53电连接的连接部件55M施加栅极脉冲。栅极脉冲经由低电阻区域的第2导电区域61b而施加至第1导电区域61a。栅极脉冲经由高电阻区域的第1部件58a而施加至第3电极53(第1电极部分53a)。1个栅极脉冲经由电阻彼此不同的电流路径而施加至第1导电区域61a及第1电极部分53a。由此，例如镜像期间变短。例如，能够抑制损耗。根据实施方式，能够提供能够减少损耗的半导体装置。
在实施方式中，例如能够维持低的浪涌电压并抑制损耗。例如，能够维持低的损耗并抑制浪涌电压。例如，能够改善损耗与浪涌电压之间的折衷关系。例如，得到低的损耗和高的耐压。
例如，考虑第1导电部件61与第3电极53电分离的参考例。在该参考例中，从第1电路向第3电极53供给栅极脉冲。从独立于第1电路的第2电路对第1导电部件61供给其他栅极脉冲。在如上所述的参考例中，损耗与浪涌电压之间的折衷关系有可能改善。但是，在该参考例中，需要多个电路，在实用性的观点是不利的。为了使多个电路的特性以高精度匹配，电路设计变得复杂。成本上升。
与此相对，在实施方式中，也可以将来自1个电路的1个栅极脉冲供给至连接部件55M。在连接部件55M与第1导电区域61a之间的电流路径(第2导电区域61b)和连接部件55M与第3电极53之间的电流路径(第1部件58a)之间，设有电阻差。由此，在第1导电区域61a与第3电极53之间，得到不同的瞬态特性的电位的变化。例如，第1导电区域61a高速地对栅极脉冲做出响应。例如，第3电极53对栅极脉冲做出低速响应。由此，能够适当地缩短镜像期间。由此，能够抑制损耗。例如，能够使电流的时间变化变得平缓。由此，能够抑制浪涌电压。
在实施方式中，第1部件58a将第1电极部分53a与连接部件55M电连接。该电连接的电阻比经由第2导电区域61b的电阻高。
在实施方式中，第2导电区域61b例如实质上不包含第2元素(例如硼)。或者，第2导电区域61b中的第2元素的浓度为第1部件58a中的第2元素的浓度的1/10以下。在第2导电区域61b中，得到低的损耗。此时，第2导电区域61b中的第1元素的浓度可以与第1部件58a中的第1元素的浓度实质上相同。例如，第2导电区域61b中的第1元素的浓度可以为第1部件58a中的第1元素的浓度的0.5倍以上且2倍以下。
在实施方式中，第1电极部分53a例如实质上不包含第2元素。或者，第1电极部分53a中的第2元素的浓度为第1部件58a中的第2元素的浓度的1/10以下。在第1电极部分53a中，得到低的损耗。此时，第1电极部分53a中的第1元素的浓度可以与第1部件58a中的第1元素的浓度实质上相同。例如，第1电极部分53a中的第1元素的浓度可以为第1部件58a中的第1元素的0.5倍以上且2倍以下。
在实施方式中，连接部件55M不包含第2元素。或者，连接部件55M中的第2元素的浓度为第1部件58a中的第2元素的浓度的1/10以下。在连接部件55M中，得到低的损耗。此时，连接部件55M中的第1元素的浓度可以与第1部件58a中的第1元素的浓度实质上相同。例如，连接部件55M中的第1元素的浓度可以为第1部件58a中的第1元素的浓度的0.5倍以上且2倍以下。
如图1所示，在该例中，半导体装置110还包含第3导电部件63。第3导电部件63在第1方向D1上的位置处于第3部分区域11c在第1方向D1上的位置与第1导电部件61在第1方向D1上的位置之间。例如，第3导电部件63与第2电极52电连接。或者，第3导电部件63能够与第2电极52电连接。
例如，可以设置与第2电极52电连接的端子52T。例如，可以设置与第3导电部件63电连接的端子63T。这些端子可以通过布线63L进行电连接。
通过设置第3导电部件63，从而例如能够抑制电场的局部集中。例如，得到更高的耐压。
如图1所示，包含第3电极53、第1导电部件61及第3导电部件63在内的多个构造体可以在X轴方向上排列。
例如，在第1电极51之上设置第1半导体区域11。在第1半导体区域11之上设置第2半导体区域12。在第2半导体区域12之上设置第3半导体区域13。在包含这些半导体区域的半导体部件设置沟槽10T。在沟槽10T的内部设置第3电极53、第1导电部件61及第3导电部件63。在半导体部件10之上设置第2电极52。多个沟槽10T可以沿着X轴方向排列。
图6～图10是例示第1实施方式所涉及的半导体装置的示意性剖视图。
图6是图9及图10的A1－A2线剖视图。图7是图9及图10的B1－B2线剖视图。图8是图9及图10的C1－C2线剖视图。图9是图6～图8的E1－E2线剖视图。图10是图6～图8的F1－F2线剖视图。
如图6～图10所示，在实施方式所涉及的半导体装置111中，第3电极53在第1电极部分53a的基础上，还包含第2电极部分53b。除此以外的半导体装置111的结构可以与半导体装置110的结构相同。
第2电极部分53b在第2方向D2上，处于第1电极部分53a与第2半导体部分13b之间、及第1电极部分53a与第4半导体部分12d之间。绝缘部件41的一部分处于第1电极部分53a与第2电极部分53b之间。在该例中，第1电极部分53a的至少一部分在第1方向D1上与第4部分区域11d重叠。第2电极部分53b的至少一部分在第1方向D1上与第5部分区域11e重叠。
例如，绝缘部件41包含第1～第4绝缘区域41a～41d。第1绝缘区域41a设置于第1半导体部分13a与第1电极部分53a之间、及第3半导体部分12c与第1电极部分53a之间。第2绝缘区域41b设置于第2电极部分53b与第2半导体部分13b之间、及第2电极部分53b与第4半导体部分12d之间。第3绝缘区域41c设置于第1导电部件61与第1电极部分53a之间、及第1导电部件61与第2电极部分53b之间。第4绝缘区域41d设置于第1电极部分53a与第2电极部分53b之间。
如图6所示，在该例中，第1导电区域61a的至少一部分在第1方向D1上，不与第1电极部分53a及第2电极部分53b重叠。第1导电区域61a的至少一部分在第1方向D1上，设置于第3导电部件63与第4绝缘区域41d之间。在该例中，第1导电区域61a在第2方向D2上的位置处于第1电极部分53a在第2方向D2上的位置与第2电极部分53b在第2方向D2上的位置之间。
如图7及图9所示，在该例中，半导体装置111在第1部件58a的基础上还包含第2部件58b。如图9所示，第2部件58b在第3方向D3上设置于第2电极部分53b与连接部件55M之间。第2部件58b包含与第2导电区域61b所包含的元素不同的元素。例如，第2导电区域61b包含第1元素。第2部件58b包含第1元素及第2元素。第1元素包含第3元素及第4元素中的一方。第2元素包含第3元素及第4元素中的另一方。第3元素包含从由磷、砷及锑构成的组选择出的至少1个。第4元素包含从由硼、铝及镓构成的组选择出的至少1个。第2部分58b包含硅及SiC中的至少一种。绝缘部件41的一部分设置于第2导电区域61b与第2部件58b之间。第2部件58b例如作为高电阻区域而发挥功能。
在半导体装置111中，例如，镜像期间也变短。例如，能够抑制损耗。根据实施方式，能够提供能够减少损耗的半导体装置。
图11～图15是例示第1实施方式所涉及的半导体装置的示意性剖视图。
图11是图14及图15的A1－A2线剖视图。图12是图14及图15的B1－B2线剖视图。图13是图14及图15的C1－C2线剖视图。图14是图11～图13的E1－E2线剖视图。图15是图11～图13的F1－F2线剖视图。
如图11～图15所示，在实施方式所涉及的半导体装置112中，第3电极53也包含第1电极部分53a及第2电极部分53b。如图11所示，在半导体装置112中，第1导电区域61a的一部分在第1方向D1上与绝缘部件41的一部分重叠。第1导电区域61a的另一部分在第1方向D1上，与第1电极部分53a及第2电极部分53b重叠。除此以外的半导体装置112的结构可以与半导体装置111的结构相同。
在半导体装置112中，第1导电部件61的X轴方向的宽度宽。第1导电部件61的电阻能够更低。能够进一步减少损耗。
图16～图20是例示第1实施方式所涉及的半导体装置的示意性剖视图。
图16是图19及图20的A1－A2线剖视图。图17是图19及图20的B1－B2线剖视图。图18是图19及图20的C1－C2线剖视图。图19是图16～图18的E1－E2线剖视图。图20是图16～图18的F1－F2线剖视图。
如图16～图20所示，实施方式所涉及的半导体装置113还包含第2导电部件62及第2部件58b。第3电极53包含第1电极部分53a及第2电极部分53b。除此以外的半导体装置113的结构可以与半导体装置110～112的结构相同。
在半导体装置113中，第2导电部件62包含第4导电区域62d、第5导电区域62e及第6导电区域62f。这些导电区域之间的边界可以不明确。如图16所示，第4导电区域62d在第2方向D2上处于第1导电区域61a与第2部分区域11b之间。第4导电区域62d在第1方向D1上的位置处于第3部分区域11c在第1方向D1上的位置与第2电极部分53b在第1方向D1上的位置之间。如图20所示，第5导电区域62e在第3方向D3上处于第4导电区域62d与第6导电区域62f之间。
如图19所示，第2部件58b在第3方向D3上设置于第2电极部分53b与连接部件55M之间。
如图17所示，第5导电区域62e在第1方向D1上的位置处于第3部分区域11c在第1方向D1上的位置与第2部件58b在第1方向D1上的位置之间。
第2部件58b包含与第5导电区域62e所包含的元素不同的元素。例如，第2导电区域61b包含上述的第1元素。第2部件58b包含上述的第1元素及上述的第2元素。第2部分58b包含硅及SiC中的至少一种。
绝缘部件41的一部分设置于第2导电部件62与第2部件58b之间。例如，绝缘部件41包含第1～第5绝缘区域41a～41e。第1绝缘区域41a设置于第1半导体部分13a与第1电极部分53a之间、及第3半导体部分12c与第1电极部分53a之间。第2绝缘区域41b设置于第2电极部分53b与第2半导体部分13b之间、及第2电极部分53b与第4半导体部分12d之间。第3绝缘区域41c设置于第1导电部件61与第1电极部分53a之间。第4绝缘区域41d设置于第1电极部分53a与第2电极部分53b之间。第5绝缘区域41e设置于第2导电部件62与第2电极部分53b之间(参照图16)。
第2部件58b例如作为高电阻区域而发挥功能。在半导体装置113中，例如，镜像期间也变短。例如，能够抑制损耗。根据实施方式，能够提供能够减少损耗的半导体装置。
下面，对半导体装置的特性的仿真结果的例子进行说明。
图21的(a)～图21的(f)是例示半导体装置的示意性剖视图。
这些图示出了仿真模型。
如图21的(a)所示，在第1结构CF1中，没有设置第1导电部件61。栅极驱动电路71与第3电极53(第1电极部分53a及第2电极部分53b)电连接。在第3电极53与栅极驱动电路71之间存在电阻Rg。电阻Rg例如实质上是第3电极53与连接部件55M之间的电流路径的电阻。第3导电部件63与第2电极52(或者，第3半导体区域13)电连接。
如图21的(b)所示，在第2结构CF2中，设置第1导电部件61。第1导电部件61与栅极驱动电路71电连接。在第1导电部件61与栅极驱动电路71之间的电流路径及第3电极53与栅极驱动电路71之间的电流路径这两者中，存在相同的电阻Rg。
如图21的(c)所示，在第3结构CF3中，设置第1导电部件61。第1导电部件61与第2电极52(或者，第3半导体区域13)电连接。
如图21的(d)所示，在第4结构CF4中，设置第1导电部件61。在第1导电部件61与栅极驱动电路71之间的电流路径存在电阻Rg2。在第3电极53与栅极驱动电路71之间的电流路径存在电阻Rg2及电阻Rg1。电阻Rg1对应于第1部件58a及第2部件58b的电阻。第4结构CF4例如对应于半导体装置111。
如图21的(e)所示，在第5结构CF5中，在第1导电部件61与栅极驱动电路71之间的电流路径存在电阻Rg2。在第3电极53与栅极驱动电路71之间的电流路径存在电阻Rg2及电阻Rg1。电阻Rg1对应于第1部件58a及第2部件58b的电阻。在第5结构CF5中，第1导电部件61与第1电极部分53a及第2电极部分53b重叠。第5结构CF5例如对应于半导体装置112。
如图21的(f)所示，在第6结构CF6中，设置第1导电部件61及第2导电部件62。在第1导电部件61与栅极驱动电路71之间的电流路径存在电阻Rg2。在第2导电部件62与栅极驱动电路71之间的电流路径存在电阻Rg2。在第3电极53与栅极驱动电路71之间的电流路径存在电阻Rg2及电阻Rg1。电阻Rg1对应于第1部件58a及第2部件58b的电阻。第6结构CF6例如对应于半导体装置113。
图22的(a)、图22的(b)、图23的(a)及图23的(b)是例示半导体装置的特性的曲线图。
这些曲线图例示出浪涌电压Vsurge为20V时的特性。例如，在第1结构CF1中，电阻Rg为40Ω。例如，在第5结构CF5中电阻Rg1为50Ω，电阻Rg2为1Ω。
图22的(a)的纵轴是关断(turn off)时的损耗Eoff。损耗Eoff是浪涌电压Vsurge为20V时的值。如图22的(a)所示，在第4～第6结构CF4～CF6中，得到比第1～第3结构CF1～CF3小的损耗Eoff。
图22的(b)的纵轴是耐压VDSS。在第4～第6结构CF4～CF6中，得到与第1～第3结构CF1～CF3同等以上的高耐压VDSS。
图23的(a)的纵轴是导通电阻RonA。在第5结构CF5及第6结构CF6中，得到比第1～第3结构CF1～CF3低的导通电阻RonA。
图23的(b)的纵轴是性能指数RonEoff。在第4～第6结构CF4～CF6中，得到比第1～第3结构CF1～CF3低的性能指数RonEoff。
如上所述，在第4～第6结构CF4～CF6中，得到比第1～第3结构CF1～CF3高的特性。在第4～第6结构CF4～CF6中，例如得到小的损耗Eoff。
图24是例示半导体装置的特性的曲线图。
图24的横轴是浪涌电压Vsurge。纵轴是损耗Eoff。如图24所示，在第4～第6结构CF4～CF6中，与第1～第3结构CF1～CF3相比，能够改善损耗Eoff及浪涌电压Vsurge之间的折衷关系。
图25～图28是例示第1实施方式所涉及的半导体装置的示意性剖视图。
如图25～图28所示，实施方式所涉及的半导体装置110a～113a包含第4半导体区域14。除此以外的半导体装置110a～113a的结构可以与半导体装置110～113相同。
第4半导体区域14设置于第1电极51与第1半导体区域11之间。第4半导体区域14是第2导电型。半导体装置110a～113a例如是IGBT。在半导体装置110a～113a中也能够减少损耗。例如，能够改善损耗Eoff及浪涌电压Vsurge的折衷关系。
(第2实施方式)
第2实施方式涉及半导体装置的制造方法。下面，对半导体装置111的制造方法的例子进行说明。
图29的(a)～图29的(d)、图30的(a)～图30的(d)及图31的(a)～图31的(d)是例示第2实施方式所涉及的半导体装置的制造方法的示意性剖视图。
如图29的(a)所示，在第1导电型的第1半导体区域11(第1半导体部件10M)形成第1沟槽10A。第1沟槽10A沿着第3方向D3延伸。如已经说明的那样，第3方向D3例如是Y轴方向。第3方向D3与包含第1方向D1及第2方向D2在内的平面交叉。第1方向D1是从第1半导体部件10M的下表面10a朝向半导体部件10M的上表面10b的方向。第2方向D2与第1方向D1交叉。第1方向D1例如是Z轴方向。第2方向D2例如是X轴方向。
如图29的(b)所示，在第1沟槽10A的内部及第1半导体部件10M之上形成绝缘膜41F。绝缘膜41F的至少一部分成为绝缘部件41。并且，在第1沟槽10A的剩余空间埋入导电材料(例如包含杂质的多晶硅)。由此，得到第3导电部件63。
如图29的(c)所示，在第1沟槽10A的剩余空间及绝缘膜41F之上形成绝缘膜42F。绝缘膜41F及绝缘膜42F的材料例如可以相同。这些绝缘膜41F例如包含氧化硅。
如图29的(d)所示，将绝缘膜42F的一部分去除。由此，绝缘膜41F及第1半导体部件10M露出。
如图30的(a)所示，将绝缘膜42F去除。在第1沟槽10A的内部形成的第3沟槽10C中，第3导电部件63露出。
如图30的(b)所示，在第1沟槽10A的内部及第1半导体部件10M之上形成绝缘膜43F。绝缘膜43F成为绝缘部件41的一部分(第1绝缘区域41a及第2绝缘区域41b)。通过绝缘膜43F的形成而形成第2沟槽10B。
在第2沟槽10B的剩余空间及绝缘膜43F之上形成导电膜61F。导电膜61F例如包含硅及SiC的至少一种。导电膜61F例如包含多晶硅。导电膜61F包含上述的第1元素。形成第2导电型的第2半导体区域12和第1导电型的第3半导体区域13。这些半导体区域例如能够通过杂质离子的导入(例如离子注入等)而形成。由此，得到半导体部件10。第2半导体区域12在第1方向D1上，处于第1半导体区域11与第3半导体区域13之间。第1半导体部件10M的下表面10a及上表面10b对应于半导体部件10的下表面10a及上表面10b。
如图30的(c)所示，将导电膜61F的一部分去除。由此，得到第1电极部分53a、第2电极部分53b及第1导电区域61a。
图30的(d)例示出在第3方向D3上与图30的(c)所示的剖面不同的剖面。通过将导电膜61F的一部分去除，从而得到导电部分59a、导电部分59b及第2导电区域61b。如后面所述，导电部分59a及导电部分59b成为第1部件58a及第2部件58b。
图31的(a)是与图30的(c)相对应的位置的剖视图。图31的(b)是与图30的(d)相对应的位置的剖视图。如图31的(a)及图31的(b)所示，在沟槽的剩余空间及第1电极部分53a、第2电极部分53b、导电部分59a及导电部分59b之上形成绝缘膜44F。绝缘膜44F成为绝缘部件41的一部分。
图31的(c)是与图30的(c)相对应的位置的剖视图。图31的(d)是与图30的(d)相对应的位置的剖视图。如图31的(d)所示，向导电部分59a及导电部分59b导入第2元素EL2。例如，将第2元素EL2离子注入。通过第2元素EL2的导入，导电部分59a及导电部分59b的电阻变高。由此，得到第1部件58a及第2部件58b。第2元素EL2实质上没有到达第2导电区域61b。第2导电区域61b实际上不包含第2元素EL2。
如图31的(c)所示，不向第1电极部分53a及第2电极部分53b导入第2元素EL2。例如，可以通过掩模部件M1等，抑制第2元素EL2到达第1电极部分53a及第2电极部分53b。在第2元素EL2的导入的工序后，将掩模部件M1去除。
然后，适当形成电极。由此得到半导体装置111。根据实施方式所涉及的半导体装置的制造方法，能够提供能够减少损耗的半导体装置的制造方法。
如上述那样，在上述的制造方法中，在设置于绝缘部件41的第2沟槽10B的内部形成沿着第3方向D3延伸的第1导电膜65F(参照图30的(c)及图30的(d))。绝缘部件41设置于在半导体部件10设置的第1沟槽10A的内部。第3方向D3与包含第1方向D1及第2方向D2在内的平面交叉。第1方向D1是从半导体部件10的下表面10a朝向半导体部件10的上表面10b的方向。第2方向D2与第1方向D1交叉(参照图30的(c)及图30的(d))。例如，包含第1导电区域61a(第1导电部分65A)及导电部分59a(第2导电部分65B)。半导体部件10包含第1导电型的第1半导体区域11、第2导电型的第2半导体区域12和第1导电型的第3半导体区域13。第2半导体区域12在第1方向D1上，处于第1半导体区域11与第3半导体区域13之间。第1导电部分65A在第2方向D2上，处于第2半导体区域12的2个区域之间、及第3半导体区域13的2个区域之间。第2导电部分65B在第2方向D2上，处于第1半导体区域11的2个区域之间。第1导电膜65F包含半导体及第1元素。半导体包含硅及SiC中的至少一种。例如，半导体包含多晶硅。第1元素是第1导电型及第2导电型中的一种元素。
如图30的(c)所示，第1导电部分65A包含第1导电膜区域(第1电极部分53a)。如图30的(d)所示，第1导电部分65A包含第2导电膜区域(导电部分59a)。从第1导电膜区域(第1电极部分53a)朝向第2导电膜区域(导电部分59a)的方向沿着第3方向D3。
在实施方式所涉及的制造方法中，如图31的(d)所示，将第1导电型及第2导电型中的另一种的第2元素EL2导入至第2导电膜区域(导电部分59a)。如图31的(c)所示，第2元素EL2的导入包含不向第1导电膜区域(第1电极部分53a)导入第2元素EL2。由此，能够选择性地形成第1部件58a。
在实施方式中，第2元素EL2的导入包含不向第2导电部分65B导入第2元素EL2。第1元素包含第3元素及第4元素中的一方。第2元素包含第3元素及第4元素中的另一方。第3元素包含从由磷、砷及锑构成的组选择出的至少1个。第4元素包含从由硼、铝及镓构成的组选择出的至少1个。
在上述的实施方式中，第1电极51例如可以包含从由铝、钛、镍及金构成的组选择出的至少1个。第2电极52例如可以包含从由铝、钛、镍及金构成的组选择出的至少1个。第3电极53例如可以包含多晶硅等。第1～第3导电部件61～63例如可以包含多晶硅等。第1绝缘部件41例如可以包含从由氧化硅、氮化硅及氮氧化硅构成的组选择出的至少1个。
实施方式可以包含以下的结构(例如技术方案)。
(结构1)
一种半导体装置，其中，具备：
第1电极；
半导体部件，所述半导体部件包含第1导电型的第1半导体区域、第2导电型的第2半导体区域和所述第1导电型的第3半导体区域，
所述第1半导体区域处于所述第1电极与所述第3半导体区域之间，所述第1半导体区域包含第1部分区域、第2部分区域及第3部分区域，
所述第2半导体区域处于所述第1半导体区域与所述第3半导体区域之间，
所述第3半导体区域包含第1半导体部分及第2半导体部分，从所述第1半导体部分朝向所述第2半导体部分的第2方向与从所述第1电极朝向所述第3半导体区域的第1方向交叉，
所述第2半导体区域包含第3半导体部分及第4半导体部分，从所述第3半导体部分朝向所述第4半导体部分的方向沿着所述第2方向，
所述第3半导体部分在所述第1方向上处于所述第1部分区域与所述第1半导体部分之间，
所述第4半导体部分在所述第1方向上处于所述第2部分区域与所述第2半导体部分之间，
所述第3部分区域在所述第2方向上的位置处于所述第1部分区域在所述第2方向上的位置与所述第2部分区域在所述第2方向上的位置之间；
第2电极，与所述第3半导体区域电连接；
第3电极，包含第1电极部分，所述第1电极部分在所述第2方向上处于所述第1半导体部分与所述第2半导体部分之间、及所述第3半导体部分与所述第4半导体部分之间；
第1导电部件，包含第1导电区域、第2导电区域及第3导电区域，所述第1导电区域在所述第2方向上处于所述第1部分区域与所述第2部分区域之间，所述第1导电区域在所述第1方向上的位置处于所述第3部分区域在所述第1方向上的位置与所述第1电极部分在所述第1方向上的位置之间，所述第2导电区域在与包含所述第1方向及所述第2方向在内的平面交叉的第3方向上处于所述第1导电区域与所述第3导电区域之间；
连接部件，与所述第1导电部件电连接，从所述第3导电区域朝向所述连接部件的方向沿着所述第1方向；
第1部件，在所述第3方向上设置于所述第1电极部分与所述连接部件之间，所述第2导电区域在所述第1方向上的位置处于所述第3部分区域在所述第1方向上的位置与所述第1部件在所述第1方向上的位置之间，所述第1部件包含与所述第2导电区域所包含的元素不同的元素；以及
绝缘部件，设置于所述半导体部件与所述第3电极之间、所述半导体部件与所述第1导电部件之间、所述第1导电部件与所述第3电极之间、及所述第1导电部件与所述第1部件之间。
(结构2)
如结构1所述的半导体装置，其中，
所述第2导电区域包含第1元素，
所述第1部件包含所述第1元素及第2元素，
所述第1元素包含第3元素及第4元素中的一方，
所述第2元素包含所述第3元素及所述第4元素中的另一方，
所述第3元素包含从由磷、砷及锑构成的组中选择出的至少1个，
所述第4元素包含从由硼、铝及镓构成的组中选择出的至少1个。
(结构3)
如结构1所述的半导体装置，其中，
所述第2导电区域包含磷，
所述第1部件包含磷及硼。
(结构4)
如结构2或者3所述的半导体装置，其中，
所述第2导电区域及所述第1部件包含硅。
(结构5)
如结构1至4中任一项所述的半导体装置，其中，
所述第2导电区域的导电率高于所述第1部件的导电率。
(结构6)
如结构1至5中任一项所述的半导体装置，其中，
所述绝缘部件包含：
第1绝缘区域，设置于所述第1半导体部分与所述第1电极部分之间、及第3半导体部分与所述第1电极部分之间；
第2绝缘区域，设置于所述第1电极部分与所述第2半导体部分之间、及所述第1电极部分与所述第4半导体部分之间；以及
第3绝缘区域，设置于所述第1导电部件与所述第1电极部分之间。
(结构7)
如结构1至5中任一项所述的半导体装置，其中，
所述第3电极还包含第2电极部分，
所述第2电极部分在所述第2方向上处于所述第1电极部分与所述第2半导体部分之间、及所述第1电极部分与所述第4半导体部分之间，
所述绝缘部件的一部分处于所述第1电极部分与所述第2电极部分之间。
(结构8)
如结构7所述的半导体装置，其中，
还具有第2部件，
所述第2部件在所述第3方向上设置于所述第2电极部分与所述连接部件之间，
所述第2部件包含与所述第2导电区域所包含的所述元素不同的元素，
所述绝缘部件的一部分设置于所述第2导电区域与所述第2部件之间。
(结构9)
如结构7或8所述的半导体装置，其中，
所述绝缘部件包含：
第1绝缘区域，设置于所述第1半导体部分与所述第1电极部分之间、及所述第3半导体部分与所述第1电极部分之间；
第2绝缘区域，设置于所述第2电极部分与所述第2半导体部分之间、及所述第2电极部分与所述第4半导体部分之间；
第3绝缘区域，设置于所述第1导电部件与所述第1电极部分之间、及所述第1导电部件与所述第2电极部分之间；以及
第4绝缘区域，设置于所述第1电极部分与所述第2电极部分之间。
(结构10)
如结构7至9中任一项所述的半导体装置，其中，
所述第1导电区域在所述第2方向上的位置处于所述第1电极部分在所述第2方向上的位置与所述第2电极部分在所述第2方向上的位置之间。
(结构11)
如结构7至9中任一项所述的半导体装置，其中，
所述第1导电区域的一部分在所述第1方向上与所述绝缘部件的一部分重叠，
所述第1导电区域的另一部分在所述第1方向上与所述第1电极部分及所述第2电极部分重叠。
(结构12)
如结构7所述的半导体装置，其中，
还具有：
第2导电部件；以及
第2部件，
所述第2导电部件包含第4导电区域、第5导电区域及第6导电区域，
第4导电区域在所述第2方向上处于所述第1导电区域与所述第2部分区域之间，所述第4导电区域在所述第1方向上的位置处于所述第3部分区域在所述第1方向上的位置与所述第2电极部分在所述第1方向上的位置之间，所述第5导电区域在所述第3方向上处于所述第4导电区域与所述第6导电区域之间，
所述第2部件在所述第3方向上设置于所述第2电极部分与所述连接部件之间，
所述第5导电区域在所述第1方向上的位置处于所述第3部分区域在所述第1方向上的位置与所述第2部件在所述第1方向上的位置之间，
所述第2部件包含与所述第5导电区域所包含的元素不同的元素，
所述绝缘部件的一部分设置于所述第2导电部件与所述第2部件之间。
(结构13)
如结构12所述的半导体装置，其中，
所述绝缘部件包含：
第1绝缘区域，设置于所述第1半导体部分与所述第1电极部分之间、及第3半导体部分与所述第1电极部分之间；
第2绝缘区域，设置于所述第2电极部分与所述第2半导体部分之间、及所述第2电极部分与所述第4半导体部分之间；
第3绝缘区域，设置于所述第1导电部件与所述第1电极部分之间；
第4绝缘区域，设置于所述第1电极部分与所述第2电极部分之间；以及
第5绝缘区域，设置于所述第2导电部件与所述第2电极部分之间。
(结构14)
如结构1至13中任一项所述的半导体装置，其中，
还具有第3导电部件，
所述第3导电部件在所述第1方向上的位置处于所述第3部分区域在所述第1方向上的位置与所述第1导电部件在所述第1方向上的位置之间，
所述第3导电部件与所述第2电极电连接，或者，所述第3导电部件能够与所述第2电极电连接。
(结构15)
如结构1至14中任一项所述的半导体装置，其中，
所述第2导电区域不包含所述第2元素，或者，
所述第2导电区域中的所述第2元素的浓度为所述第1部件中的所述第2元素的浓度的1/10以下。
(结构16)
如结构1至15中任一项所述的半导体装置，其中，
所述第1电极部分不包含所述第2元素，或者，
所述第1电极部分中的所述第2元素的浓度为所述第1部件中的所述第2元素的浓度的1/10以下。
(结构17)
如结构1至16中任一项所述的半导体装置，其中，
所述第1部件将所述第1电极部分与所述连接部件电连接。
(结构18)
一种半导体装置的制造方法，其中，
在绝缘部件所设置的第2沟槽的内部形成沿着第3方向延伸的第1导电膜，所述绝缘部件设置于在半导体部件设置的第1沟槽的内部，所述第3方向与包含第1方向及第2方向在内的平面交叉，所述第1方向是从所述半导体部件的下表面朝向所述半导体部件的上表面的方向，所述第2方向与所述第1方向交叉，所述第1导电膜包含第1导电部分及第2导电部分，所述半导体部件包含第1导电型的第1半导体区域、第2导电型的第2半导体区域和所述第1导电型的第3半导体区域，所述第2半导体区域在所述第1方向上处于所述第1半导体区域与所述第3半导体区域之间，所述第1导电部分在所述第2方向上处于所述第2半导体区域的2个区域之间及所述第3半导体区域的2个区域之间，所述第2导电部分在所述第2方向上处于所述第1半导体区域的2个区域之间，所述第1导电膜包含半导体和所述第1导电型及所述第2导电型中的一种导电型的第1元素，所述第1导电部分包含第1导电膜区域和第2导电膜区域，从所述第1导电膜区域朝向所述第2导电膜区域的方向沿着所述第3方向，
将所述第1导电型及所述第2导电型中的另一种导电型的第2元素导入至所述第2导电膜区域，所述第2元素的所述导入包含不向所述第1导电膜区域导入所述第2元素。
(结构19)
如结构18所述的半导体装置的制造方法，其中，
所述第2元素的所述导入包含不向所述第2导电部分导入所述第2元素。
(结构20)
如结构19所述的半导体装置的制造方法，其中，
所述第1元素包含第3元素及第4元素中的一方，
所述第2元素包含所述第3元素及所述第4元素中的另一方，
所述第3元素包含从由磷、砷及锑构成的组中选择出的至少1个，
所述第4元素包含从由硼、铝及镓构成的组中选择出的至少1个。
根据实施方式，能够提供能够减少损耗的半导体装置及其制造方法。
以上，参照具体例对本发明的实施方式进行了说明。但是，本发明并不限定于这些具体例。例如，关于半导体装置所包含的半导体部件、半导体区域、导电部件、电极及绝缘部件等各要素的具体结构，本领域技术人员通过从公知的范围适当选择，同样地实施本发明，只要能够得到相同的效果，就包含于本发明的范围。
另外，将各具体例的任意2个以上的要素在技术上可能的范围进行组合后的要素也只要包含本发明的主旨，就包含于本发明的范围。
除此以外，基于作为本发明的实施方式而叙述的半导体装置，由本领域技术人员适当进行设计变更而可实施的全部半导体装置，也只要包含本发明的主旨，就属于本发明的范围。
除此以外，在本发明的思想范畴中，如果是本领域技术人员，则可想到各种变更例及修正例，关于这些变更例及修正例也属于本发明的范围。
对本发明的几个实施方式进行了说明，但这些实施方式是作为例子提示出的，并不是要对发明的范围进行限定。这些新的实施方式能够以其他各种方式实施，在不脱离发明的主旨的范围，能够进行各种省略、置换、变更。这些实施方式以及其变形包含于发明的范围及主旨，并且包含于权利要求书所记载的发明和其等同的范围。

Claims (10)

1.一种半导体装置，其中，具备：
第1电极；
半导体部件，所述半导体部件包含第1导电型的第1半导体区域、第2导电型的第2半导体区域和所述第1导电型的第3半导体区域，
所述第1半导体区域处于所述第1电极与所述第3半导体区域之间，所述第1半导体区域包含第1部分区域、第2部分区域及第3部分区域，
所述第2半导体区域处于所述第1半导体区域与所述第3半导体区域之间，
所述第3半导体区域包含第1半导体部分及第2半导体部分，从所述第1半导体部分朝向所述第2半导体部分的第2方向与从所述第1电极朝向所述第3半导体区域的第1方向交叉，
所述第2半导体区域包含第3半导体部分及第4半导体部分，从所述第3半导体部分朝向所述第4半导体部分的方向沿着所述第2方向，
所述第3半导体部分在所述第1方向上处于所述第1部分区域与所述第1半导体部分之间，
所述第4半导体部分在所述第1方向上处于所述第2部分区域与所述第2半导体部分之间，
所述第3部分区域在所述第2方向上的位置处于所述第1部分区域在所述第2方向上的位置与所述第2部分区域在所述第2方向上的位置之间；
第2电极，与所述第3半导体区域电连接；
第3电极，包含第1电极部分，所述第1电极部分在所述第2方向上处于所述第1半导体部分与所述第2半导体部分之间、及所述第3半导体部分与所述第4半导体部分之间；
第1导电部件，包含第1导电区域、第2导电区域及第3导电区域，所述第1导电区域在所述第2方向上处于所述第1部分区域与所述第2部分区域之间，所述第1导电区域在所述第1方向上的位置处于所述第3部分区域在所述第1方向上的位置与所述第1电极部分在所述第1方向上的位置之间，所述第2导电区域在与包含所述第1方向及所述第2方向在内的平面交叉的第3方向上处于所述第1导电区域与所述第3导电区域之间；
连接部件，与所述第1导电部件电连接，从所述第3导电区域朝向所述连接部件的方向沿着所述第1方向；
第1部件，在所述第3方向上设置于所述第1电极部分与所述连接部件之间，所述第2导电区域在所述第1方向上的位置处于所述第3部分区域在所述第1方向上的位置与所述第1部件在所述第1方向上的位置之间，所述第1部件包含与所述第2导电区域所包含的元素不同的元素；以及
绝缘部件，设置于所述半导体部件与所述第3电极之间、所述半导体部件与所述第1导电部件之间、所述第1导电部件与所述第3电极之间、及所述第1导电部件与所述第1部件之间。
2.如权利要求1所述的半导体装置，其中，
所述第2导电区域包含第1元素，
所述第1部件包含所述第1元素及第2元素，
所述第1元素包含第3元素及第4元素中的一方，
所述第2元素包含所述第3元素及所述第4元素中的另一方，
所述第3元素包含从由磷、砷及锑构成的组中选择出的至少1个，
所述第4元素包含从由硼、铝及镓构成的组中选择出的至少1个。
3.如权利要求2所述的半导体装置，其中，
所述第2导电区域及所述第1部件包含硅。
4.如权利要求1所述的半导体装置，其中，
所述第3电极还包含第2电极部分，
所述第2电极部分在所述第2方向上处于所述第1电极部分与所述第2半导体部分之间、及所述第1电极部分与所述第4半导体部分之间，
所述绝缘部件的一部分处于所述第1电极部分与所述第2电极部分之间。
5.如权利要求4所述的半导体装置，其中，
还具有第2部件，
所述第2部件在所述第3方向上设置于所述第2电极部分与所述连接部件之间，
所述第2部件包含与所述第2导电区域所包含的所述元素不同的元素，
所述绝缘部件的一部分设置于所述第2导电区域与所述第2部件之间。
6.如权利要求4所述的半导体装置，其中，
所述第1导电区域在第2方向上的位置处于所述第1电极部分在所述第2方向上的位置与所述第2电极部分在所述第2方向上的位置之间。
7.如权利要求4所述的半导体装置，其中，
所述第1导电区域的一部分在所述第1方向上与所述绝缘部件的所述一部分重叠，
所述第1导电区域的另一部分在所述第1方向上与所述第1电极部分及所述第2电极部分重叠。
8.如权利要求4所述的半导体装置，其中，
还具有：
第2导电部件；以及
第2部件，
所述第2导电部件包含第4导电区域、第5导电区域及第6导电区域，
第4导电区域在所述第2方向上处于所述第1导电区域与所述第2部分区域之间，所述第4导电区域在所述第1方向上的位置处于所述第3部分区域在所述第1方向上的位置与所述第2电极部分在所述第1方向上的位置之间，所述第5导电区域在所述第3方向上处于所述第4导电区域与所述第6导电区域之间，
所述第2部件在所述第3方向上设置于所述第2电极部分与所述连接部件之间，
所述第5导电区域在所述第1方向上的位置处于所述第3部分区域在所述第1方向上的位置与所述第2部件在所述第1方向上的位置之间，
所述第2部件包含与所述第5导电区域所包含的元素不同的元素，
所述绝缘部件的一部分设置于所述第2导电部件与所述第2部件之间。
9.如权利要求1所述的半导体装置，其中，
还具有第3导电部件，
所述第3导电部件在所述第1方向上的位置处于所述第3部分区域在所述第1方向上的位置与所述第1导电部件在所述第1方向上的位置之间，
所述第3导电部件与所述第2电极电连接，或者，所述第3导电部件能够与所述第2电极电连接。
10.一种半导体装置的制造方法，其中，
在绝缘部件所设置的第2沟槽的内部形成沿着第3方向延伸的第1导电膜，所述绝缘部件设置于在半导体部件设置的第1沟槽的内部，所述第3方向与包含第1方向及第2方向在内的平面交叉，所述第1方向是从所述半导体部件的下表面朝向所述半导体部件的上表面的方向，所述第2方向与所述第1方向交叉，所述第1导电膜包含第1导电部分及第2导电部分，所述半导体部件包含第1导电型的第1半导体区域、第2导电型的第2半导体区域和所述第1导电型的第3半导体区域，所述第2半导体区域在所述第1方向上处于所述第1半导体区域与所述第3半导体区域之间，所述第1导电部分在所述第2方向上处于所述第2半导体区域的2个区域之间、及所述第3半导体区域的2个区域之间，所述第2导电部分在所述第2方向上处于所述第1半导体区域的2个区域之间，所述第1导电膜包含半导体和所述第1导电型及所述第2导电型中的一个导电型的第1元素，所述第1导电部分包含第1导电膜区域和第2导电膜区域，从所述第1导电膜区域朝向所述第2导电膜区域的方向沿着所述第3方向，
将所述第1导电型及所述第2导电型中的另一个导电型的第2元素导入至所述第2导电膜区域，所述第2元素的所述导入包含不向所述第1导电膜区域导入所述第2元素。
CN202210801790.8A 2021-12-17 2022-07-07 半导体装置及其制造方法 Pending CN116266610A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021204761A JP2023090034A (ja) 2021-12-17 2021-12-17 半導体装置及びその製造方法
JP2021-204761 2021-12-17

Publications (1)

Publication Number Publication Date
CN116266610A true CN116266610A (zh) 2023-06-20

Family

ID=86744122

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210801790.8A Pending CN116266610A (zh) 2021-12-17 2022-07-07 半导体装置及其制造方法

Country Status (3)

Country Link
US (1) US20230197810A1 (zh)
JP (1) JP2023090034A (zh)
CN (1) CN116266610A (zh)

Also Published As

Publication number Publication date
US20230197810A1 (en) 2023-06-22
JP2023090034A (ja) 2023-06-29

Similar Documents

Publication Publication Date Title
US10749517B2 (en) Semiconductor device and overcurrent protection device
CN109461737B (zh) 一种半导体器件及其制造方法
US20180033854A1 (en) Semiconductor device and manufacturing method thereof
US20090166797A1 (en) High-voltage integrated circuit device including high-voltage resistant diode
CN110024134B (zh) 具有增大的击穿电压的高电压半导体器件及其制造方法
US10109718B2 (en) Method for manufacturing a semiconductor device
CN108987457B (zh) 高电压半导体装置
US8441065B2 (en) Semiconductor device and manufacturing method of the same
US8723238B1 (en) Method of forming a transistor and structure therefor
CN110024131B (zh) 具有增大的击穿电压的高电压半导体器件及其制造方法
CN112889151B (zh) 微调电路和微调方法
JPH03174741A (ja) 電力用ｉｃおよびその製造方法
CN109427771B (zh) 一种集成电路芯片及其制作方法、栅驱动电路
TWI648821B (zh) 高電壓雙擴散金氧半導體（ｄｍｏｓ）裝置及其製造方法
KR20140123633A (ko) 멀티 소오스 jfet 디바이스
SE536530C2 (sv) Startsubstrat för halvledarteknologi med substratgenomgåendekopplingar och en metod för tillverkning därav
CN116266610A (zh) 半导体装置及其制造方法
JP6841552B2 (ja) 半導体集積回路装置、半導体集積回路装置を用いた電流制御装置、及び、電流制御装置を用いた自動変速機制御装置
US10600920B2 (en) Semiconductor device
US9661707B2 (en) Method for manufacturing a semiconductor device using tilted ion implantation processes, semiconductor device and integrated circuit
JP4473837B2 (ja) トランジスタ
US9825170B2 (en) Semiconductor device comprising a transistor array and a termination region and method of manufacturing such a semiconductor device
US6979879B1 (en) Trim zener using double poly process
US8008664B2 (en) Component comprising a thin-film transistor and CMOS-transistors and methods for production
TWI790838B (zh) 半導體裝置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination