CN116225118A - 一种基于pn互补型电流补偿电源纹波前馈的ldo电路 - Google Patents

一种基于pn互补型电流补偿电源纹波前馈的ldo电路 Download PDF

Info

Publication number
CN116225118A
CN116225118A CN202310068819.0A CN202310068819A CN116225118A CN 116225118 A CN116225118 A CN 116225118A CN 202310068819 A CN202310068819 A CN 202310068819A CN 116225118 A CN116225118 A CN 116225118A
Authority
CN
China
Prior art keywords
drain electrode
circuit
gate
source
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310068819.0A
Other languages
English (en)
Inventor
刘素娟
葛傲冉
刘堃
辛子丰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing University of Technology
Original Assignee
Beijing University of Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing University of Technology filed Critical Beijing University of Technology
Priority to CN202310068819.0A priority Critical patent/CN116225118A/zh
Publication of CN116225118A publication Critical patent/CN116225118A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/561—Voltage to current converters
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Amplifiers (AREA)

Abstract

本发明设计了一种基于PN互补型电流补偿电源纹波前馈的LDO电路，主要由基准偏置电路、误差放大器、前馈纹波电路、过冲补偿电路和由功率管和分压采样电路组成的功率输出级构成。基准偏置电路连接误差放大器、前馈纹波电路和过冲补偿电路，提供偏置电压；误差放大器将反馈电压和基准电压进行比较，并将比较结果传输到功率管的栅极，调整其栅极电压的变化，也使得与功率管漏极连接的输出电压得到调整；前馈纹波电路连接功率管的栅极和输出电压，对输出电压的过冲(欠压)状态进行调整，稳定输出，增强瞬态；过冲补偿电路连接输出电压，对输出电压的过冲状态进行调节，稳定输出，增强瞬态。本发明具有较好的电源电压抑制比和很好的稳定性。

Description

一种基于PN互补型电流补偿电源纹波前馈的LDO电路
技术领域
本发明设计了一款低压线性稳压器(Low Dropout Regulator，LDO)，并提出一种前馈纹波电路结构，该结构有三个功能，分别能够提升低压线性稳压器的瞬态响应、在一定程度上提升电源电压抑制比和提升整个电路模块的稳定性。并作为电源为其他电路模块供电，属于集成电路的电源管理模块的技术领域。
背景技术
低压差线性稳压器(LDO)具有较小的芯片面积和较高的电源电压抑制与快速的时域响应，广泛应用在超大规模集成电路的电源管理模块中。本发明设计了一款具有较高电源电压抑制比、高速瞬态响应的LDO架构。
对于LDO来说，能够抑制电源纹波，隔绝电源噪声以及针对不同的电流负载进行快速地调节是十分重要的。对于提高电路的电源电压抑制比较为常用的方法有：提高环路的增益、采用高电源电压抑制比的基准电路、采用LDO级联、添加提高电源电压抑制比的电路结构等。对于无片外电容的高集成度LDO而言，增强瞬态响应可以通过增大环路的带宽、增大功率管的栅极节点的转换电流等方法来降低瞬态响应时间。
本发明是通过一个前馈纹波电路降低电源纹波变化对输出电压的影响。当电源的纹波传输到功率管源极时，前馈纹波电路也会将功率管栅极的电压纹波放大，两个相互抵消，以达到提高电源电压抑制比的作用。而当输出电压产生过冲(欠压)时，前馈纹波电路可以经过一个很快的动态调整，使电路输出电压快速进入平稳状态。
发明内容
本发明的目的是设计一款基于PN互补型电流补偿电源纹波前馈LDO电路，作为移动***的芯片内部的电源管理模块，拥有更快的瞬态响应以及较高的电源电压抑制比。
为实现上述目的，本发明采取的技术方案：
一种基于PN互补型电流补偿电源纹波前馈的LDO电路，包括的基准偏置电路、误差放大器和功率输出级，其特征在于：还包括前馈纹波电路和过冲补偿电路；其中基准偏置电路与误差放大器、前馈纹波电路和过冲补偿电路连接；误差放大器的正向输入端连接由分压采样电路中电阻R1和R2分压得到的反馈电压VFB，反向输入端连接基准电压VREF，输出端连接前馈纹波电路和功率管的栅极；前馈纹波电路、过冲补偿电路、分压采样电路和功率管的漏极连接输出电压VOUT；功率管的源极和前馈纹波电路连接电源信号VDD；前馈纹波电路、过冲补偿电路和分压采样电路连接电源信号GND。
其中，基准偏置电路给电路提供一个与电源电压无关的基准电流，并为其余部分电路提供偏置电压。
其中，误差放大器由一个轨对轨互补运算放大器实现，将反馈电压VFB和基准电压VREF比较的结果，传递给功率输出级。
其中，前馈纹波电路由PN型互补结构和低通滤波器(Low Pass Filter，LPF)组成，当输出电压Vout波动时，PN型互补结构能快速调整电流，稳定输出，增强瞬态；同时放大功率管栅极电压纹波，以抵消功率管源极由电源电压产生的纹波，从而提升电源电压抑制比。
其中，过冲补偿电路通过一个低通滤波器(LPF)对输出电压的过冲状态进行调节。
其中，功率输出级由功率管和分压取样电路组成。其中分压取样电路由电阻R1和R2组成，对输出电压Vout进行采样集分压。功率管的栅极受反馈回路中误差放大器的输出控制并迅速调整输出电流，稳定输出电压Vout。
本发明的低压差线性稳压器的稳压过程具体包括如下步骤：
步骤1、LDO为其他电路模块供电，稳定提供1.8V的电源电压和所需的负载电流。
步骤2、负载大小变化时，反馈电路开始工作，变化的电压反馈到误差放大器，与基准电压VREF比较产生一个误差电压值传输到功率管栅极进行调节。
步骤3、当负载电流变小时，导致输出电压Vout增大处于过冲状态，此时过冲补偿电路和前馈纹波电路同时作用。在过冲补偿电路中与输出电压Vout相连的M37源极电压升高，但由于该管的栅极连接LPF，使其栅极的电压不变，从而导致流过的电流增大；提升了M40的栅极电压，使其从截至状态变为导通状态，产生一个对地的电流，使功率管能够快速放电，从而减小过冲的影响。起到稳定电压的作用。同时前馈纹波电路中与输出电压Vout相连的电容C4导通，使PN型互补结构中M27的源极产生电压，同时其栅极电压由LPF3锁定为VB3，从而产生漏源极电流，从而导致功率管栅极电压上升，流过功率管的电流减小，使输出电压下降，起到稳定电压的作用。
步骤4、当负载电流变大时，导致输出电压Vout减小处于欠压状态，只有前馈纹波电路作用，前馈纹波电路中与输出电压Vout相连的电容C2导通，使PN型互补结构中M26的源极产生电压，同时其栅极电压由LPF2锁定为偏置电压VB2，从而产生漏源极电流，从而导致功率管栅极电压减小，流过功率管的电流增大，使输出电压上升，起到稳定电压的作用。
步骤5、在高频处当电源电压的纹波影响功率管的输出时，前馈纹波电路中由M25和M26构成的共栅极具有一定的增益，对功率管栅极的电压纹波进行放大，与其源极由电源电压产生的纹波相抵消，从而提升电路在高频时的电源电压抑制比。
本发明所设计的低压差线性稳压器***与现有的LDO结构相比，有以下有益效果：
1、采用前馈纹波电路可在多方面提升电路的性能，首先该前馈电路能够提升电路结构的电源电压抑制比，在工艺、电源、温度(PVT：process，voltage，temperature)的组合变换下，电路低频下电源电压抑制比(PSRR：Power Supply Rejection Ratio)的最小值为-98.3dB，高频下电源电压抑制比的最小值为-38.9dB，相对来说具有较好的电源纹波抑制性能。其次增强了电路的稳定性，在工艺、电源、温度(PVT)的组合变换下，电路的相位裕度的最小值为74.35°；一般情况下相位裕度在90°以上，电路整体具有很好的稳定性。最后该前馈电路增强了LDO电路的瞬态响应，使输出电压回到平稳电压的时间在100ns以内。
2、基准偏置电路为LDO电路中的误差放大器、前馈纹波电路和过冲补偿电路提供合适的偏置电压，使静态功耗相对较小；同时在基准偏置电路中使用不同温度系数的电阻R5和R11，使输出电流随温度变化很小，从而使电路整体在-40℃～125℃的温度变化范围内，温漂较小。
附图说明
图1是本发明提出的LDO***架构
图2本发明提出的前馈纹波电路图
图3本发明中的过冲补偿电路
图4是本发明提出的LDO***电路图
图5是本发明提出的LDO在负载电流分别为0A、20mA下的静态电流
图6是本发明提出的LDO标准情况下的过冲和欠压的瞬态仿真图
图7是有无前馈纹波电路时LDO在负载电流分别为0A、20mA下的增益与幅频曲线图
图8是有无前馈纹波电路时LDO在负载电流分别为0A、20mA下电源电压抑制比曲线图
具体实施方式
下面结合实施例以及附图对本发明一种基于PN互补型电流补偿电源纹波前馈LDO电路设计的各电路模块以及仿真测试结果做进一步详细说明和描述。
实施例1
结合基于TSMC180nm工艺库设计一款LDO电路的实际设计以及测试结果介绍本发明。所述LDO的整体结构，包括基准偏置电路，误差放大器，前馈纹波电路，过冲补偿电路以及功率输出级；在TSMC180nm工艺下，输入电压为3.2～5V，输出1.8V电压，负载电容100pF，可输出0～20mA的负载电流，LDO面积约为0.087mm2，版图面积较小。
整体LDO***架构和电路图如图1和图4所示。
一、连接方式
在图1所示的LDO***架构图中，LDO***的输入电源信号为VDD和GND、输出电压为VOUT。基准偏置电路连接误差放大器、前馈纹波电路和过冲补偿电路。误差放大器的反向输入端连接基准电压VREF，正向输入端连接电路的反馈电压VFB。前馈纹波电路连接误差放大器的输出和功率管的栅极。输出电压VOUT与前馈纹波电路、过冲补偿电路、功率管的漏极和由R1和R2构成的分压采样电路相连。电阻R1和R2的连接处与电路反馈电压VFB相连接。功率管和分压采样电路构成功率输出级。电源信号VDD与功率管的源极和前馈纹波电路相连；电源信号GND与电阻R2、前馈纹波电路和过冲补偿电路相连。
在图2所示的前馈纹波电路中，输入电源信号为VDD和GND，输出电压为VOUT；M25和M26为PMOS管，M27和M28为NMOS管，它们共同构成PN型互补结构；M25的漏极与M26的源极和电容C2的一端相连，M27的源极与M28的漏极和电容C4的一端相连，电容C2和C4的另一端共同连接输出电压VOUT；M25的栅极连接由电阻R7和C5组成的LPF1，M26的栅极连接由电阻R8和C6组成的LPF2，M27的栅极连接由电阻R9和C7组成的LPF3，M28的栅极连接由电阻R10和C8组成的LPF4；LPF1、LPF2、LPF3和LPF4分别连接由基准偏置电路生成的偏置电压VB1、VB2、VB3和VB4；M26的漏极和M27的漏极连接功率管栅极；M25的源极连接电源信号VDD，M28的源极和电容C5、C6、C7和C8的一端连接电源信号GND。
在图3所示的过冲补偿电路中，输入电源信号为GND，输出电压为VOUT，M36的源极、M37的源极和M40的漏极连接输出电压VOUT；M36的栅极和漏极短接并与由R6和C9构成的LPF和M38的漏极连接，M37的栅极连接LPF，M37的漏极与M39的漏极和M40的栅极连接；M38的栅极和M39的栅极连接由基准偏置电路生成的偏置电压VB4；M38的源极、M39的源极、M40的源极和C9的一端连接电源信号GND。
在图4所示的LDO***电路图中，LDO电路由基准偏置电路、误差放大器、前馈纹波电路、过冲补偿电路和功率输出级构成，LDO***电路的输入电源信号为VDD和GND、输入基准电压由VREF表示，输出信号由VOUT表示。表1中总结了图4中所有晶体管的简称和其所代表的意义，表2中总结了所有电阻的简称，表3中总结了所有电容的简称。因涉及晶体管、电阻和电容数量众多，以下均以简称指代。
在图4中，M1、M2、M3、M4、M7、M8、M9、M13、M14、M15、M16、M21、M24、M25、M26、M29、M34、M35、M36、M37、M41、MP为PMOS晶体管；M5、M6、M10、M11、M12、M17、M18、M19、M20、M22、M23、M27、M28、M30、M31、M32、M33、M38、M39、M40、M42为NMOS晶体管。其中M1、M2、M9、M13、M14、M21、M24、M25、M29、M34、MP的源极与VDD连接；M5、M12、M19、M20、M22、M23、M28、M32、M33、M38、M39、M40的源极与GND连接。所有PMOS的衬底均连接VDD，所有NMOS的衬底均连接GND。
M1的漏极与栅极短接并与M2的栅极、M3的源极和M29的栅极相连。M2的漏极和M4的源极相连；M4的栅极与漏极短接并于M3的栅极、M6的漏极相连；M5的栅极与漏极短接并于M3的漏极、M6的栅极相连；R5的一端与M6的源极相连，另一端连接R11的一端，R11另一端与GND相连。M9的栅极接VB1、M9漏极分别与M7的源极、M8的源极、M41的源极和漏极相连；M41的栅极连接电源VDD；M7的栅极和M10的栅极均与VFB相连；M8的栅极和M11的栅极均与VREF相连；M12的栅极接VB4、M12的漏极分别与M10的源极、M11的源极、M42的源极和漏极相连；M42的栅极连接GND。M13的栅极与M14的栅极、M15的漏极、M17的漏极和M24的栅极相连；M13的漏极与M15的源极和M10的漏极相连；M14的漏极与M16的源极和M11的漏极相连；M15的栅极和M16的栅极均连接VB2；M16的漏极与M18的漏极和M21的栅极相连；M17的栅极和M18的栅极均连接VB3；M17的源极与M19的漏极和M7的漏极相连；M18的源极与M8的漏极和M20的漏极相连；M19的栅极和M20的栅极均连接VB4。M22的栅极和漏极短接并于M23的栅极、M21的漏极相连；M23的漏极和M24的漏极相连。M30的栅极、M31的栅极、M29的漏极和R3的一端均连接VB3；R3的另一端与M31的漏极、M32的栅极和M33的栅极均连接VB4；M31的源极和M32的漏极相连；M30的源极和M33的漏极相连；M34的漏极和M35的源极连接；M34的栅极、M35的漏极和R4的一端均连接VB1；R4的另一端、M30的漏极和M35的栅极均连接VB2。
M25的栅极与电阻R7的一端和电容C5的一端相连，R7的另一端连接VB1，C5的另一端连接GND。M26的栅极与电阻R8的一端和电容C6的一端相连，R8的另一端连接VB2，C6的另一端连接GND。M27的栅极与电阻R9的一端和电容C7的一端相连，R9的另一端连接VB3，C7的另一端连接GND。M28的栅极与电阻R10的一端和电容C8的一端连接，R10的另一端连接VB4，C8的另一端连接GND。M36的栅极和漏极短接并与M38的漏极和电阻R6的一端相连；R6的另一端与M37的栅极和电容C9的一端相连；电容C9的另一端连接GND；M37的源极与VOUT相连；M38的栅极和M39的栅极均与VB4相连；M37的漏极与M39的漏极和M40的栅极相连。M40的漏极、M36的源极、MP的漏极均连接VOUT；C1的一端与M13的栅极相连，C1的另一端连接VOUT；M25的漏极与M26的源极和电容C2的一端相连，C2的另一端连接VOUT；M26的漏极与M27的漏极、MP的栅极、M24的漏极和电容C3的一端相连，C3的另一端连接VOUT；M27的源极与M28的漏极和电容C4的一端相连，电容C4的另一端连接VOUT；电阻R1的一端连接VOUT，R1的另一端与VFB和R2的一端相连；R2的另一端连接GND。
二、工程设计
基于TSMC180nm工艺库，设计了一款输入电压3.2V至5V，输出电压1.8V，负载电流范围0A至20mA。表1、表2和表3汇总了所有器件的设计参数。
三、测试结果
由图5展示LDO在负载电流为0A和20mA下静态功耗随温度的变化。在标准状态(tt，4.2V，40℃)下，负载电流为0A时，静态功耗为38.18uA。在不同工艺角(tt、ss、ff)以及不同温度(-40℃至125℃)情况下，最大静态电流为67.9uA。
由图6所示，是在标准工艺角条件下(即tt工艺角)，负载电流上升时输出电压达到1.8V(±5％)，后仿用时61ns；负载电流下降时输出电压达到1.8V(±5％)，后仿用时49ns。整体来说，时域性能较优。标准状态下最差供电电压调整率后仿为1.339uV/V。标准状态下最差负载调整率为-0.638％。
图7中展示了本发明提出的LDO电路在有无前馈纹波电路这两种情况下，当负载电流分别为0A和20mA时，LDO***电路在增益为0dB时的幅频角度。可以得到在无前馈纹波电路的情况下，当负载电流为0A时，幅频角度近似为0°，此时电路没有相位裕度，导致电路不稳定；当负载电流为20mA时，幅频角度为153°，这种情况下电路输出已经发生振荡。而在有前馈纹波电路时，当负载电流分别为0A和20mA时，幅频角度分别为93°和98°，此时电路的相位裕度在90°以上，电路整体稳定。
在图8中展示了本发明提出的LDO电路在有无前馈纹波电路这两种情况下，当负载电流分别为0A和20mA时，LDO***电路的在高频和低频时的电源电压抑制比。可以得到在无前馈纹波电路的情况下，当负载电流为0A时，电源电压抑制比的最差的7.7dB；而在有前馈纹波电路的时，当负载电流为0A时，电源电压抑制比的最差的-5.5dB。当高频时，在有无前馈纹波电路这两种情况下，电源电压抑制比都接近-41dB。
表4较为全面的展示了本发明前后仿的技术指标汇总，涵盖了各个指标在不同温度，不同电源电压以及不同工艺角下的性能参数，同时标注了在何种工艺角下，性能指标最差。
表1晶体管设计参数汇总
Figure BDA0004063212410000071
/>
Figure BDA0004063212410000081
表2电阻设计参数
W(μm) L(μm) Fingers Multiplier 电阻值(KΩ)
R1 0.42 10 1 1 100.232
R2 0.42 10 2 1 200.465
R3 2 20 15 1 150.463
R4 2 20 15 1 150.463
R5 0.43 20 23 1 8.212
R6 0.42 10 6 1 601.395
R7 0.42 10 20 1 2004.65
R8 0.42 10 20 1 2004.65
R9 0.42 10 20 1 2004.65
R10 0.42 10 20 1 2004.65
R11 2 2 3 1 3.475
表3电容设计参数
Figure BDA0004063212410000082
/>
Figure BDA0004063212410000091
表4电路前后仿设计指标
Figure BDA0004063212410000092
/>

Claims (4)

1.一种基于PN互补型电流补偿电源纹波前馈的LDO电路，包括的基准偏置电路、误差放大器和功率输出级，其特征在于：还包括前馈纹波电路和过冲补偿电路；其中基准偏置电路与误差放大器、前馈纹波电路和过冲补偿电路连接；误差放大器的正向输入端连接由分压采样电路中电阻R1和R2分压得到的反馈电压VFB，反向输入端连接基准电压VREF，输出端连接前馈纹波电路和功率管的栅极；前馈纹波电路、过冲补偿电路、分压采样电路和功率管的漏极连接输出电压VOUT；功率管的源极和前馈纹波电路连接电源信号VDD；前馈纹波电路、过冲补偿电路和分压采样电路连接电源信号GND。
2.根据权利要求1所述的一种基于PN互补型电流补偿电源纹波前馈的LDO电路，其特征在于：前馈纹波电路中，输入电源信号为VDD和GND，输出电压为VOUT；M25和M26为PMOS管，M27和M28为NMOS管，它们共同构成PN型互补结构；M25的漏极与M26的源极和电容C2的一端相连，M27的源极与M28的漏极和电容C4的一端相连，电容C2和C4的另一端共同连接输出电压VOUT；M25的栅极连接由电阻R7和C5组成的LPF1，M26的栅极连接由电阻R8和C6组成的LPF2，M27的栅极连接由电阻R9和C7组成的LPF3，M28的栅极连接由电阻R10和C8组成的LPF4；LPF1、LPF2、LPF3和LPF4分别连接由基准偏置电路生成的偏置电压VB1、VB2、VB3和VB4；M26的漏极和M27的漏极连接功率管栅极；M25的源极连接电源信号VDD，M28的源极和电容C5、C6、C7和C8的一端连接电源信号GND。
3.根据权利要求1所述的一种基于PN互补型电流补偿电源纹波前馈的LDO电路，其特征在于：过冲补偿电路中,输入电源信号为GND，输出电压为VOUT，M36的源极、M37的源极和M40的漏极连接输出电压VOUT；M36的栅极和漏极短接并与由R6和C9构成的LPF和M38的漏极连接，M37的栅极连接LPF，M37的漏极与M39的漏极和M40的栅极连接；M38和M39的栅极连接由基准偏置电路生成的偏置电压VB4；M38的源极、M39的源极、M40的源极和C9的一端连接电源信号GND。
4.根据权利要求1所述的一种基于PN互补型电流补偿电源纹波前馈的LDO电路，其特征在于：
M1、M2、M3、M4、M7、M8、M9、M13、M14、M15、M16、M21、M24、M25、M26、M29、M34、M35、M36、M37、M41、MP为PMOS晶体管；M5、M6、M10、M11、M12、M17、M18、M19、M20、M22、M23、M27、M28、M30、M31、M32、M33、M38、M39、M40、M42为NMOS晶体管；其中M1、M2、M9、M13、M14、M21、M24、M25、M29、M34、MP的源极与VDD连接；M5、M12、M19、M20、M22、M23、M28、M32、M33、M38、M39、M40的源极与GND连接；所有PMOS的衬底均连接VDD，所有NMOS的衬底均连接GND；
M1的漏极与栅极短接并与M2的栅极、M3的源极和M29的栅极相连；M2的漏极和M4的源极相连；M4的栅极与漏极短接并于M3的栅极、M6的漏极相连；M5的栅极与漏极短接并于M3的漏极、M6的栅极相连；R5的一端与M6的源极相连，另一端连接R11的一端，R11另一端与GND相连；M9的栅极接VB1、M9漏极分别与M7的源极、M8的源极、M41的源极和漏极相连；M41的栅极连接电源VDD；M7的栅极和M10的栅极均与VFB相连；M8的栅极和M11的栅极均与VREF相连；M12的栅极接VB4、M12的漏极分别与M10的源极、M11的源极、M42的源极和漏极相连；M42的栅极连接GND；M13的栅极与M14的栅极、M15的漏极、M17的漏极和M24的栅极相连；M13的漏极与M15的源极和M10的漏极相连；M14的漏极与M16的源极和M11的漏极相连；M15的栅极和M16的栅极均连接VB2；M16的漏极与M18的漏极和M21的栅极相连；M17的栅极和M18的栅极均连接VB3；M17的源极与M19的漏极和M7的漏极相连；M18的源极与M8的漏极和M20的漏极相连；M19的栅极和M20的栅极均连接VB4；M22的栅极和漏极短接并于M23的栅极、M21的漏极相连；M23的漏极和M24的漏极相连；M30的栅极、M31的栅极、M29的漏极和R3的一端均连接VB3；R3的另一端与M31的漏极、M32的栅极和M33的栅极均连接VB4；M31的源极和M32的漏极相连；M30的源极和M33的漏极相连；M34的漏极和M35的源极连接；M34的栅极、M35的漏极和R4的一端均连接VB1；R4的另一端、M30的漏极和M35的栅极均连接VB2；
M25的栅极与电阻R7的一端和电容C5的一端相连，R7的另一端连接VB1，C5的另一端连接GND；M26的栅极与电阻R8的一端和电容C6的一端相连，R8的另一端连接VB2，C6的另一端连接GND；M27的栅极与电阻R9的一端和电容C7的一端相连，R9的另一端连接VB3，C7的另一端连接GND；M28的栅极与电阻R10的一端和电容C8的一端连接，R10的另一端连接VB4，C8的另一端连接GND；M36的栅极和漏极短接并与M38的漏极和电阻R6的一端相连；R6的另一端与M37的栅极和电容C9的一端相连；电容C9的另一端连接GND；M37的源极与VOUT相连；M38的栅极和M39的栅极均与VB4相连；M37的漏极与M39的漏极和M40的栅极相连；M40的漏极、M36的源极、MP的漏极均连接VOUT；C1的一端与M13的栅极相连，C1的另一端连接VOUT；M25的漏极与M26的源极和电容C2的一端相连，C2的另一端连接VOUT；M26的漏极与M27的漏极、MP的栅极、M24的漏极和电容C3的一端相连，C3的另一端连接VOUT；M27的源极与M28的漏极和电容C4的一端相连，电容C4的另一端连接VOUT；电阻R1的一端连接VOUT，R1的另一端与VFB和R2的一端相连；R2的另一端连接GND。
CN202310068819.0A 2023-01-18 2023-01-18 一种基于pn互补型电流补偿电源纹波前馈的ldo电路 Pending CN116225118A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310068819.0A CN116225118A (zh) 2023-01-18 2023-01-18 一种基于pn互补型电流补偿电源纹波前馈的ldo电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310068819.0A CN116225118A (zh) 2023-01-18 2023-01-18 一种基于pn互补型电流补偿电源纹波前馈的ldo电路

Publications (1)

Publication Number Publication Date
CN116225118A true CN116225118A (zh) 2023-06-06

Family

ID=86576141

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310068819.0A Pending CN116225118A (zh) 2023-01-18 2023-01-18 一种基于pn互补型电流补偿电源纹波前馈的ldo电路

Country Status (1)

Country Link
CN (1) CN116225118A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116719382A (zh) * 2023-08-09 2023-09-08 成都通量科技有限公司 一种高psr的无片外电容ldo电路

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116719382A (zh) * 2023-08-09 2023-09-08 成都通量科技有限公司 一种高psr的无片外电容ldo电路
CN116719382B (zh) * 2023-08-09 2023-11-03 成都通量科技有限公司 一种高psr的无片外电容ldo电路

Similar Documents

Publication Publication Date Title
US11480986B2 (en) PMOS-output LDO with full spectrum PSR
US10019023B2 (en) Low-dropout linear regulator with super transconductance structure
US9577508B2 (en) NMOS LDO PSRR improvement using power supply noise cancellation
CN111273724B (zh) 一种稳定性补偿的线性稳压器及其设计方法
CN110320963B (zh) 低压差线性稳压电路
CN114253330A (zh) 一种快速瞬态响应的无片外电容低压差线性稳压器
CN111522389A (zh) 宽输入低压差线性稳压电路
CN111290460B (zh) 一种高电源抑制比快速瞬态响应的低压差线性稳压器
US11693441B2 (en) Dual loop voltage regulator utilizing gain and phase shaping
CN109240401B (zh) 低压差线性稳压电路
CN104076861A (zh) 改良型数模混合电路的带隙基准源
US20230006536A1 (en) Improving psrr across load and supply variances
CN115542996A (zh) 一种高电源抑制比的低压差线性稳压器及其控制方法
CN116225118A (zh) 一种基于pn互补型电流补偿电源纹波前馈的ldo电路
CN114006610A (zh) 一种带有自适应负载变化的频率补偿电路的稳定电路
CN104090620A (zh) 高带宽的数模混合电路基准源
CN104090617A (zh) 改良型数模混合电路的低压差线性稳压源
CN104076858A (zh) 改良型数模混合芯片
CN108445959B (zh) 一种可选接片外电容的低压差线性稳压器
CN203950239U (zh) 数模混合电路的带隙基准源
CN113672019B (zh) 动态偏置高psrr低压差线性稳压器
Park et al. Design techniques for external capacitor-less LDOs with high PSR over wide frequency range
CN114629456A (zh) 输出级电路和ab类放大器
Lee et al. A 0.6 V 150mA 4-stage output-capacitorless LDO regulator using feedforward with embedded Miller-RC compensation
CN216565084U (zh) 一种运放电路以及应用该运放电路的uwb滤波器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination