CN216565084U - 一种运放电路以及应用该运放电路的uwb滤波器 - Google Patents
一种运放电路以及应用该运放电路的uwb滤波器 Download PDFInfo
- Publication number
- CN216565084U CN216565084U CN202123135671.3U CN202123135671U CN216565084U CN 216565084 U CN216565084 U CN 216565084U CN 202123135671 U CN202123135671 U CN 202123135671U CN 216565084 U CN216565084 U CN 216565084U
- Authority
- CN
- China
- Prior art keywords
- operational amplifier
- mos transistor
- node
- pole
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Amplifiers (AREA)
Abstract
本申请提供了一种运放电路以及应用该运放电路的UWB滤波器,所述运放电路包括:第一级运算放大器和第二级运算放大器,所述第一级运算放大器的输出端与所述第二级运算放大器的输入端连接,其中,所述第一级运算放大器的输入端接入输入信号,所述第二级运算放大器的输出端用于提供输出信号;连接在所述第一级运算放大器的输入端与所述第二级运算放大器的输出端之间的前馈模块,所述前馈模块用于基于所述输入信号,对所述输出信号进行补偿。本申请技术方案增大了电路的增益带宽积,降低了电路的功耗,提高了电路的性能。
Description
技术领域
本发明涉及电子电路技术领域,更具体的说,涉及一种运放电路以及应用该运放电路的UWB滤波器。
背景技术
随着科技的进步,越来越多的电子设备应用于人们的日常生活以及工作当中,为人们的日常生活以及工作带来了巨大的便利。超宽带技术(UWB)是一种无线载波通信技术,该技术具有对信道衰落不敏感、发射信号功率密度低、截获率低、***复杂度低,能够提供厘米级别的精准定位的优点。UWB滤波器在UWB***中起到十分关键的作用,该UWB滤波器负责对下变频信号进行滤波。由于UWB***是低功耗、高宽带,因此UWB滤波器同样需要是低功耗、高宽带,以保证UWB***的要求。另外,在UWB***中,中频频率选在250MHz,即UWB滤波器的带宽为250MHz。在UWB***中,高宽带意味着有更高的增益带宽积。
在UWB滤波器电路中,性能很大程度取决于运放电路。现有技术中低功耗的运放电路性能较低,无法满足UWB***的性能要求,而符合UWB***性能要求的运放电路功耗较高,无法满足UWB***低功耗的要求。因此如何在满足要求增益的前提下,设计出低功耗,高增益带宽积的运放电路成为本领域技术人员亟待解决的问题之一。
发明内容
有鉴于此,本申请提供了一种运放电路以及应用该运放电路的UWB滤波器,增大了电路的增益带宽积,降低了电路的功耗,提高了电路的性能。
为实现上述目的,本发明提供如下技术方案:
本申请提供了一种运放电路,所述运放电路包括:
第一级运算放大器和第二级运算放大器,所述第一级运算放大器的输出端与所述第二级运算放大器的输入端连接,其中,所述第一级运算放大器的输入端接入输入信号,所述第二级运算放大器的输出端用于提供输出信号;
连接在所述第一级运算放大器的输入端与所述第二级运算放大器的输出端之间的前馈模块,所述前馈模块用于基于所述输入信号,对所述输出信号进行补偿。
可选的,还包括:
第一偏置电路,用于为所述第一级运算放大器提供第一电流;
第二偏置电路,用于为所述第二级运算放大器提供第二电流;
第三偏置电路,用于为所述前馈模块提供第三电流。
可选的,所述输入信号包括第一输入信号和第二输入信号;
所述第一级运算放大器包括:第一MOS管至第四MOS管、第一电阻和第二电阻;
所述第一MOS管的栅极用于接入所述第一输入信号,其第一极连接第一节点,其第二极连接第二节点;所述第二节点用于连接所述第一偏置电路;
第二MOS管的栅极用于接入所述第二输入信号,其第一极连接第三节点,其第二极连接所述第二节点;
第三MOS管和所述第四MOS管的栅极均连接第四节点,二者的第一极均输入第一电源电压;所述第三MOS管的第二极连接所述第一节点,且通过所述第一电阻连接所述第四节点;所述第四MOS管的第二极连接所述第三节点,且通过所述第二电阻连接所述第四节点。
可选的,所述第一电阻的阻值与所述第二电阻的阻值相等。
可选的,所述第一偏置电路包括第五MOS管,所述第五MOS管的栅极用于接入第一偏置电压,其第一极连接所述第二节点,其第二极输入第二电源电压;
其中,所述第一偏置电压用于控制所述第一电流。
可选的,所述输出信号包括第一输出信号和第二输出信号;所述第一级运算放大器的输出端包括第一输出端和第二输出端;
所述第二级运算放大器包括:第六MOS管至第九MOS管、第三电阻和第四电阻;
所述第六MOS管的栅极用于连接所述第一输出端,其第一极连接第五节点,其第二极连接第六节点;所述第六节点用于连接所述第二偏置电路;
第七MOS管的栅极用于连接所述第二输出端,其第一极连接第七节点,其第二极连接所述第六节点;
第八MOS管和所述第九MOS管的栅极均连接第八节点,二者的第一极均输入第一电源电压;所述第八MOS管的第二极连接所述第五节点,通过所述第三电阻连接所述第八节点,所述第五节点用于输出所述第一输出信号;所述第九MOS管的第二极连接所述第七节点,通过所述第四电阻连接所述第八节点,且用于输出所述第二输出信号。
可选的,其特征在于,所述第三电阻的阻值与所述第四电阻的阻值相等。
可选的,所述第二偏置电路包括第十MOS管,所述第十MOS管的栅极用于接入第二偏置电压,其第一极连接所述第六节点,其第二极输入第二电源电压;
其中,所述第二偏置电压用于控制所述第二电流。
可选的,所述输入信号包括第一输入信号和第二输入信号;所述输出信号包括第一输出信号和第二输出信号;所述前馈模块包括:第十一MOS管和第十二MOS管;
所述第十一MOS管的栅极用于接入所述第一输入信号,其第一极连接所述第一输出信号,其第二极连接第九节点;所述第九节点用于连接所述第三偏置电路;
所述第十二MOS管的栅极用于接入所述第二输入信号,其第一极连接所述第二输出信号,其第二极连接所述第九节点。
可选的,所述第三偏置电路包括第十三MOS管,所述第十三MOS管的栅极用于接入第三偏置电压,其第一极连接所述第九节点,其第二极输入第二电源电压;
其中,所述第三偏置电压用于控制所述第三电流。
可选的,所述第一MOS管和所述第二MOS管均为NMOS。
可选的,所述第六MOS管和所述第七MOS管均为NMOS。
本申请还提供了一种UWB滤波器,其特征在于,包括:
上述任一所述的运放电路。
通过上述描述可知,本申请技术方案提供的运放电路以及应用该运放电路的UWB滤波器,通过前馈模块基于输入信号对输出信号进行补偿,增加了电路的增益带宽积,降低了电路的功耗,进一步提高了电路的性能。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本申请的实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据提供的附图获得其他的附图。
本说明书附图所绘示的结构、比例、大小等,均仅用以配合说明书所揭示的内容,以供熟悉此技术的人士了解与阅读,并非用以限定本申请可实施的限定条件,故不具技术上的实质意义,任何结构的修饰、比例关系的改变或大小的调整,在不影响本申请所能产生的功效及所能达成的目的下,均应仍落在本申请所揭示的技术内容得能涵盖的范围内。
图1为本发明实施例提供的一种运放电路的电路示意图;
图2为本发明实施例提供的另一种运放电路的电路示意图;
图3为本发明实施例提供的又一种运放电路的电路示意图;
图4为本发明实施例提供的又一种运放电路的电路示意图;
图5为本发明实施例提供的又一种运放电路的电路示意图;
图6为本发明实施例提供的一种运放电路的效果对比图。
具体实施方式
下面将结合本申请实施例中的附图,对本申请中的实施例进行清楚、完整地描述,显然,所描述的实施例仅仅是本申请一部分实施例,而不是全部的实施例。基于本申请中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本申请保护的范围。
参考图1,图1为本发明实施例提供的一种运放电路的电路示意图。该运放电路为现有UWB***中使用的传统滤波器电路。如图1所示,该滤波器电路包括:运算放大器OP1、运算放大器OP2、运算放大器OP3;电阻R1、电阻R2、电阻R3、电阻R4;电容C1、电容C2、电容C3以及由OP1输入的输入信号Vin+、输入信号Vin-,由OP3输出的输出信号Vout+、输出信号Vout-。其中,OP1和OP2组成第一级运放,OP3组成第二级运放,其中,整个电路增益相当于两级运放的增益之积,即整个滤波器的带宽为与两个宽带相互影响的值。一般将R3=R4=R6,C1=C2=C3,即上述滤波器的带宽为其中但上述情况需要运放电路是理想运放,因此,图1所示的滤波器电路无法满足高宽带,低功耗的要求。
参考图2,图2为本发明实施例提供的另一种运放电路的电路示意图。该运放电路为传统双端运放电路,该运放电路包括:MOS管Q11、MOS管Q12、MOS管Q13、MOS管Q14、MOS管Q15;电源电压Vdd、电源电压Vss;由Q11输入的输入信号Vin1、由Q12输入的输入信号Vin2;由运放电路输出的输出信号Vout1、输出信号Vout2;偏置电压Vbias;其中,Q11、Q12和Q13为NMOS,Q14、Q15为PMOS。该运放电路的增益为gm*Rs,其中,gm是跨导,Rs为图2中PMOS管的等效电阻之和,即图2所示Q14、Q15的等效电阻之和。该运放电路的结构简单,整个电路的电流由Q13提供,功耗很低,但是由于Rs较小的原因,性能比较差,增益和增益带宽积无法满足UWB***的需求,并且该运放电路没有反馈电路,整个运放电路的工作不稳定,无法应用在UWB滤波器中。
需要说明的是,增益带宽积对于滤波器的带宽有至关重要的影响,太小的增益带宽积将限制滤波器的最大带宽,进而影响滤波器的性能。
参考图3,图3为本发明实施例提供的又一种运放电路的电路示意图。该运放电路为传统带共模反馈的二级运放结构。该运放电路包括:电源电压Vdd、电源电压Vss;MOS管Q21、MOS管Q22、MOS管Q23、MOS管Q24、MOS管Q25、MOS管Q26、MOS管Q27、MOS管Q28、MOS管Q29、MOS管Q210、MOS管Q211、MOS管Q212、MOS管Q213、MOS管Q214;电阻R1、电阻R2、电阻R3、电阻R4;输入信号Vin1、输入信号Vin2、输出信号Vout1、输出信号Vout2;偏置电压Vbias、共模电压Vcm、基准电压Vref、反馈电压Vcmfb。其中,该电路的增益为Q21、Q22、Q23、Q24、Q25组成的一级运放的增益加上Q26、Q27、Q28、Q29组成的二级运放的增益。相对于图2所示的运放电路,图3所示的运放电路的增益大大增加,且引入Q210、Q211、Q212、Q213、Q214组成的共模反馈电路,用以增加电路的稳定性,但是共模反馈电路一定程度下影响整个电路的增益带宽积,相对增加了整个电路的功耗。
另外,图3所示的运放电路中一般增加一密勒补偿电容(未在图3中示出),将主极点向低频移动,将非主极点向高频移动,实现极点的分离,同时引入一个零点,会对电路结构的稳定性有一定影响,因此进一步增加一补偿电阻,将右半平面的零点移向高频,以减少甚至抵消零点对于电路结构稳定性的影响。虽然引入密勒补偿能够增大电路的增益带宽积,但是会增加整个电路的功耗。因此,综上所述,该运放电路不能满足UWB滤波器高带宽、低功耗的要求。
需要说明的是,图3中R1和R2所在的部分电路对应连接在主电路中,部分电路中Vcm对应连接在主电路中Vcm处,部分电路中Vout1对应连接在主电路中Vout1处,部分电路中Vout2对应连接在Vout2处。图3基于电路图画法并未将R1和R2对应连接在主电路上,而是以两部分示出。
基于上述问题,本申请提供了一种运放电路以及应用该运放电路的UWB滤波器,具有高带宽、低功耗的特点,适合应用于UWB***中UWB滤波器电路中。
为使本申请的上述目的、特征和优点能够更加明显易懂,下面结合附图和具体实施方式对本申请作进一步详细的说明。
参考图4,图4为本发明实施例提供的又一种运放电路的电路示意图。如图4所示,本申请提供了一种运放电路,所述运放电路包括:
第一级运算放大器OP11和第二级运算放大器OP12,第一级运算放大器OP11的输出端与第二级运算放大器OP12的输入端连接,其中,第一级运算放大器OP11的输入端接入输入信号,第二级运算放大器OP12的输出端用于提供输出信号;
连接在第一级运算放大器OP11的输入端与第二级运算放大器OP12的输出端之间的前馈模块1,前馈模块1用于基于输入信号,对输出信号进行补偿。
相对于图3所示的运放电路,图4所示的运放电路无需单独的共模反馈,而增加了本地共模反馈(local commom-mode feedback)的补偿方式,即上述的前馈模块1,该补偿方式在不影响整个电路性能的情况下,大大降低了电路的功耗,且该运放电路具有较高的增益,适合应用于UWB***中UWB滤波器电路中。
参考图5,图5为本发明实施例提供的又一种运放电路的电路示意图。需要说明的是,图5所示的运放电路是图4所示运放电路中的一种实施例。故上述运放电路还包括:第一偏置电路,用于为第一级运算放大器OP11提供第一电流;第二偏置电路,用于为第二级运算放大器OP12提供第二电流;第三偏置电路,用于为前馈模块1提供第三电流。
其中,第一电流为保证第一级运算放大器OP11工作的电流,第二电流为保证第二级运算放大器OP12工作的电流,第三电流为保证前馈模块工作的电流。
在本申请实施例中,输入信号包括第一输入信号Vin1和第二输入信号Vin2;第一级运算放大器OP11包括:第一MOS管Q31至第四MOS管Q34、第一电阻R1和第二电阻R2;
第一MOS管Q31的栅极用于接入第一输入信号Vin1,其第一极连接第一节点N1,其第二极连接第二节点N2;第二节点N2用于连接第一偏置电路;
第二MOS管Q32的栅极用于接入第二输入信号Vin2,其第一极连接第三节点N3,其第二极连接第二节点N2;
第三MOS管Q33和第四MOS管Q34的栅极均连接第四节点N4,二者的第一极均输入第一电源电压Vdd;第三MOS管Q33的第二极连接第一节点N1,且通过第一电阻R1连接第四节点N4;第四MOS管Q34的第二极连接第三节点N3,且通过第二电阻R2连接第四节点N4。可选的,第一电阻R1的阻值与第二电阻R2的阻值相等。
另外,第一偏置电路包括第五MOS管Q35,第五MOS管Q35的栅极用于接入第一偏置电压Vbias1,其第一极连接第二节点N2,其第二极输入第二电源电压Vss;其中,第一偏置电压Vbias1用于控制所述第一电流。
如图5所示,输出信号包括第一输出信号Vout1和第二输出信号Vout2;第一级运算放大器OP11的输出端包括第一输出端和第二输出端;第二级运算放大器OP12包括:第六MOS管Q36至第九MOS管Q39、第三电阻R3和第四电阻R4;
第六MOS管的Q36栅极用于连接第一输出端,其第一极连接第五节点N5,其第二极连接第六节点N6;第六节点N6用于连接所述第二偏置电路;
第七MOS管Q37的栅极用于连接所述第二输出端,其第一极连接第七节点N7,其第二极连接第六节点N6;
第八MOS管Q38和第九MOS管Q39的栅极均连接第八节点N8,二者的第一极均输入第一电源电压Vdd;第八MOS管Q38的第二极连接第五节点N5,通过所述第三电阻R3连接第八节点N8,第五节点N5用于输出第一输出信号Vout1;第九MOS管Q39的第二极连接第七节点N7,通过第四电阻R4连接第八节点N8,且用于输出第二输出信号Vout2。其中,第三电阻R3的阻值与第四电阻R4的阻值相等。
可选的,在本申请实施例中,R1=R2,R3=R4,R1和R3的阻值相等或不等。
需要说明的是,第三MOS管Q33的第二极作为第一运算放大器OP11的第一输出端,用于连接第六MOS管Q36的第一极;另外,第四MOS管Q34的第二极作为第一运算放大器OP11的第二输出端,用于连接第七MOS管Q37的第一极。
另外,第二偏置电路包括第十MOS管Q310,第十MOS管Q310的栅极用于接入第二偏置电压Vbias2,其第一极连接第六节点N6,其第二极输入第二电源电压Vss;其中,第二偏置电压Vbias2用于控制第二电流。
需要说明的是,本申请实施例中,所有MOS管的第一极和第二极中,一者为源极,一者为漏极。
如图5所示,输入信号包括第一输入信号Vin1和第二输入信号Vin2;输出信号第一输出信号Vout1和第二输出信号Vout2。前馈模块1包括:第十一MOS管Q311和第十二MOS管Q312;
第十一MOS管Q311的栅极用于接入所述第一输入信号Vin1,其第一极连接第一输出信号Vout1,其第二极连接第九节点N9;第九节点N9用于连接第三偏置电路;
第十二MOS管Q312的栅极用于接入第二输入信号Vin2,其第一极连接第二输出信号Vout2,其第二极连接第九节点N9。
另外,第三偏置电路包括第十三MOS管Q313,第十三MOS管Q313的栅极用于接入第三偏置电压Vbias3,其第一极连接第九节点N9,其第二极输入第二电源电压Vss,其中,第三偏置电压Vbias3用于控制第三电流。
需要说明的是,第一电流、第二电流和第三电流可以相等,也可以不等。以控制第一电流的大小为例,一者可以通过控制第一偏置电压Vbias1的变化,进而控制第一电流的大小;另一者可以通过控制第五MOS管Q35的宽长比来控制第一电流的大小。在实际应用中,可以基于需求,选择两者中的一者,或同时选择两者,本申请对此不作赘述。
相较于图3所示的现有技术下的运放电路,本申请实施例中的第三电流相当于在运放电路中引入一电流。在运放电路中,GBW=gm/c,其中GBW为增益带宽积,gm为跨导,c为输出电容。在相同电压,相同宽长比下,gm与电流成正比。因此引入第三电流增大了整个电路的电流,进一步增大gm,进而提高整个电路的增益带宽积。
可选的,第一MOS管Q31和第二MOS管Q32均为NMOS。第六MOS管Q36和第七MOS管Q37均为NMOS。由于其中,gm为跨导,μ为MOS管的迁移率,c为电容,为MOS管的宽长比,I为电流;且NMOS的迁移率μ更大,一般为同等条件下PMOS的两倍,因此,将运放电路中的输入管设置为NMOS看可以得到更大的gm,进而提高了运放电路的增益带宽积。
需要说明的是,虽然输出管设置为NMOS可以进一步提高运放电路的增益带宽积,但是输出管为PMOS时,相对于现有技术同样增大了运放电路的增益带宽积。因此可以基于实际需求设置NMOS或PMOS,本发明对此不作限定。
在本申请实施例中,第一输入信号Vin1通过第一MOS管Q31输入至第一运算放大器OP11,经第三MOS管Q33输出,即通过第一运算放大器OP11的第一输出端输出,输出后的信号经所述第六MOS管Q36输入至第二运算放大器OP12,通过第八MOS管Q38输出,形成第一输出信号Vout1。相应的,第二输入信号Vin2通过第二MOS管Q32输入至第一运算放大器OP11,经第四MOS管Q34输出,即通过第一运算放大器OP11的第二输出端输出,输出后的信号经所述第七MOS管Q37输入至第二运算放大器OP12,通过第九MOS管Q39输出,形成第二输出信号Vout2。
同时,通过前馈模块1基于第一输入信号Vin1、第二输入信号Vin2分别对第一输出信号Vout1、第二输出信号Vout2进行补偿。本申请实施例的补偿方式引入一个左半平面零点,且不会存在极点分离,因此会大大增大电路的增益带宽积。相对于现有技术引入密勒补偿增大电路的增益带宽积,本申请实施例的补偿方式对于增益带宽积的增大效果更好,且相对于现有技术具有更低的功耗。另外,本申请实施例还引入了第三电流,增大了运放电路的电流,提高了gm,进一步增大了运放电路的增益带宽积。
另外,本申请实施例中的运放电路无需图3所示的运放电路将单独的一个运放作为共模反馈,而是利用R1、R2、R3以及R4作为反馈,降低了整个运放电路的功耗。
需要说明的是,电流经过电阻R1、R2、R3以及R4时,会对第三MOS管Q33、第四MOS管Q34、第八MOS管Q38以及第九MOS管一个电压抬升,消除MOS管因制作工艺误差对运放电路的影响。
参考图6,图6为本发明实施例提供的一种运放电路的效果对比图,如图6所示,曲线A为现有技术下运放电路的增益,曲线B为本发明对应的运放电路的增益。其中,在大部分频率中,本发明对应的运放电路增益大于现有技术中的运放电路的增益,尤其是在250MHz的UWB***常用中频频率下,本发明运放电路的增益远远大于现有技术运放电路的增益,一般在250MHz的频率下,本发明运放电路能够有20+dB的增益。
另外,本发明提供的运放电路,极大的降低了***的功耗,且还有很高的增益带宽积。例如,在现有技术的运放电路达到一定性能需要毫安级别的电流时,本发明提供的运放电路仅仅需要微安级别的电流就能实现同样的性能,更低的电流代表运放电路的功耗更低。
本申请还提供了一种UWB滤波器,所述UWB滤波器包括:上述的任一运放电路。
本发明提供的一种运放电路以及应用该运放电路的UWB滤波器,用前馈模块代替现有技术中一整个运放形成的共模反馈模块,降低了运放电路的功耗。另外通过设置前馈模块进行补偿,相对于现有技术中的密勒补偿,增大了运放电路的增益带宽积。同时,在运放电路中引入了第三电流,进一步增大了运放电路的增益带宽积。并通过将运放电路中的输入管设置为NMOS,更进一步增大了运放电路的增益带宽积。综上所述,本发明提供的一种运放电路以及应用该运放电路的UWB滤波器,增大了电路的增益带宽积,降低了电路的功耗,提高了电路的性能。
本说明书中各个实施例采用递进、或并列、或递进和并列结合的方式描述,每个实施例重点说明的都是与其他实施例的不同之处,各个实施例之间相同相似部分互相参见即可。对于实施例公开的装置而言,由于其与实施例公开的方法相对应,所以描述的比较简单,相关之处参见方法部分说明即可。
需要说明的是,在本申请的描述中,需要理解的是,术语“上”、“下”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本申请和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本申请的限制。当一个组件被认为是“连接”另一个组件,它可以是直接连接到另一个组件或者可能同时存在居中设置的组件。
还需要说明的是,在本文中,诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来,而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的物品或者设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种物品或者设备所固有的要素。在没有更多限制的情况下,由语句“包括一个......”限定的要素,并不排除在包括上述要素的物品或者设备中还存在另外的相同要素。
对所公开的实施例的上述说明,使本领域专业技术人员能够实现或使用本申请。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的,本文中所定义的一般原理可以在不脱离本申请的精神或范围的情况下,在其它实施例中实现。因此,本申请将不会被限制于本文所示的这些实施例,而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。
Claims (13)
1.一种运放电路,其特征在于,包括:
第一级运算放大器和第二级运算放大器,所述第一级运算放大器的输出端与所述第二级运算放大器的输入端连接,其中,所述第一级运算放大器的输入端接入输入信号,所述第二级运算放大器的输出端用于提供输出信号;
连接在所述第一级运算放大器的输入端与所述第二级运算放大器的输出端之间的前馈模块,所述前馈模块用于基于所述输入信号,对所述输出信号进行补偿。
2.根据权利要求1所述的运放电路,其特征在于,还包括:
第一偏置电路,用于为所述第一级运算放大器提供第一电流;
第二偏置电路,用于为所述第二级运算放大器提供第二电流;
第三偏置电路,用于为所述前馈模块提供第三电流。
3.根据权利要求2所述的运放电路,其特征在于,所述输入信号包括第一输入信号和第二输入信号;
所述第一级运算放大器包括:第一MOS管至第四MOS管、第一电阻和第二电阻;
所述第一MOS管的栅极用于接入所述第一输入信号,其第一极连接第一节点,其第二极连接第二节点;所述第二节点用于连接所述第一偏置电路;
第二MOS管的栅极用于接入所述第二输入信号,其第一极连接第三节点,其第二极连接所述第二节点;
第三MOS管和所述第四MOS管的栅极均连接第四节点,二者的第一极均输入第一电源电压;所述第三MOS管的第二极连接所述第一节点,且通过所述第一电阻连接所述第四节点;所述第四MOS管的第二极连接所述第三节点,且通过所述第二电阻连接所述第四节点。
4.根据权利要求3所述的运放电路,其特征在于,所述第一电阻的阻值与所述第二电阻的阻值相等。
5.根据权利要求3所述的运放电路,其特征在于,所述第一偏置电路包括第五MOS管,所述第五MOS管的栅极用于接入第一偏置电压,其第一极连接所述第二节点,其第二极输入第二电源电压;
其中,所述第一偏置电压用于控制所述第一电流。
6.根据权利要求2所述的运放电路,其特征在于,所述输出信号包括第一输出信号和第二输出信号;所述第一级运算放大器的输出端包括第一输出端和第二输出端;
所述第二级运算放大器包括:第六MOS管至第九MOS管、第三电阻和第四电阻;
所述第六MOS管的栅极用于连接所述第一输出端,其第一极连接第五节点,其第二极连接第六节点;所述第六节点用于连接所述第二偏置电路;
第七MOS管的栅极用于连接所述第二输出端,其第一极连接第七节点,其第二极连接所述第六节点;
第八MOS管和所述第九MOS管的栅极均连接第八节点,二者的第一极均输入第一电源电压;所述第八MOS管的第二极连接所述第五节点,通过所述第三电阻连接所述第八节点,所述第五节点用于输出所述第一输出信号;所述第九MOS管的第二极连接所述第七节点,通过所述第四电阻连接所述第八节点,且用于输出所述第二输出信号。
7.根据权利要求6所述的运放电路,其特征在于,所述第三电阻的阻值与所述第四电阻的阻值相等。
8.根据权利要求6所述的运放电路,其特征在于,所述第二偏置电路包括第十MOS管,所述第十MOS管的栅极用于接入第二偏置电压,其第一极连接所述第六节点,其第二极输入第二电源电压;
其中,所述第二偏置电压用于控制所述第二电流。
9.根据权利要求2所述的运放电路,其特征在于,所述输入信号包括第一输入信号和第二输入信号;所述输出信号包括第一输出信号和第二输出信号;所述前馈模块包括:第十一MOS管和第十二MOS管;
所述第十一MOS管的栅极用于接入所述第一输入信号,其第一极连接所述第一输出信号,其第二极连接第九节点;所述第九节点用于连接所述第三偏置电路;
所述第十二MOS管的栅极用于接入所述第二输入信号,其第一极连接所述第二输出信号,其第二极连接所述第九节点。
10.根据权利要求9所述的运放电路,其特征在于,所述第三偏置电路包括第十三MOS管,所述第十三MOS管的栅极用于接入第三偏置电压,其第一极连接所述第九节点,其第二极输入第二电源电压;
其中,所述第三偏置电压用于控制所述第三电流。
11.根据权利要求3所述的运放电路,其特征在于,所述第一MOS管和所述第二MOS管均为NMOS。
12.根据权利要求6所述的运放电路,其特征在于,所述第六MOS管和所述第七MOS管均为NMOS。
13.一种UWB滤波器,其特征在于,包括:
上述权利要求1-12任一项所述的运放电路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202123135671.3U CN216565084U (zh) | 2021-12-10 | 2021-12-10 | 一种运放电路以及应用该运放电路的uwb滤波器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202123135671.3U CN216565084U (zh) | 2021-12-10 | 2021-12-10 | 一种运放电路以及应用该运放电路的uwb滤波器 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN216565084U true CN216565084U (zh) | 2022-05-17 |
Family
ID=81543368
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202123135671.3U Active CN216565084U (zh) | 2021-12-10 | 2021-12-10 | 一种运放电路以及应用该运放电路的uwb滤波器 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN216565084U (zh) |
-
2021
- 2021-12-10 CN CN202123135671.3U patent/CN216565084U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN111273724B (zh) | 一种稳定性补偿的线性稳压器及其设计方法 | |
US7323935B2 (en) | Transconductance amplifier having common mode feedback circuit and method of operating the transconductance amplifier | |
CN109683651A (zh) | 一种高电源抑制比的低压差线性稳压器电路 | |
US5789981A (en) | High-gain operational transconductance amplifier offering improved bandwidth | |
CN101471631B (zh) | Cmos音频运算放大器 | |
US20070228257A1 (en) | Trans-impedance amplifier with offset current | |
WO2021047475A1 (zh) | 一种运算放大器 | |
JPH1127064A (ja) | Cmosレール−レール間入出力増幅器 | |
US6788143B1 (en) | Cascode stage for an operational amplifier | |
US7532045B1 (en) | Low-complexity active transconductance circuit | |
US5332937A (en) | Transconductor stage for high frequency filters | |
CN216565084U (zh) | 一种运放电路以及应用该运放电路的uwb滤波器 | |
US9729126B2 (en) | Method and implementation for accurate gain-bandwidth product tuning | |
CN110649903A (zh) | 高共模动态范围且pvt恒定的差分放大器 | |
CN110048601B (zh) | 一种有源电容电路 | |
CN116225118A (zh) | 一种基于pn互补型电流补偿电源纹波前馈的ldo电路 | |
JP2002100936A (ja) | カスコードトランジスタを出力段に有する電子回路装置 | |
CN116560442A (zh) | 一种参考电路和芯片 | |
US6639457B1 (en) | CMOS transconductor circuit with high linearity | |
CN116260407A (zh) | 一种运放电路以及应用该运放电路的uwb滤波器 | |
US20180152157A1 (en) | Programmable gain amplifier | |
CN210405236U (zh) | 高共模动态范围且pvt恒定的差分放大器 | |
Safari et al. | A novel super transistor-based high-performance CCII and its applications | |
US7157976B2 (en) | High frequency amplifier | |
US7417483B2 (en) | Wide-band wide-swing CMOS gain enhancement technique and method therefor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |