CN116719382B - 一种高psr的无片外电容ldo电路 - Google Patents
一种高psr的无片外电容ldo电路 Download PDFInfo
- Publication number
- CN116719382B CN116719382B CN202310996002.XA CN202310996002A CN116719382B CN 116719382 B CN116719382 B CN 116719382B CN 202310996002 A CN202310996002 A CN 202310996002A CN 116719382 B CN116719382 B CN 116719382B
- Authority
- CN
- China
- Prior art keywords
- tube
- pmos tube
- ldo
- electrode
- pmos
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 36
- 230000003071 parasitic effect Effects 0.000 claims abstract description 13
- 230000001629 suppression Effects 0.000 abstract description 16
- 230000007547 defect Effects 0.000 abstract description 3
- 230000006866 deterioration Effects 0.000 abstract description 2
- 238000000034 method Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000004088 simulation Methods 0.000 description 2
- 230000001052 transient effect Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Amplifiers (AREA)
Abstract
本发明公开了一种高PSR的无片外电容LDO电路,涉及集成电路技术领域,包括LDO基本电路、与LDO基本电路连接的电源纹波前馈通路和与LDO基本电路连接的负电容等效电路;所述LDO基本电路包括误差放大器和输出MOS管,所述电源纹波前馈通路用于将中高频电源纹波复制到输出MOS管的栅端,所述负电容等效电路用于产生的负电容抵消所述输出MOS管栅端的部分寄生电容。在本发明中,基于负电容补偿结构的LDO进行改进,弥补了传统的负电容补偿结构的LDO在不同负载电流下的中高频电源纹波抑制性能恶化的缺陷,最终在宽频率范围下和不同负载电流下得到了高电源纹波抑制的电压输出。除此之外,本发明中的负电容等效电路无需额外的运放,结构简单,加快了电路设计的进度。
Description
技术领域
本发明涉及集成电路技术领域,尤其涉及一种高PSR的无片外电容LDO电路。
背景技术
随着片上***(SoC)朝着高集成度、低噪声的方向发展,这就要求电源管理***具有面积小、宽频带的高电源纹波抑制的特点。作为电源管理***中的关键电路模块——低压差线性稳压器(LDO)的设计存在许多的挑战:(1)传统LDO通常外接一个片外大电容,通过电容器来抑制电源噪声,但是片外大电容需要占据大的面积,不利于片上***(SoC)的大规模集成;(2)无片外电容LDO通常采用频率补偿技术来实现环路的稳定,不需要片外大电容,但具有较差的电源纹波抑制(PSR)性能。
对于一个好的LDO设计,电源纹波抑制性能是设计者需要重点关注的。近些年来,由于无片外电容LDO的面积小且易于与数字电路集成的特点,被广泛用于片上***中。然而无片外电容LDO由于没有片外大电容对电源纹波进行有效的抑制给电路设计带来巨大的挑战。对于LDO的电源纹波抑制而言,中高频段的电源纹波抑制能力变差是由于负反馈环路增益下降引起的。近些年,有许多高电源纹波抑制的结构被提出。其中一种称之为“负电容补偿”的结构可以提高中高频的PSR同时不影响LDO的瞬态特性,其电路原理图如图1所示。
误差放大器EA和功率管M P 及电阻R 1 、R 2 构成负反馈回路,电阻R 1 与R 2 的比值大小决定输出电压V OUT 的值。在LDO保持稳定的条件下,负反馈回路增益越大,低频电源纹波抑制能力越强。NMOS管M N 和电流源I B 构成源极跟随器,其增益近似等于1。运算放大器OP和电阻R F1、 R F2 构成同相比例放大器,其增益为A v =1+R F1 /R F2 。电容C M 和源极跟随器及同相比例放大器构成负电容补偿电路。该负电容补偿电路在功率管M P 的栅端形成一个大小为(1-A v )C M 的等效负电容。图2显示了LDO在中高频时的小信号模型,这种结构相比于传统的误差放大器+功率管的结构能实现更高的电源纹波抑制主要原因如下:在中高频时由于负反馈环路增益太低而无法对电源纹波进行有效抑制,环路失去作用,因此小信号模型中没有反馈环路。电源上的纹波v dd 通过影响功率管M P 的栅源动态电压来产生泄露电流,从而影响输出v out 。功率管M P 栅端的小信号电压v g 的表达式为:
其中,C N 为负电容补偿电路的等效负电容,C gs、 C gd1 分别为功率管M P 的栅源电容和密勒等效电容,R p、 C p 分别为功率管M P 栅端的寄生电阻和寄生电容。
这个等式说明了小信号电压v g 与电源纹波v dd 的关系,如果让C N 等于-(C gd1 +C p ),则小信号电压v g 近似等于v dd ,功率管M P 栅源动态电压接近0,有效地减小了功率管的泄露电流,从而提高LDO中高频的电源纹波抑制能力。
可以发现,负电容补偿结构的无片外电容LDO在中高频时可以得到很好的电源纹波抑制性能,但由于负电容补偿电路中运放的存在,在宽频率范围内实现一定大小的负电容需要大带宽的运放,此时必然会导致运放的功耗增加。除此之外,当流过功率管的电流发生变化时,功率管栅端的寄生电容也会发生变化,此时负电容补偿电路产生的负电容不能很好的抵消功率管栅端的寄生电容,导致中高频电源纹波抑制性能恶化,仿真结果如图3所示。
发明内容
本发明的目的在于克服现有技术的不足,提供一种高PSR的无片外电容LDO电路,在不改变LDO瞬态特性的情况下,在宽频率范围内和不同的负载电流下获得较好的电源纹波抑制性能。
本发明的目的是通过以下技术方案来实现的:
一种高PSR的无片外电容LDO电路,包括LDO基本电路、与LDO基本电路连接的电源纹波前馈通路和与LDO基本电路连接的负电容等效电路;所述LDO基本电路包括误差放大器和输出MOS管MP2,所述电源纹波前馈通路用于将中高频电源纹波复制到输出MOS管的栅端,所述负电容等效电路用于产生的负电容并抵消所述输出MOS管栅端的部分寄生电容。
进一步地,所述的LDO基本电路还包括第一PMOS管MP1、电阻R1和电阻R2,所述误差放大器的反向输入端连接电压Vref,所述第一PMOS管MP1的栅极连接误差放大器的输出端,第一PMOS管MP1的源极连接所述输出MOS管MP2的栅极及所述的电源纹波前馈通路,输出MOS管MP2的源极接电源VDD,电阻R1的一端连接输出MOS管MP2的漏极,另一端连接电阻R2并与误差放大器的同向输入端连接,输出MOS管MP2的漏极连接输出电压Vout,电阻R2和第一PMOS管MP1的漏极接地。
进一步地,所述的电源纹波前馈通路包括第三PMOS管MP3、第四NMOS管MN4、第四PMOS管MP4、第五PMOS管MP5、第八PMOS管MP8、第五NMOS管MN5和电容C1,所述第五PMOS管MP5的漏极连接所述输出MOS管的栅极,第五PMOS管MP5的栅极连接所述第四PMOS管MP4的漏极且连接电容C1,第三PMOS管MP3的栅极与第四PMOS管MP4的栅、源极连接,第三PMOS管MP3的漏极与第四NMOS管MN4的栅、漏极连接,第三PMOS管MP3的栅极还连接第八PMOS管MP8的漏极、第八PMOS管MP8的栅极、第五NMOS管MN5的漏极,第五NMOS管MN5的栅极接偏置电压VB1,第三PMOS管MP3的源极、第五PMOS管MP5的源极和第八PMOS管MP8的源极接电源VDD,第四PMOS管MP4的源极、第五NMOS管MN5的源极和电容接地。
进一步地,所述的负电容等效电路包括第一NMOS管MN1、第二NMOS管MN2、第三NMOS管MN3、第六PMOS管MP6、第七PMOS管MP7、电阻R3、电阻R4和电容C2,所述第一NMOS管MN1的栅极连接所述输出MOS管的栅极,第一NMOS管MN1的源极连接所述第二NMOS管MN2的漏极且连接所述第三NMOS管MN3的栅极,第二NMOS管MN2的栅极接偏置电压VB2,第三NMOS管MN3的漏极连接所述第六PMOS管MP6的漏极且连接第七PMOS管MP7的栅极,第六PMOS管MP6的栅极通过电阻R3连接所述第七PMOS管MP7的栅极,第七PMOS管MP7的漏极经由电阻R4接地,电容C2的一端连接第一NMOS管MN1的栅极,另一端连接第七PMOS管MP7的漏极,所述第一NMOS管MN1的漏极、第六PMOS管MP6的源极和第七PMOS管MP7的源极接电源VDD,所述第二NMOS管MN2的源极和第三NMOS管MN3的源极接地。
本发明的有益效果是:
1)本发明基于传统的负电容补偿结构的LDO电路进行改进,通过添加一个电源纹波前馈通路,将中高频的电源纹波复制到功率管的栅端,同时利用负电容等效电路产生的负电容去抵消功率管栅端的部分寄生电容,在宽频率范围下得到了高电源纹波抑制的电压输出。
2)本发明弥补了传统的负电容补偿结构的LDO电路在不同负载电流下中高频电源纹波抑制性能恶化的缺陷。
3)本发明中的负电容等效电路无需额外的运放,结构简单,能够在宽频率范围内实现一定大小的负电容。
附图说明
图1为传统的负电容补偿LDO电路结构原理图;
图2为传统的负电容补偿LDO电路在中高频时的小信号模型;
图3为传统的负电容补偿LDO电路的仿真结果;
图4为本发明实施例提供的一种高PSR的无片外电容LDO电路原理图;
图5为本发明中所述负电容等效电路的简化小信号模型;
图6在负载电流为5mA的情况下,本发明与传统的负电容补偿LDO电路的电源纹波抑制能力的对比;
图7在负载电流为10mA的情况下,本发明与传统的负电容补偿LDO电路的电源纹波抑制能力的对比。
具体实施方式
下面将结合实施例,对本发明的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域技术人员在没有付出创造性劳动的前提下所获得的所有其他实施例,都属于本发明保护的范围。
参阅图1-图7,本发明提供一种技术方案:
一种高PSR的无片外电容LDO电路,如图4所示,包括LDO基本电路、与LDO基本电路连接的电源纹波前馈通路和与LDO基本电路连接的负电容等效电路;所述LDO基本电路包括误差放大器和输出MOS管MP2,所述电源纹波前馈通路用于将中高频电源纹波复制到输出MOS管的栅端,所述负电容等效电路用于产生的负电容并抵消所述输出MOS管栅端的部分寄生电容。
采用电源纹波前馈通路,将中高频的电源纹波复制到功率管的栅端,同时利用负电容等效电路产生的负电容去抵消功率管栅端的部分寄生电容,将电源纹波前馈通路的输出极点往高频推,增加了前馈通路的带宽,可以在宽频率范围内和不同的负载电流下获得较好的电源纹波抑制性能。
所述的LDO基本电路还包括第一PMOS管MP1、电阻R1和电阻R2,所述误差放大器的反向输入端连接电压Vref,所述第一PMOS管MP1的栅极连接误差放大器的输出端,第一PMOS管MP1的源极连接所述输出MOS管MP2的栅极,输出MOS管MP2的源极接电源VDD,电阻R1的一端连接输出MOS管MP2的漏极,另一端连接电阻R2并与误差放大器的同向输入端连接,输出MOS管MP2的漏极连接输出电压Vout,电阻R2和第一PMOS管MP1的漏极接地。
本实施例中,误差放大器EA和PMOS管MP1、MP2及电阻R1、R2构成负反馈回路,PMOS管MP2为功率管,给输出负载提供大电流,电阻R1与R2的比值大小决定输出电压Vout的值。PMOS管MP1、MP2构成缓冲器,其具有输出阻抗小,输入电容大的特点。该缓冲器设置误差放大器EA的输出节点为LDO的主极点,同时将位于功率管MP2栅端的次极点推向高频,极大的提升了LDO的稳定性。
所述的电源纹波前馈通路包括第三PMOS管MP3、第四NMOS管MN4、第四PMOS管MP4、第五PMOS管MP5、第八PMOS管MP8、第五NMOS管MN5和电容C1,所述第五PMOS管MP5的漏极连接所述输出MOS管的栅极,第五PMOS管MP5的栅极连接所述第四PMOS管MP4的漏极且连接电容C1,第三PMOS管MP3的栅极与第四PMOS管MP4的栅、源极连接,第三PMOS管MP3的漏极与第四NMOS管MN4的栅、漏极连接,第三PMOS管MP3的栅极还连接第八PMOS管MP8的漏极、第八PMOS管MP8的栅极、第五NMOS管MN5的漏极,第五NMOS管MN5的栅极接偏置电压VB1,第三PMOS管MP3的源极、第五PMOS管MP5的源极和第八PMOS管MP8的源极接电源VDD,第四PMOS管MP4的源极、第五NMOS管MN5的源极和电容接地。
在本发明中PMOS管MP8连接成二极管的形式给PMOS管MP3提供偏置,其偏置电压V1中含有电源纹波的低频和中高频部分。PMOS管MP4和电容C1构成低通滤波器,由于MP4栅端和源端接在一起,所以PMOS管MP4相当于一个阻值很大的电阻,只需要很小的电容C1就可以实现截止频率非常低的低通滤波器。因为PMOS管MP5的偏置电压V2是V1经过低通滤波后的电压值,所以V2包含电源纹波的低频部分。设电源纹波大小为v dd ,小信号表达式如下:
其中v dd,lpf 为电源纹波的低频部分,v dd,hpf 为电源纹波的中高频部分。PMOS管MP5的栅源小信号电压v gs 为:
设MP5、MP1的跨导分别为g m5, g m1 ,前馈通路输出节点的寄生电容大小为C g ,则流过MP5的小信号电流为g m5 *v dd,hpf ,前馈通路输出小信号电压大小v out 为:
如果g m5 和g m1 相等并且负电容等效电路产生的负电容能够抵消C g ,则输出小信号电压v out 近似等于v dd,hpf 。前馈通路的输出节点就是功率管的栅端,此时功率管栅端的小信号电压就等于v dd,hpf ,因此在中高频时功率管的栅源小信号电压为0,有效的减小了功率管的泄露电流。
所述的负电容等效电路包括第一NMOS管MN1、第二NMOS管MN2、第三NMOS管MN3、第六PMOS管MP6、第七PMOS管MP7、电阻R3、电阻R4和电容C2,所述第一NMOS管MN1的栅极连接所述输出MOS管MP2的栅极,第一NMOS管MN1的源极连接所述第二NMOS管MN2的漏极且连接所述第三NMOS管MN3的栅极,第二NMOS管MN2的栅极接偏置电压VB2,第三NMOS管MN3的漏极连接所述第六PMOS管MP6的漏极且连接第七PMOS管MP7的栅极,第六PMOS管MP6的栅极通过电阻R3连接所述第七PMOS管MP7的栅极,第七PMOS管MP7的漏极经由电阻R4接地,电容C2的一端连接第一NMOS管MN1的栅极,另一端连接第七PMOS管MP7的漏极,所述第一NMOS管MN1的漏极、第六PMOS管MP6的源极和第七PMOS管MP7的源极接电源VDD,所述第二NMOS管MN2的源极和第三NMOS管MN3的源极接地。
所述的负电容等效电路用于进一步将电源纹波前馈通路的输出极点往高频推。
在本发明中NMOS管MN1和MN2构成源极跟随器,其增益近似等于1。NMOS管MN3和PMOS管MP6、MP7以及电阻R3、R4构成同相放大器,其增益近似等于g mp7 *R4,g mp7 为PMOS管MP7的跨导。电容C2和源极跟随器以及同相放大器构成一个等效负电容,其电容大小大约为(1-g mp7 *R4)*C2。电阻R3的作用如下:图5显示了PMOS管MP6、MP7以及电阻R3的简化的小信号模型图,假设MP6和MP7栅端寄生电容的大小都为C gg ,MP6和MP7的跨导都为g m ,MP6和MP7的宽长比相同,和分别为流过MP6和MP7的电流。
如果电阻R3的值近似等于1/g m ,从到的传递函数可以简化成:
上述表达式表明了极点频率为,如果没有电阻R3,极点频率为。因此电阻R3是为了抵消PMOS管MP6栅端的寄生电容C gg 的影响,将高频极点往外推了一倍,能够在宽频率范围内实现一定大小的负电容。
图6是在负载电流为5mA的情况下,本发明提出的LDO与负电容补偿结构LDO的电源纹波抑制能力的对比。可以看出,本发明提出的LDO的PSR在1MHz处为-82dB,负电容补偿结构的LDO的PSR在1MHz处为-68dB,性能提升了14dB。
图7是在负载电流为10mA的情况下,本发明提出的LDO与负电容补偿结构的LDO的电源纹波抑制能力的对比。可以看出,本发明提出的LDO的PSR在1MHz处为-79dB,负电容补偿结构的LDO的PSR在1MHz处为-49dB,性能提升了30dB。
以上所述仅是本发明的优选实施方式,应当理解本发明并非局限于本文所披露的形式,不应看作是对其他实施例的排除,而可用于各种其他组合、修改和环境,并能够在本文所述构想范围内,通过上述教导或相关领域的技术或知识进行改动。而本领域人员所进行的改动和变化不脱离本发明的精神和范围,则都应在本发明所附权利要求的保护范围内。
Claims (2)
1.一种高PSR的无片外电容LDO电路,其特征在于:包括LDO基本电路、与LDO基本电路连接的电源纹波前馈通路和与LDO基本电路连接的负电容等效电路;所述LDO基本电路包括误差放大器和输出MOS管,所述电源纹波前馈通路用于将中高频电源纹波复制到输出MOS管的栅端,所述负电容等效电路用于产生的负电容并抵消所述输出MOS管栅端的部分寄生电容;
所述的电源纹波前馈通路包括第三PMOS管MP3、第四NMOS管MN4、第四PMOS管MP4、第五PMOS管MP5、第八PMOS管MP8、第五NMOS管MN5和电容C1,所述第五PMOS管MP5的漏极连接所述输出MOS管的栅极,第五PMOS管MP5的栅极连接所述第四PMOS管MP4的漏极且连接电容C1,第三PMOS管MP3的栅极与第四PMOS管MP4的栅、源极连接,第三PMOS管MP3的漏极与第四NMOS管MN4的栅、漏极连接,第三PMOS管MP3的栅极还连接第八PMOS管MP8的漏极、第八PMOS管MP8的栅极、第五NMOS管MN5的漏极,第五NMOS管MN5的栅极接偏置电压VB1,第三PMOS管MP3的源极、第五PMOS管MP5的源极和第八PMOS管MP8的源极接电源VDD,第四PMOS管MP4的源极、第五NMOS管MN5的源极和电容接地;
所述的负电容等效电路包括第一NMOS管MN1、第二NMOS管MN2、第三NMOS管MN3、第六PMOS管MP6、第七PMOS管MP7、电阻R3、电阻R4和电容C2,所述第一NMOS管MN1的栅极连接所述输出MOS管的栅极,第一NMOS管MN1的源极连接所述第二NMOS管MN2的漏极且连接所述第三NMOS管MN3的栅极,第二NMOS管MN2的栅极接偏置电压VB2,第三NMOS管MN3的漏极连接所述第六PMOS管MP6的漏极且连接第七PMOS管MP7的栅极,第六PMOS管MP6的栅极通过电阻R3连接所述第七PMOS管MP7的栅极,第七PMOS管MP7的漏极经由电阻R4接地,电容C2的一端连接第一NMOS管MN1的栅极,另一端连接第七PMOS管MP7的漏极,所述第一NMOS管MN1的漏极、第六PMOS管MP6的源极和第七PMOS管MP7的源极接电源VDD,所述第二NMOS管MN2的源极和第三NMOS管MN3的源极接地。
2.根据权利要求1所述的一种高PSR的无片外电容LDO电路,其特征在于:所述的LDO基本电路还包括第一PMOS管MP1、电阻R1和电阻R2,所述误差放大器的反向输入端连接电压Vref,所述第一PMOS管MP1的栅极连接误差放大器的输出端,第一PMOS管MP1的源极连接所述输出MOS管MP2的栅极及所述的电源纹波前馈通路,输出MOS管MP2的源极接电源VDD,电阻R1的一端连接输出MOS管MP2的漏极,另一端连接电阻R2并与误差放大器的同向输入端连接,输出MOS管MP2的漏极连接输出电压Vout,电阻R2和第一PMOS管MP1的漏极接地。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310996002.XA CN116719382B (zh) | 2023-08-09 | 2023-08-09 | 一种高psr的无片外电容ldo电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310996002.XA CN116719382B (zh) | 2023-08-09 | 2023-08-09 | 一种高psr的无片外电容ldo电路 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN116719382A CN116719382A (zh) | 2023-09-08 |
CN116719382B true CN116719382B (zh) | 2023-11-03 |
Family
ID=87875525
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202310996002.XA Active CN116719382B (zh) | 2023-08-09 | 2023-08-09 | 一种高psr的无片外电容ldo电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN116719382B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN117873258B (zh) * | 2024-03-11 | 2024-05-10 | 华南理工大学 | 一种无片外电容式的ldo及其自适应衬底驱动电路 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105183063A (zh) * | 2015-09-23 | 2015-12-23 | 成都华微电子科技有限公司 | 具有宽频带高电源抑制比的低压差电压调整器 |
CN107491129A (zh) * | 2017-08-09 | 2017-12-19 | 电子科技大学 | 一种高电源抑制比的低压差线性稳压器 |
CN110162130A (zh) * | 2019-05-08 | 2019-08-23 | 宁波大学 | 一种电源抑制比和瞬态响应增强的ldo电路 |
CN111221373A (zh) * | 2020-01-16 | 2020-06-02 | 东南大学 | 一种低压差电源纹波抑制线性稳压器 |
CN112947656A (zh) * | 2021-01-27 | 2021-06-11 | 浙江大学 | 具有动态优化电源抑制比的低静态电流无片外电容ldo |
CN114967811A (zh) * | 2022-06-10 | 2022-08-30 | 电子科技大学 | 一种提高psr性能的无片外电容ldo |
CN116225118A (zh) * | 2023-01-18 | 2023-06-06 | 北京工业大学 | 一种基于pn互补型电流补偿电源纹波前馈的ldo电路 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20120212200A1 (en) * | 2011-02-22 | 2012-08-23 | Ahmed Amer | Low Drop Out Voltage Regulator |
US9671801B2 (en) * | 2013-11-06 | 2017-06-06 | Dialog Semiconductor Gmbh | Apparatus and method for a voltage regulator with improved power supply reduction ratio (PSRR) with reduced parasitic capacitance on bias signal lines |
US11531361B2 (en) * | 2020-04-02 | 2022-12-20 | Texas Instruments Incorporated | Current-mode feedforward ripple cancellation |
US11687104B2 (en) * | 2021-03-25 | 2023-06-27 | Qualcomm Incorporated | Power supply rejection enhancer |
-
2023
- 2023-08-09 CN CN202310996002.XA patent/CN116719382B/zh active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105183063A (zh) * | 2015-09-23 | 2015-12-23 | 成都华微电子科技有限公司 | 具有宽频带高电源抑制比的低压差电压调整器 |
CN107491129A (zh) * | 2017-08-09 | 2017-12-19 | 电子科技大学 | 一种高电源抑制比的低压差线性稳压器 |
CN110162130A (zh) * | 2019-05-08 | 2019-08-23 | 宁波大学 | 一种电源抑制比和瞬态响应增强的ldo电路 |
CN111221373A (zh) * | 2020-01-16 | 2020-06-02 | 东南大学 | 一种低压差电源纹波抑制线性稳压器 |
CN112947656A (zh) * | 2021-01-27 | 2021-06-11 | 浙江大学 | 具有动态优化电源抑制比的低静态电流无片外电容ldo |
CN114967811A (zh) * | 2022-06-10 | 2022-08-30 | 电子科技大学 | 一种提高psr性能的无片外电容ldo |
CN116225118A (zh) * | 2023-01-18 | 2023-06-06 | 北京工业大学 | 一种基于pn互补型电流补偿电源纹波前馈的ldo电路 |
Non-Patent Citations (2)
Title |
---|
High-PSR CMOS LDO with Embedded Ripple FeedForward and Energy-Efficient Bandwidth Extension;Liuyan Chen等;2015 28th IEEE International System-on-Chip Conference (SOCC);全文 * |
一种基于电源纹波前馈的高PSR的LDO;鲁信秋 等;微电子学(第05期);全文 * |
Also Published As
Publication number | Publication date |
---|---|
CN116719382A (zh) | 2023-09-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN116719382B (zh) | 一种高psr的无片外电容ldo电路 | |
CN111176358B (zh) | 一种低功耗低压差线性稳压器 | |
CN107092295B (zh) | 一种高摆率快速瞬态响应ldo电路 | |
CN111338413A (zh) | 一种高电源抑制比的低压差线性稳压器 | |
CN113467559B (zh) | 一种应用于ldo的自适应动态零点补偿电路 | |
WO2021047475A1 (zh) | 一种运算放大器 | |
CN115395906B (zh) | 一种适用于超低电压的低功耗宽带共模信号检测电路 | |
CN110377089B (zh) | 一种精简的多级差分运放输出共模电压稳定电路 | |
CN116225118A (zh) | 一种基于pn互补型电流补偿电源纹波前馈的ldo电路 | |
CN117978101A (zh) | 偏置电路及功率放大器 | |
CN110247645A (zh) | 一种电压比较器 | |
WO2022116729A1 (zh) | 运算放大器的带宽调整电路及带宽调整方法 | |
CN208956003U (zh) | 跨导放大器 | |
CN212569574U (zh) | 高压大驱动高电源抑制比ldo | |
CN115001408A (zh) | 一种新型三级运放间接频率补偿电路 | |
CN114900139A (zh) | 一种全差分运算放大器的共模反馈电路 | |
WO2021077846A1 (zh) | 低压差线性稳压器电路及设备 | |
CN116318081A (zh) | 迟滞电压比较器 | |
CN113809998A (zh) | 一种折叠式共源共栅运算放大器及电子设备 | |
CN111654244A (zh) | 一种具有pvt鲁棒性的高线性度gω级等效电阻电路 | |
CN111813175A (zh) | 高压大驱动高电源抑制比ldo | |
US10061333B1 (en) | Radio frequency voltage-to-current converting circuit and method | |
CN109167583A (zh) | 跨导放大器 | |
CN111240395A (zh) | 一种具有高电源抑制比的基准电压源 | |
CN115079767B (zh) | 带隙基准电压源 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |