CN116544327B - 一种发光二极管及制备方法 - Google Patents

一种发光二极管及制备方法 Download PDF

Info

Publication number
CN116544327B
CN116544327B CN202310761558.0A CN202310761558A CN116544327B CN 116544327 B CN116544327 B CN 116544327B CN 202310761558 A CN202310761558 A CN 202310761558A CN 116544327 B CN116544327 B CN 116544327B
Authority
CN
China
Prior art keywords
layer
carbon impurity
carbon
regulating
impurity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202310761558.0A
Other languages
English (en)
Other versions
CN116544327A (zh
Inventor
程龙
郑文杰
高虹
刘春杨
胡加辉
金从龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangxi Zhao Chi Semiconductor Co Ltd
Original Assignee
Jiangxi Zhao Chi Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangxi Zhao Chi Semiconductor Co Ltd filed Critical Jiangxi Zhao Chi Semiconductor Co Ltd
Priority to CN202310761558.0A priority Critical patent/CN116544327B/zh
Publication of CN116544327A publication Critical patent/CN116544327A/zh
Application granted granted Critical
Publication of CN116544327B publication Critical patent/CN116544327B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

本发明提供了一种发光二极管及制备方法,发光二极管包括衬底,以及依次沉积在衬底上的缓冲层、非掺杂GaN层、N型GaN层、碳杂质调控层、有源层、电子阻挡层和P型GaN层;其中,碳杂质调控层包括沉积在N型GaN层的第一碳杂质调控层和堆叠层,堆叠层包括按预设周期交替堆叠在第一碳杂质调控层上的第二碳杂质调控层和第三碳杂质调控层。本发明通过在N型GaN层与有源层之间***一层碳杂质调控层,降低N型GaN层与有源层界面处能带扭曲而产生的二维电子云,提高发光效率。

Description

一种发光二极管及制备方法
技术领域
本发明涉及光电技术领域,具体涉及一种发光二极管及制备方法。
背景技术
GaN基发光二极管的有源层包括量子阱层和量子垒层,在有源层中由于阱材料和垒材料在组分上的差异使得其禁带宽度不同,在垂直方向上形成了对载流子的限制效应,这样便使得电子和空穴被局限在有源层中,增加了电子和空穴波函数的重叠率,因此,有源层作为提升发光二极管发光效率的关键而受到广泛关注。
目前发光二极管通常是在N型GaN层上沉积InGaN/GaN作为有源层,然而由于InGaN层与N型GaN层的晶格失配产生的极化效应,导致能带倾斜而在空间上对电子空穴的波函数产生分离,大大降低了辐射复合几率,影响了外延层的发光效率。
发明内容
基于此,本发明的目的是提供一种发光二极管制备方法及二极管,以解决现有技术中存在的问题。
本发明一方面提供一种发光二极管,包括衬底,以及依次沉积在所述衬底上的缓冲层、非掺杂GaN层、N型GaN层、碳杂质调控层、有源层、电子阻挡层和P型GaN层;
其中,所述碳杂质调控层包括沉积在所述N型GaN层的第一碳杂质调控层和堆叠层,所述堆叠层包括按预设周期交替堆叠在所述第一碳杂质调控层上的第二碳杂质调控层和第三碳杂质调控层,所述第一碳杂质调控层的碳杂质浓度低于所述第二碳杂质调控层的碳杂质浓度,所述第二碳杂质调控层的晶格常数小于所述第三碳杂质调控层的晶格常数。
本发明的有益效果是:本发明提供一种发光二极管,在N型GaN层与有源层之间增加一层碳杂质调控层;可以有效的调控N型GaN层与有源层中InGaN量子阱层之间的晶格失配,降低了InGaN层与N型GaN层界面处的能带扭曲而造成的二维电子云区域的产生,减少了电子和空穴的无效复合,提高发光效率;进一步地,碳杂质调控层包括第一碳杂质调控层和堆叠层,堆叠层包括按预设周期交替堆叠在第一碳杂质调控层上的第二碳杂质调控层和第三碳杂质调控层,第一碳杂质调控层的碳杂质浓度低于第二碳杂质调控层的碳杂质浓度;第一碳杂质调控层的碳杂质浓度小于第二碳杂质调控层的碳杂质浓度,使得第一碳杂质调控层的费米能阶小于第二碳杂质调控层,通过碳杂质调控层产生多级费米能阶变化,调节N型GaN层与有源层中InGaN量子阱层界面处的能带,减少能带扭曲,进一步地,第二碳杂质调控层的晶格常数小于第三碳杂质调控层的晶格常数,交替生长的超晶格堆叠层施加在外延层上的压应力与张应力反复变化,有效的释放整个外延层与衬底之间积累的应力,提高了有源层的晶体质量,降低有源层的非辐射复合效率。
优选地,所述第一碳杂质调控层为碳掺杂SiGaN层,所述第二碳杂质调控层为碳掺杂BGaN层,所述第三碳杂质调控层为碳掺杂ScInGaN层。
优选地,所述碳掺杂SiGaN层中Si组分为0.01~0.1,所述碳掺杂BGaN层B组分为0.01~0.5,所述碳掺杂ScInGaN层中Sc组分为0.01~0.1,In组分为0.01~0.5。
优选地,所述第一碳杂质调控层的厚度为1nm~100nm,所述第二碳杂质调控层的厚度为1nm~200nm,所述第三碳杂质调控层的厚度为1nm~50nm。
优选地,所述第一碳杂质调控层中碳杂质的浓度为5E+16atoms/cm3~5E+17atoms/cm3,所述第二碳杂质调控层中碳杂质的浓度为5E+17atoms/cm3~5E+18atoms/cm3
优选地,所述预设周期为1-10。
本发明另一方面提供一种如上述发光二极管的制备方法,所述方法包括:
提供一衬底;
在所述衬底上依次沉积缓冲层、非掺杂GaN层、N型GaN层、碳杂质调控层、有源层、电子阻挡层和P型GaN层;
其中,所述碳杂质调控层包括沉积在所述N型GaN层的第一碳杂质调控层和堆叠层,所述堆叠层包括按预设周期交替堆叠在所述第一碳杂质调控层上的第二碳杂质调控层和第三碳杂质调控层,所述第一碳杂质调控层的碳杂质浓度低于所述第二碳杂质调控层的碳杂质浓度,所述第二碳杂质调控层的晶格常数小于所述第三碳杂质调控层的晶格常数。
优选地,所述第一碳杂质调控层的沉积生长的温度为900℃~1100℃,所述堆叠层的沉积生长的温度为850℃~1050℃。
优选地,所述碳杂质调控层沉积生长过程中的生长气氛为N2/NH3成分比例为1:1~1: 10的混合气。
优选地,所述碳杂质调控层沉积生长的气氛压力为50 torr ~500 torr。
本发明的附加方面和优点将在下面的描述中部分给出,部分将从下面的描述中变得明显,或通过本发明的实践了解。
附图说明
图1为本发明提供的发光二极管结构示意图;
图2为图1中碳杂质调控层的结构示意图;
图3为本发明提供的发光二极管制备方法流程图。
主要元件符号说明:
10、衬底;20、缓冲层;30、非掺杂GaN层;40、N型GaN层;50、碳杂质调控层;51、第一碳杂质调控层;52、堆叠层;521、第二碳杂质调控层;522、第三碳杂质调控层;60、有源层;70、电子阻挡层;80、P型GaN层。
如下具体实施方式将结合上述附图进一步说明本发明。
具体实施方式
为了便于理解本发明,下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的若干实施例。但是,本发明可以以许多不同的形式来实现,并不限于本文所描述的实施例。相反地,提供这些实施例的目的是使对本发明的公开内容更加透彻全面。
需要说明的是,当元件被称为“固设于”另一个元件,它可以直接在另一个元件上或者也可以存在居中的元件。当一个元件被认为是“连接”另一个元件,它可以是直接连接到另一个元件或者可能同时存在居中元件。本文所使用的术语“垂直的”、“水平的”、“左”、“右”以及类似的表述只是为了说明的目的。
除非另有定义,本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的,不是旨在于限制本发明。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。
参阅图1和图2,本发明实施方式提供的发光二极管,包括衬底10,以及依次沉积在衬底10上的缓冲层20、非掺杂GaN层30、N型GaN层40、碳杂质调控层50、有源层60、电子阻挡层70和P型GaN层80;其中,碳杂质调控层50包括沉积在N型GaN层40的第一碳杂质调控层51和堆叠层52,堆叠层52包括按预设周期交替堆叠在第一碳杂质调控层51上的第二碳杂质调控层521和第三碳杂质调控层522,第一碳杂质调控层51的碳杂质浓度低于第二碳杂质调控层521的碳杂质浓度,第二碳杂质调控层521的晶格常数小于第三碳杂质调控层522的晶格常数。
具体地,衬底10可以选用蓝宝石衬底、SiO2蓝宝石复合衬底、硅衬底、碳化硅衬底、氮化镓衬底、氧化锌衬底中的一种;蓝宝石衬底具有制备工艺成熟、性价比高、易于清洗和处理,高温下有很好的稳定性,应用比较广泛。因此,选用蓝宝石衬底,然而,蓝宝石衬底表面存在非常大的缺陷,在衬底上直接沉积外延层缺陷容易延伸至有源层,有源层为发光二极管的有源层,延伸至有源层的缺陷会直接影响其发光效果,因此,在衬底上沉积外延层之前,需要在衬底10上沉积缓冲层20以在一定程度上减小蓝宝石衬底表面的缺陷,具体地,缓冲层20可以为AlN缓冲层,厚度为10~15nm。
非掺杂GaN层30的沉积在缓冲层20上,非掺杂GaN层30厚度为1~5um,较厚的非掺杂GaN层30可以减少有效的释放发光二极管之间的压应力,提高晶体质量,降低反向漏电。但同时,GaN层厚度的增加对Ga源材料消耗较大,大大提高了发光二极管(LED)的外延成本,因此,进一步地,为了兼顾发光二极管的质量和生产成本,优选的,非掺杂GaN层30为2~3um。
N型GaN层40在LED中的主要作用是进一步减少晶体之间的缺陷以及为LED发光提供足够的电子并使得电子顺利的运动至有源层60,与有源层60中的空穴发生辐射复合;进一步减小晶体的缺陷可以提高晶体的质量,提供足够的电子与有源层中的空穴发生复合可以有效的提高LED整体的发光效率,电子与空穴辐射复合的越多,LED的发光效果越好。具体地,N型GaN层40的厚度为2um~3um, N型GaN层可以有效释放应力,提高发光二极管的发光效率。
有源层60主要包括依次沉积在N型GaN层40上的InGaN量子阱层和GaN量子垒层,然而,由于InGaN量子阱层与N型GaN层40之间存在较高的晶格失配,容易导致能带扭曲,产生的二维电子云的区域增加,非辐射复合效率上升;因此,在本实施方式中,在N型GaN层40与有源层60之间沉积碳杂质调控层50,降低N型GaN层与InGaN层界面处的能带扭曲而导致的二维电子云区域的产生,减少电子和空穴的无效复合,提高发光效率。具体地,碳杂质调控层50包括沉积在N型GaN层的第一碳杂质调控层51和堆叠层52,堆叠层52包括按预设周期交替堆叠在第一碳杂质调控层51上的第二碳杂质调控层521和第三碳杂质调控层522,第一碳杂质调控层的碳杂质浓度低于第二碳杂质调控层的碳杂质浓度;第一碳杂质调控层51的碳杂质浓度小于第二碳杂质调控层521的碳杂质浓度,使得第一碳杂质调控层51的费米能阶小于第二碳杂质调控层521,通过碳杂质调控层产生多级费米能阶变化,调节N型GaN层与有源层中InGaN量子阱层界面处的能带,减少能带扭曲,减少了二维电子云区域的产生,减少电子和空穴的无效复合,提升发光效率。进一步地,第二碳杂质调控层521的晶格常数小于第三碳杂质调控层522的晶格常数,生长的超晶格堆叠层施加在外延层上的压应力与张应力反复变化,有效的释放整个外延层与衬底的晶格失配/热失配所累积的应力,提高了有源层的晶体质量,降低有源层的非辐射复合效率。提高了有源层的晶体质量。
可选地,第一碳杂质调控层51为碳掺杂SiGaN层,碳掺杂SiGaN层中Si组分为0.01~0.1,优选地,碳掺杂SiGaN层中Si组分为0.05;碳掺杂SiGaN层可以有效的屏蔽由于失配应力导致的压电场,缓解量子限制斯塔克效应(QCSE)效应的不良影响,提高辐射复合效率。第二碳杂质调控层为碳掺杂BGaN层,碳掺杂BGaN层B组分为0.01~0.5,优选地,碳掺杂BGaN层B组分为0.1;第三碳杂质调控层为碳掺杂ScInGaN层,碳掺杂ScInGaN层中Sc组分为0.01~0.1,In组分为0.01~0.5,优选地,碳掺杂ScInGaN层中Sc组分为0.05,In组分为0.1。可选地,第一碳杂质调控层51的厚度为1nm~100nm,优选地,第一碳杂质调控层51厚度为50nm;第二碳杂质调控层521的厚度为1nm~200nm,优选地,第二碳杂质调控层521的厚度为150nm;第三碳杂质调控层522的厚度为1nm~50nm,优选地,第三碳杂质调控层522的厚度为10nm。可选地,第一碳杂质调控层51中碳杂质的浓度为5E+16atoms/cm3~5E+17atoms/cm3,优选地,第一碳杂质调控层51中碳杂质的浓度为1E+17atoms/cm3;第二碳杂质调控层521中碳杂质的浓度为5E+17atoms/cm3~5E+18atoms/cm3,优选地,第二碳杂质调控层521中碳杂质的浓度为1E+18atoms/cm3。交替堆叠在第一碳杂质调控层51上的第二碳杂质调控层521和第三碳杂质调控层522的周期为1~10,优选地,第二碳杂质调控层521和第三碳杂质调控层522交替堆叠的周期为6。
电子阻挡层70为AlaInbGaN层,厚度为10 nm~40 nm,其中,a的取值范为0.005~0.1,b的取值范为0.01~0.2;P型GaN层80厚度为10nm~50nm,可以采用Mg进行掺杂,Mg掺杂浓度为1E+19 atoms/cm3~1E+21atoms/cm3
请参阅图3,为本发明实施方式中的发光二极管的制备方法,具体地,本发明提供的发光二极管制备方法包括步骤S10~S90。
步骤S10,提供一衬底;
具体地,衬底可选用蓝宝石衬底、SiO2蓝宝石复合衬底、硅衬底、碳化硅衬底、氮化镓衬底、氧化锌衬底中的一种。蓝宝石是目前最常用的GaN基LED衬底材料,蓝宝石衬底的最大优点是技术成熟,稳定性好,易于清洗和处理,生产成本低。因此,在本实施方式中,选用蓝宝石作为衬底。
步骤S20,在衬底上沉积缓冲层;
具体地,在衬底上沉积缓冲层可以采用物理气相沉积(Physical VaporDeposition,PVD)进行,缓冲层厚度为15 nm~20nm,在本实施方式中,采用AlN缓冲层,采用AlN缓冲层提供了与衬底取向相同的成核中心,释放了外延GaN材料和衬底之间的晶格失配产生的应力以及热膨胀系数失配所产生的热应力,为外延生长提供了平整的成核表面,减少其成核生长的接触角使岛状生长的GaN晶粒在较小的厚度内能连成面,转变为二维外延生长。
步骤S30,对已沉积缓冲层的衬底进行预处理。
具体地,将已沉积完缓冲层的蓝宝石衬底转入金属有机气相沉积(Metal~organicChemical Vapor Deposition简称MOCVD)设备中,在MOCVD设备中,可以采用高纯H2(氢气)、高纯N2(氮气)、高纯H2和高纯N2的混合气体中的一种作为载气,高纯NH3作为N源,三甲基镓(TMGa)及三乙基镓(TEGa)作为镓源,三甲基铟(TMIn)作为铟源,三甲基铝(TMAl)作为铝源,硅烷(SiH4)作为N型掺杂剂,二茂镁(CP2Mg)作为P型掺杂剂进行外延生长。
具体地,将已沉积完缓冲层的衬底在H2气氛进行处理1 min ~10 min,处理温度为1000℃~1200℃,再对其进行氮化处理,提升缓冲层的晶体质量,并且可以有效提高后续沉积GaN外延层的晶体质量。
步骤S40,在缓冲层上沉积非掺杂GaN层。
对沉积完缓冲层的衬底进行氮化处理后,在MOCVD设备中沉积非掺杂GaN层,采用高纯NH3作为N源,三甲基镓(TMGa)及三乙基镓(TEGa)作为镓源;非掺杂GaN层生长温度为1050℃~1200℃,压力为50 torr ~500torr,厚度为1um ~5um;优选的,非掺杂GaN层生长温度1100℃,生长压力150 torr,非掺杂GaN层生长温度较高,压力较低,制备的GaN晶体质量较优,并且随着GaN厚度的增加,非掺杂GaN层中的压应力会通过堆垛层错释放,减少线缺陷,提高晶体质量,降低反向漏电,但提高GaN层厚度对Ga源材料消耗较大,大大提高了LED的外延成本,优选的,非掺杂GaN层生长厚度为2um~3um,不仅节约生产成本,而且GaN材料又具有较高的晶体质量。
步骤S50,在非掺杂GaN层上沉积N型GaN层。
具体地,沉积完非掺杂GaN层后,在MOCVD设备中继续沉积N型GaN层,可选地,N型GaN层生长温度为1050℃~1200℃,压力100 torr ~600 torr,厚度为2um~3um,Si掺杂浓度为1E+19 atoms/cm3~5E+19atoms/cm3。优选的,N型GaN层生长温度为1120℃,生长压力100torr,生长厚度为2.5um,Si掺杂浓度为2.5E+19 atoms/cm3,首先N型GaN层为LED发光提供充足电子,其次N型GaN层的电阻率要比p-GaN上的透明电极的电阻率高,因此足够的Si掺杂,可以有效的降低N型GaN层电阻率, N型GaN层可以有效释放应力,提高发光二极管的发光效率。
步骤S60,在N型GaN层上沉积碳杂质调控层。
具体地,碳杂质调控层包括沉积在N型GaN层的第一碳杂质调控层和堆叠层,优选的,第一碳杂质调控层厚度为1nm~100nm,碳杂质的浓度为5E+16atoms/cm3~5E+17atoms/cm3,第一碳杂质调控层为碳掺杂SiGaN层,碳掺杂SiGaN层中Si组分为0.01~0.1;堆叠层包括按预设周期交替堆叠在第一碳杂质调控层上的第二碳杂质调控层和第三碳杂质调控层,第一碳杂质调控层的碳杂质浓度低于第二碳杂质调控层的碳杂质浓度,第二碳杂质调控层的晶格常数小于第三碳杂质调控层的晶格常数;第二碳杂质调控层的厚度为1nm~200nm,碳杂质的浓度为5E+17atoms/cm3~5E+18atoms/cm3,第二碳杂质调控层为碳掺杂BGaN层,碳掺杂BGaN层B组分为0.01~0.5;第三碳杂质调控层的厚度为1nm~50nm,第三碳杂质调控层为碳掺杂ScInGaN层,碳掺杂ScInGaN层中Sc组分为0.01~0.1,In组分为0.01~0.5;第二碳杂质调控层和第三碳杂质调控层交替堆叠的周期为1~10。
进一步地,在本实施方式中,第一碳杂质调控层的沉积生长的温度为900℃~1100℃,优选的,第一碳杂质调控层的沉积生长的温度为950℃;堆叠层的沉积生长的温度为850℃~1050℃,优选的,堆叠层的沉积生长的温度为900℃。碳杂质调控层沉积生长过程中的生长气氛为N2/NH3成分比例为1:1~1: 10的混合气,优选地,碳杂质调控层沉积生长过程中的生长气氛为N2/NH3成分比例为2:3的混合气。碳杂质调控层沉积生长的气氛压力为50 torr~500 torr,优选地,碳杂质调控层沉积生长的气氛压力为200 torr。
进一步地,本实施方式提供的制备方法,在N型GaN层生长结束后,在N型GaN层上沉积碳杂质调控层,降低N型GaN层与InGaN层界面处的能带扭曲,减少二维电子云区域的产生,减少电子和空穴的无效复合,提高发光效率。进一步地,碳杂质调控层包括沉积在N型GaN层上的第一碳杂质调控层以及交替沉积在第一碳杂质调控层上的第二碳杂质调控层和第三碳杂质调控层,第一碳杂质调控层的碳杂质浓度低于第二碳杂质调控层,使得第一碳杂质调控层的费米能阶小于第二碳杂质调控层,通过碳杂质调控层产生多级费米能阶变化,调节N型GaN层与有源层中InGaN量子阱层界面处的能带,减少能带扭曲,进一步地,第二碳杂质调控层的晶格常数小于第三碳杂质调控层的晶格常数,交替生长的超晶格堆叠层施加在外延层上的压应力与张应力反复变化,有效的释放整个外延层与衬底之间积累的应力。
步骤S70,在碳杂质调控层上沉积有源层。
具体地,有源层为交替沉积的InGaN量子阱层和AlGaN量子垒层,沉积周期数6~12个,优选的,沉积周期10。InGaN量子阱层生长温度为790℃~810℃,厚度为2 nm ~5nm,生长压力50 torr ~300 torr,In组分为0.15~0.3;优选的,InGaN量子阱层生长温度为795℃,厚度为3.5nm,生长压力200 torr,In组分为0.22。AlGaN量子垒层生长温度为800℃~900℃,厚度为5 nm ~15nm,生长压力50 torr ~300torr,Al组分为0.01~0.1;优选的,AlGaN量子垒层生长温度为855℃,厚度为9.8nm,生长压力200 torr,Al组分为0.05。有源层为电子和空穴辐射复合的区域,合理的结构设计可以显著增加电子和空穴波函数交叠程度,从而提高LED 器件发光效率。
步骤S80,在有源层上沉积电子阻挡层。
具体地,电子阻挡层为AlaInbGaN层,电子阻挡层的厚度为10nm ~40nm,生长沉积温度为900℃~1000℃,压力为100 torr ~300torr, Al组分为0.005~0.1,In组分为0.01~0.2。优选的,电子阻挡层的厚度为15 nm,生长沉积温度为965℃,压力为200torr, Al组分沿外延层生长方向由0.01渐变至0.05,In组分为0.01。电子阻挡层既可以有效地限制电子溢流,也可以减少对空穴的阻挡,提升空穴向量子阱的注入效率,减少载流子俄歇复合,提高发光二极管的发光效率。
步骤S90,在电子阻挡层上沉积P型GaN层。
具体地,P型GaN层的主要作用为有源层提供空穴,以使得在有源层中电子与空穴进行辐射复合进行发光。P型GaN层生长温度900~1050℃,厚度10~50nm,生长压力100~600torr,采用Mg进行掺杂,掺杂浓度为1E+19 atoms/cm3~1E+21 atoms/cm3,Mg掺杂浓度过高会破坏晶体质量,而掺杂浓度过低则会影响空穴浓度。优选的,P型GaN层生长温度985℃,厚度15nm,生长压力200 torr,Mg掺杂浓度为2E+20 atoms/cm3。同时,对于含V 形坑的LED结构来说,P型GaN层较高的生长温度也有利于合并V形坑,得到表面光滑的LED外延片。
实施例1
一种发光二极管,在本实施例中,选用蓝宝石衬底。第一碳杂质调控层为碳掺杂SiGaN层,碳掺杂SiGaN层中Si组分为0.01,厚度为100nm,碳杂质的浓度为5E+16atoms/cm3,沉积生长的温度为900℃;第二碳杂质调控层为碳掺杂BGaN层,碳掺杂BGaN层B组分为0.01,厚度为1nm,碳杂质的浓度为5E+17atoms/cm3;第三碳杂质调控层为碳掺杂ScInGaN层,碳掺杂ScInGaN层中Sc组分为0.01,In组分为0.01,厚度为1nm;堆叠层堆叠预设周期为10,生长的温度为850℃;碳杂质调控层沉积生长过程中的生长气氛为N2/NH3成分比例为1:1的混合气,沉积生长的气氛压力为50torr。
实施例2
本实施例当中的发光二极管与实施例1中的发光二极管的不同之处在于,碳掺杂SiGaN层中Si组分为0.05,碳掺杂BGaN层B组分为0.1,碳掺杂ScInGaN层中Sc组分为0.05,In组分为0.1,第一/第二/第三碳杂质调控层厚度分别为1nm/150nm/10nm。
实施例3
本实施例当中的发光二极管与实施例1中的发光二极管的不同之处在于, 碳掺杂SiGaN层中Si组分为0.1,碳掺杂BGaN层B组分为0.5,碳掺杂ScInGaN层中Sc组分为0.1,In组分为0.5,第一/第二/第三碳杂质调控层厚度分别为50nm/200nm/50nm。
实施例4
本实施例当中的发光二极管与实施例1中的发光二极管的不同之处在于,第一/第二碳杂质调控层碳杂质的浓度分别为5E+17atoms/cm3/1E+18atoms/cm3,预设周期为6。
实施例5
本实施例当中的发光二极管与实施例1中的发光二极管的不同之处在于,第一/第二碳杂质调控层碳杂质的浓度分别为5E+17atoms/cm3/1E+18atoms/cm3,预设周期为1。
实施例6
本实施例当中的发光二极管与实施例1中的发光二极管的不同之处在于,第一碳杂质调控层生长的温度为1100℃,堆叠层生长温度900℃。
实施例7
本实施例当中的发光二极管与实施例1中的发光二极管的不同之处在于,第一碳杂质调控层生长的温度为950℃,堆叠层生长温度1050℃。
实施例8
本实施例当中的发光二极管与实施例1中的发光二极管的不同之处在于,碳杂质调控层沉积生长过程中的生长气氛为N2/NH3成分比例为2:3的混合气,沉积生长的气氛压力为500torr。
实施例9
本实施例当中的发光二极管与实施例1中的发光二极管的不同之处在于,杂质调控层沉积生长过程中的生长气氛为N2/NH3成分比例为1:10的混合气,沉积生长的气氛压力为200torr。
对照例
本对照例当中的发光二极管与实施例1中的发光二极管的不同之处在于,在本对照例中,电子阻挡层和P型GaN层之间无P型缺陷阻挡层。
请参阅表1,所示为上述各个实施例及对照例的部分参数对比及对应透光率的对比结果。
表1
从表1可知,本发明提供的发光二极管外延片,与目前量产的制备的发光二极管外延片相比,光电效率提升0.5 %-3.5 %。
需要说明的是,上述的实施过程只是为了说明本申请的可实施性,但这并不代表本申请的发光二极管只有上述几种实施流程,相反的,只要能够将本申请的发光二极管实施起来,都可以被纳入本申请的可行实施方案。另外,本发明的实施方式中发光二极管的结构部分与本发明制备发光二极管的方法部分是相对应的,其具体实施细节也是相同的,在此不再赘述。
在本说明书的描述中,参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中,对上述术语的示意性表述不一定指的是相同的实施例或示例。而且,描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
以上实施例仅表达了本发明的几种实施方式,其描述较为具体和详细,但并不能因此而理解为对本发明专利范围的限制。应当指出的是,对于本领域的普通技术人员来说,在不脱离本发明构思的前提下,还可以做出若干变形和改进,这些都属于本发明的保护范围。因此,本发明专利的保护范围应以所附权利要求为准。

Claims (9)

1.一种发光二极管,其特征在于,包括衬底,以及依次沉积在所述衬底上的缓冲层、非掺杂GaN层、N型GaN层、碳杂质调控层、有源层、电子阻挡层和P型GaN层;
其中,所述碳杂质调控层包括沉积在所述N型GaN层的第一碳杂质调控层和堆叠层,所述堆叠层包括按预设周期交替堆叠在所述第一碳杂质调控层上的第二碳杂质调控层和第三碳杂质调控层,所述第一碳杂质调控层的碳杂质浓度低于所述第二碳杂质调控层的碳杂质浓度,所述第二碳杂质调控层的晶格常数小于所述第三碳杂质调控层的晶格常数,所述第一碳杂质调控层为碳掺杂SiGaN层,所述第二碳杂质调控层为碳掺杂BGaN层,所述第三碳杂质调控层为碳掺杂ScInGaN层。
2.根据权利要求1所述的发光二极管,其特征在于,所述碳掺杂SiGaN层中Si组分为0.01~0.1,所述碳掺杂BGaN层B组分为0.01~0.5,所述碳掺杂ScInGaN层中Sc组分为0.01~0.1,In组分为0.01~0.5。
3.根据权利要求1所述的发光二极管,其特征在于,所述第一碳杂质调控层的厚度为1nm~100nm,所述第二碳杂质调控层的厚度为1nm~200nm,所述第三碳杂质调控层的厚度为1nm~50nm。
4.根据权利要求1所述的发光二极管,其特征在于,所述第一碳杂质调控层中碳杂质的浓度为5E+16atoms/cm3~5E+17atoms/cm3,所述第二碳杂质调控层中碳杂质的浓度为5E+17atoms/cm3~5E+18atoms/cm3
5.根据权利要求1所述的发光二极管,其特征在于,所述预设周期为1-10。
6.一种如权利要求1~5任意一项所述的发光二极管的制备方法,其特征在于,所述方法包括:
提供一衬底;
在所述衬底上依次沉积缓冲层、非掺杂GaN层、N型GaN层、碳杂质调控层、有源层、电子阻挡层和P型GaN层;
其中,所述碳杂质调控层包括沉积在所述N型GaN层的第一碳杂质调控层和堆叠层,所述堆叠层包括按预设周期交替堆叠在所述第一碳杂质调控层上的第二碳杂质调控层和第三碳杂质调控层,所述第一碳杂质调控层的碳杂质浓度低于所述第二碳杂质调控层的碳杂质浓度,所述第二碳杂质调控层的晶格常数小于所述第三碳杂质调控层的晶格常数,所述第一碳杂质调控层为碳掺杂SiGaN层,所述第二碳杂质调控层为碳掺杂BGaN层,所述第三碳杂质调控层为碳掺杂ScInGaN层。
7.根据权利要求6所述的制备方法,其特征在于,所述第一碳杂质调控层的沉积生长的温度为900℃~1100℃,所述堆叠层的沉积生长的温度为850℃~1050℃。
8.根据权利要求6所述的制备方法,其特征在于,所述碳杂质调控层沉积生长过程中的生长气氛为N2 /NH3成分比例为1:1~1: 10的混合气。
9.根据权利要求6所述的制备方法,其特征在于,所述碳杂质调控层沉积生长的气氛压力为50 torr ~500 torr。
CN202310761558.0A 2023-06-27 2023-06-27 一种发光二极管及制备方法 Active CN116544327B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310761558.0A CN116544327B (zh) 2023-06-27 2023-06-27 一种发光二极管及制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310761558.0A CN116544327B (zh) 2023-06-27 2023-06-27 一种发光二极管及制备方法

Publications (2)

Publication Number Publication Date
CN116544327A CN116544327A (zh) 2023-08-04
CN116544327B true CN116544327B (zh) 2023-11-17

Family

ID=87454419

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310761558.0A Active CN116544327B (zh) 2023-06-27 2023-06-27 一种发光二极管及制备方法

Country Status (1)

Country Link
CN (1) CN116544327B (zh)

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106611808A (zh) * 2016-12-07 2017-05-03 华灿光电(浙江)有限公司 一种发光二极管外延片的生长方法
CN107146832A (zh) * 2017-04-18 2017-09-08 湘能华磊光电股份有限公司 一种发光二极管的外延片及其制作方法
CN109768131A (zh) * 2019-01-15 2019-05-17 江西兆驰半导体有限公司 一种氮化物发光二极管
CN109802020A (zh) * 2018-12-26 2019-05-24 华灿光电(浙江)有限公司 一种GaN基发光二极管外延片及其制备方法
CN114038954A (zh) * 2021-09-28 2022-02-11 厦门士兰明镓化合物半导体有限公司 发光二极管的外延结构及其制造方法
CN115188863A (zh) * 2022-09-09 2022-10-14 江西兆驰半导体有限公司 发光二极管外延片及其制备方法
CN115360277A (zh) * 2022-10-21 2022-11-18 江西兆驰半导体有限公司 一种深紫外发光二极管外延片、制备方法及led
CN115842075A (zh) * 2023-02-27 2023-03-24 江西兆驰半导体有限公司 一种高光效发光二极管外延片及其制备方法
CN115911204A (zh) * 2022-11-21 2023-04-04 江西兆驰半导体有限公司 高光效发光二极管外延片及其制备方法、发光二极管
CN115986008A (zh) * 2022-11-14 2023-04-18 湖北九峰山实验室 一种外延片及其制备方法
CN116130569A (zh) * 2023-04-17 2023-05-16 江西兆驰半导体有限公司 一种高效发光二极管及制备方法
CN116154072A (zh) * 2023-04-24 2023-05-23 江西兆驰半导体有限公司 调控量子阱碳杂质的led外延片及其制备方法、led
CN116207197A (zh) * 2023-05-06 2023-06-02 江西兆驰半导体有限公司 高光效的发光二极管外延片及其制备方法

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106611808A (zh) * 2016-12-07 2017-05-03 华灿光电(浙江)有限公司 一种发光二极管外延片的生长方法
CN107146832A (zh) * 2017-04-18 2017-09-08 湘能华磊光电股份有限公司 一种发光二极管的外延片及其制作方法
CN109802020A (zh) * 2018-12-26 2019-05-24 华灿光电(浙江)有限公司 一种GaN基发光二极管外延片及其制备方法
CN109768131A (zh) * 2019-01-15 2019-05-17 江西兆驰半导体有限公司 一种氮化物发光二极管
CN114038954A (zh) * 2021-09-28 2022-02-11 厦门士兰明镓化合物半导体有限公司 发光二极管的外延结构及其制造方法
CN115188863A (zh) * 2022-09-09 2022-10-14 江西兆驰半导体有限公司 发光二极管外延片及其制备方法
CN115360277A (zh) * 2022-10-21 2022-11-18 江西兆驰半导体有限公司 一种深紫外发光二极管外延片、制备方法及led
CN115986008A (zh) * 2022-11-14 2023-04-18 湖北九峰山实验室 一种外延片及其制备方法
CN115911204A (zh) * 2022-11-21 2023-04-04 江西兆驰半导体有限公司 高光效发光二极管外延片及其制备方法、发光二极管
CN115842075A (zh) * 2023-02-27 2023-03-24 江西兆驰半导体有限公司 一种高光效发光二极管外延片及其制备方法
CN116130569A (zh) * 2023-04-17 2023-05-16 江西兆驰半导体有限公司 一种高效发光二极管及制备方法
CN116154072A (zh) * 2023-04-24 2023-05-23 江西兆驰半导体有限公司 调控量子阱碳杂质的led外延片及其制备方法、led
CN116207197A (zh) * 2023-05-06 2023-06-02 江西兆驰半导体有限公司 高光效的发光二极管外延片及其制备方法

Also Published As

Publication number Publication date
CN116544327A (zh) 2023-08-04

Similar Documents

Publication Publication Date Title
CN109904288B (zh) 氮化镓基发光二极管外延片及其制造方法
CN110718612B (zh) 发光二极管外延片及其制造方法
CN116130569B (zh) 一种高效发光二极管及制备方法
CN113206175B (zh) 发光二极管外延片及其制备方法
CN116053369A (zh) 发光二极管外延片及其制备方法
CN109768133B (zh) 氮化镓基发光二极管外延片及其制造方法
CN116230825B (zh) 一种氢杂质调控空穴注入层的led外延片及其制备方法
CN115986018B (zh) 一种外延片、外延片制备方法及发光二极管
CN116230823A (zh) 一种高效发光二极管外延片及制备方法
CN116072780A (zh) 发光二极管外延片及其制备方法、发光二极管
CN116207197A (zh) 高光效的发光二极管外延片及其制备方法
CN116364825A (zh) 复合缓冲层及其制备方法、外延片及发光二极管
CN116845153A (zh) 一种高光效发光二极管外延片、制备方法及led
CN114695610A (zh) 一种GaN基LED外延片、外延生长方法及LED芯片
CN116344684B (zh) 一种发光二极管制备方法及二极管
CN116314510B (zh) 复合非掺杂AlGaN层及制备方法、外延片及LED
CN116487493A (zh) 发光二极管外延片及其制备方法、led芯片
CN116387426A (zh) 一种发光二极管外延片及制备方法
CN116544327B (zh) 一种发光二极管及制备方法
CN116598395B (zh) 一种发光二极管及其制备方法
CN116565087B (zh) 一种发光二极管及制备方法
CN117712253B (zh) 一种深紫外发光二极管及制备方法
CN117727849B (zh) 一种发光二极管外延片及制备方法
CN116344696B (zh) 复合三维成核层及其制备方法、外延片及发光二极管
CN117810324B (zh) 发光二极管外延片及其制备方法、发光二极管

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant