CN116171036A - 半导体结构及其制作方法 - Google Patents

Abstract

本申请提供一种半导体结构及其制作方法，涉及半导体技术领域，用于解决导电触点之间易相互接触发生短路的技术问题，该半导体结构的制作方法包括：提供衬底，衬底内设置有多个间隔设置的有源区，衬底上覆盖有依次层叠的绝缘层和阻挡层；在阻挡层内形成多条间隔设置且沿第一方向延伸的第一沟槽，第一沟槽贯穿阻挡层；在第一沟槽内形成填充层，并在阻挡层和填充层上形成第一掩膜层；在第一掩膜层内形成多条间隔设置且沿第二方向延伸的第二沟槽，第二沟槽暴露填充层；去除暴露在第二沟槽内的填充层和与填充层对应的绝缘层，形成接触孔。利用第一沟槽和第二沟槽形成接触孔，减少了接触孔之间连通，从而降低导电触点之间相接触发生短路的可能性。

Description

半导体结构及其制作方法

技术领域

本申请涉及半导体技术领域，尤其涉及一种半导体结构及其制作方法。

背景技术

半导体结构可以包括存储单元，存储单元通常包括晶体管，以及和晶体管电连接的电容器。电容器存储数据信息，晶体管控制电容器中的数据信息的读写。其中，晶体管的栅极与字线(Word Line，简称WL)电连接，通过字线上的电压控制晶体管的开启和关闭；晶体管的源极和漏极中的一个与位线(Bit Line，简称BL)电连接，源极和漏极中的另一个与电容器电连接，通过位线对数据信息进行存储或者输出。

随着半导体结构尺寸的微缩，半导体结构制作过程中易发生单点桥连作用，导致导电触点与导电触点相接触而发生短路，影响半导体结构的性能。

发明内容

鉴于上述问题，本申请实施例提供一种半导体结构及其制作方法，用于减少或者避免导电触点之间的相互接触，提高半导体结构的性能。

本申请实施例的第一方面提供一种半导体结构的制作方法，其包括：提供衬底，所述衬底内设置有多个间隔设置的有源区，所述衬底上覆盖有依次层叠的绝缘层和阻挡层；

在所述阻挡层内形成多条间隔设置的第一沟槽，所述第一沟槽沿第一方向延伸，且贯穿所述阻挡层；

在所述第一沟槽内形成填充层，并在所述阻挡层和所述填充层上形成第一掩膜层；

在所述第一掩膜层内形成多条间隔设置的第二沟槽，所述第二沟槽沿第二方向延伸，所述第二沟槽暴露所述填充层；

去除暴露在所述第二沟槽内的所述填充层，以及与所述填充层对应的所述绝缘层，形成接触孔，所述接触孔暴露所述有源区。

本申请实施例提供的半导体结构的制作方法至少具有如下优点：

本申请实施例中的半导体结构的制作方法中，在阻挡层中形成多条间隔设置且沿第一方向延伸的第一沟槽，并在第一沟槽内形成填充层，再在填充层和阻挡层上形成第一掩膜层，第一掩膜层中形成多条间隔设置且沿第二方向延伸的第二沟槽，第二沟槽暴露填充层，再去除暴露的填充层，形成接触孔。通过第二沟槽在阻挡层上的正投影与第一沟槽相重合的区域定义出接触孔，可以减少或者避免相邻的接触孔相连通，从而可以减少或者避免后续形成在接触孔内的第一导电层相接触而发生短路，提高半导体结构的性能。

本申请实施例的第二方面提供一种半导体结构，所述半导体结构通过如上所述的半导体结构的制作方法形成，因而至少具有上述半导体结构的制作方法的优点，具体效果参照上文所述，在此不再赘述。

附图说明

为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本申请实施例中的半导体结构的制作方法的流程图；

图2为本申请实施例中的形成阻挡层后的结构示意图；

图3为本申请实施例中的形成第一沟槽后的结构示意图；

图4为本申请实施例中的形成填充层后的结构示意图；

图5为图4的俯视图；

图6为本申请实施例中的形成第一掩膜层后的结构示意图；

图7为本申请实施例中的形成第二沟槽后的结构示意图；

图8为本申请实施例中的形成接触孔后的结构示意图；

图9为本申请实施例中的形成第一光刻胶层后的结构示意图；

图10为本申请实施例中的形成第三沟槽后的结构示意图；

图11为本申请实施例中的形成第一介质层后的结构示意图；

图12为本申请实施例中的去除第二防反射层后的结构示意图；

图13为本申请实施例中的第三防反射层中形成第二刻蚀槽后的结构示意图；

图14为本申请实施例中的第三基础层中形成第二刻蚀槽后的结构示意图；

图15为本申请实施例中的保留部分第三基础层后的结构示意图；

图16为图15的俯视图；

图17为本申请实施例中的形成第二光刻胶层后的结构示意图；

图18为图16的俯视图；

图19为本申请实施例中的形成第四沟槽后的结构示意图；

图20为本申请实施例中的形成第二介质层后的结构示意图；

图21为本申请实施例中的去除第四防反射层后的结构示意图；

图22为本申请实施例中的形成第三刻蚀槽后的结构示意图；

图23为本申请实施例中的形成第二沟槽后的另一种结构示意图；

图24为本申请实施例中的形成第二沟槽后的又一种结构示意图；

图25为本申请实施例中的阻挡层中形成接触孔后的结构示意图；

图26为本申请实施例中的绝缘层中形成接触孔后的结构示意图；

图27为本申请实施例中的去除填充层后的结构示意图；

图28为图27的俯视图；

图29为本申请实施例中的形成第一导电层后的结构示意图；

图30为本申请实施例中的形成第一支撑层后的结构示意图；

图31为本申请实施例中的形成第三光刻胶层后的结构示意图；

图32为本申请实施例中的形成间隙壁后的结构示意图；

图33为本申请实施例中的刻蚀第二导电层后的结构示意图；

图34为本申请实施例中的形成第二支撑层后的结构示意图。

附图标记说明：

100-衬底； 200-绝缘层； 300-阻挡层；

310-第一沟槽； 400-填充层； 410-接触孔；

510-第一掩膜层； 511-第二沟槽； 512-第一基础层；

513-第一防反射层； 520-第三掩膜层； 521-第三基础层；

522-第三防反射层； 523-第二刻蚀槽； 530-第二掩膜层；

531-第二基础层； 532-第二防反射层； 533-第三沟槽；

540-第一光刻胶层； 541-第一通槽； 550-第一中间层；

560-第一介质层； 610-第四掩膜层； 611-第四基础层；

612-第四防反射层； 613-第四沟槽； 620-第二光刻胶层；

621-第二通槽； 630-第二中间层； 640-第二介质层；

650-第三刻蚀槽； 710-第一导电层； 720-第二导电层；

730-第一支撑层； 740-第五沟槽； 750-氧化物层；

760-第二支撑层； 810-非晶碳层； 820-第一氮氧化硅层；

830-硬掩模层； 840-第二氮氧化硅层； 850-第三光刻胶层；

851-第三通槽； 860-间隙壁。

具体实施方式

为了减少导电触点之间接触短路，本申请实施例提供一种半导体结构的制作方法，在阻挡层中形成多条间隔设置且沿第一方向延伸的第一沟槽，并在第一沟槽内形成填充层，再在填充层和阻挡层上形成第一掩膜层，第一掩膜层中形成多条间隔设置且沿第二方向延伸的第二沟槽。在沿第二沟槽去除填充层形成填充孔时，通过与第二沟槽相对的阻挡层将接触孔隔开，可以减少或者避免相邻的接触孔相连通，从而可以减少或者避免后续形成在接触孔内的第一导电层相接触而发生短路，提高半导体结构的性能。

为了使本申请实施例的上述目的、特征和优点能够更加明显易懂，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其它实施例，均属于本申请保护的范围。

参照图1，图1为本申请实施例中的半导体结构的制作方法的流程图，该制作方法包括以下步骤：

步骤S101、提供衬底，衬底内设置有多个间隔设置的有源区，衬底上覆盖有依次层叠的绝缘层和阻挡层。

参考图2，衬底100可以为含半导体材料的衬底，例如硅衬底、锗衬底、硅锗衬底、锗砷衬底、绝缘体上硅(Silicon On Insulator，简称SOI)衬底或者绝缘体上锗(GermaniumOn Insulator，简称GOI)衬底等。

衬底100内设置有多个间隔设置的有源区(图中未标示)，有源区与至少一个电容(图中未标示)电连接。各有源区可以通过浅沟槽隔离(Shallow Trench Isolation，简称STI)而定义出，浅沟槽隔离未在图中标示出。具体的，通过刻蚀工艺去除部分衬底100至预设深度，以形成环绕多个有源区的凹槽，再在凹槽内沉积绝缘材料，从而将各有源区之间隔离。绝缘材料可以为氧化硅或者氮化硅等。

衬底100内还形成有多条间隔设置的字线(图中未标示)，多个字线沿第三方向延伸，各字线与有源区之间绝缘设置。其中，上述字线可以为埋入式字线(Buried Word Line，简称BWL)，有源区相对于字线的延伸方向(第三方向)倾斜设置，优选地，有源区还相对与位线的延伸方向(第一方向)倾斜设置。如此设置，可以增加电容的排列密度，从而增加半导体结构的存储量。

继续参考图2，衬底100上还覆盖有绝缘层200，绝缘层200上覆盖有阻挡层300。绝缘层200的材质可以与浅沟槽隔离中的绝缘材料相同，如此设置，浅沟槽隔离和绝缘层200可以在同一沉积工艺中同时制作，即在凹槽内和衬底100上沉积绝缘材料，简化半导体结构的制作工艺。阻挡层300的材质可以包括氮化硅或者氮氧化硅等，以用于刻蚀停止层。示例性的，绝缘层200的材质为氧化硅，阻挡层300的材质为氮化硅。

步骤S102、在阻挡层内形成多条间隔设置的第一沟槽，第一沟槽沿第一方向延伸，且贯穿阻挡层。

参考图3，阻挡层300内形成多条第一沟槽310，多个第一沟槽310间隔设置且沿第一方向延伸。如图3所示，多个第一沟槽310沿垂直于纸面的方向延伸。第一沟槽310贯穿阻挡层300，以使第一沟槽310暴露绝缘层200。

步骤S103、在第一沟槽内形成填充层，并在阻挡层和填充层上形成第一掩膜层。

参考图4和图5，通过沉积工艺等在第一沟槽310内形成填充层400，填充层400填充满第一沟槽310。填充层400的材质与阻挡层300的材质不同，填充层400相对与阻挡层300具有较大的选择比，以便于后续单独去除填充层400。示例性的，填充层400的材质可以为旋涂硬掩模(Spin OnHardmasks，简称SOH)

示例性的，如图4和图5所示，填充层400的顶面可以与阻挡层300的顶面齐平，其中，顶面是指背离衬底100的表面，即图4所示的上表面。在图5所示的俯视图中，填充有图案的区域为阻挡层300，白色区域为填充层400，该图案仅为了便于区分阻挡层300和填充层400，没有其他含义。如图5所示，填充层400可以为多个间隔设置的条状结构，各条状结构沿第一方向(图5所示X方向)延伸。

形成填充层400后，在阻挡层300和填充层400上形成第一掩膜层510，第一掩膜层510至少与填充层400相接触。可以理解的是，当阻挡层300上剩余有其他膜层时，第一掩膜层510覆盖阻挡层300上的剩余膜层和填充层400。当阻挡层300上没有膜层时，如图6所示，第一掩膜层510覆盖阻挡层300和填充层400。

在一种可能的示例中，参考图10，第一掩膜层510可以为叠层结构，其包括第一基础层512，第一基础层512与填充层400相接触。第一基础层512的材质和填充层400的材质可以相同，示例性的，第一基础层512和填充层400可以通过一次构图工艺形成，以简化半导体结构的制作工艺。例如，第一基础层512和填充层400可以通过一次沉积工艺形成。

步骤S104、在第一掩膜层内形成多条间隔设置的第二沟槽，第二沟槽沿第二方向延伸，第二沟槽暴露填充层。

参考图7，通过刻蚀工艺在第一掩膜层510内形成多条第二沟槽511，多条第二沟槽511间隔设置且沿第二方向延伸，第二方向与字线的延伸方向(第三方向)、位线的延伸方向(第一方向)均不相同。第二沟槽511内暴露填充层400，以便于后续去除填充层400。

可以理解的是，第二沟槽511在衬底100的正投影与第一沟槽310在衬底100上的正投影具有重合区域，这些重合区域阵列排布，其形状可以为平行四边形，例如菱形。

步骤S105、去除暴露在第二沟槽内的填充层，以及与填充层对应的绝缘层，形成接触孔，接触孔暴露有源区。

参考图8，第二沟槽511暴露填充层400和阻挡层300，通过调整填充层400和阻挡层300的材质，使得填充层400和阻挡层300具有较大的选择比，在去除填充层400时，减少阻挡层300的损伤。如图8所示，沿第二沟槽511刻蚀填充层400和绝缘层200，去除暴露在第二沟槽511内的填充层400，以及与去除的填充层400相对应的绝缘层200，形成接触孔410。接触孔410贯穿填充层400和绝缘层200，以暴露有源区。

本申请实施例中的半导体结构的制作方法中，在阻挡层300中形成多条间隔设置且沿第一方向延伸的第一沟槽310，并在第一沟槽310内形成填充层400；在填充层400和阻挡层300上形成第一掩膜层510，第一掩膜层510中形成多条间隔设置且沿第二方向延伸的第二沟槽511，第二沟槽511暴露填充层400；再去除暴露的填充层400，形成接触孔410。通过第二沟槽511在阻挡层300上的正投影与第一沟槽310相重合的区域定义出接触孔410，利用与第二沟槽511相对的阻挡层300将接触孔410隔开，可以减少或者避免相邻的接触孔410相连通，从而可以减少或者避免后续形成在接触孔410内的第一导电层相接触而发生短路，提高半导体结构的性能。

参考图9至图16，在本申请一种可能的实施例中，在阻挡层内形成多条间隔设置的第一沟槽，第一沟槽沿第一方向延伸，且贯穿阻挡层的步骤(步骤S101)包括：

步骤S1011、在阻挡层上形成依次层叠的第三掩膜层、第二掩膜层和第一光刻胶层。

如图9至图16所示，在阻挡层300上沉积第三掩膜层520，在第三掩膜层520上沉积第二掩膜层530，并在第二掩膜层530上涂覆第一光刻胶层540。沿远离衬底100的方向，阻挡层300、第三掩膜层520、第二掩膜层530和第一光刻胶层540依次层叠设置。第一光刻胶层540为图形化的第一光刻胶层540，第一光刻胶层540通过曝光、显影等工艺形成有第一图案，第一图案包括多个第一通槽541，第一通槽541暴露第二掩膜层530的顶面。

示例性的，第二掩膜层530包括位于第三掩膜层520上的第二基础层531，以及位于第二基础层531上的第二防反射层532。第二防反射层532可以吸收第一光刻胶层540在曝光工艺时的光，以防止光反射而影响第一图***性。第二防反射层532的材料可以为与第一光刻胶层540的刻蚀性质类似的有机材料，或者其组合物。第二基础层531可以相对于第二防反射层532具有较高的选择比，例如，第二基础层531的材质可以为旋涂硬掩模、氮氧化硅、氧化硅、氮化硅等。

步骤S1012、以第一光刻胶层为掩膜，刻蚀第二掩膜层，在第二掩膜层内形成第三沟槽，第三沟槽沿第一方向延伸。

以第一光刻胶层540为掩膜，刻蚀第二掩膜层530，去除未被第一光刻胶层540覆盖的第二掩膜层530，保留被第一光刻胶层540覆盖的第二掩膜层530。参考图10。刻蚀后，第二掩膜层530内形成第三沟槽533，第三沟槽533沿第一方向延伸。第三沟槽533贯穿第二基础层531和第二防反射层532，第三沟槽533暴露第三掩膜层520的顶面。在此过程中，第一光刻胶层540会去除部分甚至完全消耗掉。例如，如图9和图10所示，第一光刻胶层540完全去除，第二防反射层532的顶面暴露，无需再单独去除第一光刻胶层540，简化半导体结构的制作工艺。

步骤S1013、在第三沟槽的侧壁和槽底形成第一中间层，位于第三沟槽内的第一中间层围合成第一填充槽。

参考图10和图11，在第三沟槽533的侧壁和槽底沉积形成第一中间层550，位于第三沟槽533内的第一中间层550围合成第一填充槽。当第二掩膜层530包括第二基础层531和第二防反射层532时，第一中间层550覆盖在第二基础层531的侧面、第二防反射层532的侧面，以及第三掩膜层520上。

示例性的，第一中间层550与第二基础层531的选择比大于或者等于5，如此设置，刻蚀第一中间层550时减少对第二基础层531的损伤，以保留第二基础层531，保留的第二基础层531后续用于刻蚀第三掩膜层520的掩膜。

在本申请一些可能的示例中，如图10和图11所示，在第三沟槽533的侧壁和槽底形成第一中间层550，位于第三沟槽533内的第一中间层550围合成第一填充槽的步骤包括：

在第三沟槽533的侧壁和槽底，以及第二防反射层532上沉积第一中间层550。如图11所示，第一中间层550覆盖在第二掩膜层530和第三掩膜层520上，以便于第一中间层550的形成。

步骤S1014、在第一填充槽内形成第一介质层。

在第一填充槽内沉积形成第一介质层560，第一介质层560填充满第一填充槽。如图11所示，第一介质层560的材质可以与第二基础层531的材质相同，例如均为旋涂硬掩模。在一些可能的示例中，第一介质层560还可以覆盖第一中间层550，后续可以通过平坦化工艺去除部分第一介质层560，例如化学机械研磨(Chemical Mechanical Planarization，简称CMP)，以暴露第一中间层550。

步骤S1015、去除部分第一中间层，形成多条间隔设置的第一刻蚀槽。

刻蚀去除位于第三沟槽533的侧壁上的第一中间层550，形成多条间隔设置的第一刻蚀槽。具体的，去除部分第一中间层550，形成多条间隔设置的第一刻蚀槽的步骤包括：

参考图11和图12，去除部分第一中间层550，部分第一介质层560，以及第二防反射层532，以暴露位于第三沟槽533的侧壁上的第一中间层550。即去除第二防反射层532，以及位于第二防反射层532上的膜层，以暴露第二基础层531和第一中间层550。例如，通过平坦化工艺暴露第二基础层531和位于第三沟槽533的侧壁上的第一中间层550。

去除部分第一中间层550，部分第一介质层560，以及第二防反射层532，以暴露位于第三沟槽533的侧壁上的第一中间层550之后，去除暴露的部分第一中间层550，以形成第一刻蚀槽。例如，刻蚀去除暴露的第一中间层550，以形成第一刻蚀槽，第一刻蚀槽暴露第三掩膜层520。

步骤S1016、沿第一刻蚀槽刻蚀第三掩膜层，在第三掩膜层内形成第二刻蚀槽。

在一些可能的实施例中，如图12所示，第三掩膜层520包括设置在阻挡层300上的第三基础层521，以及设置在第三基础层521上的第三防反射层522。其中，第三基础层521的材质可以与第二基础层531的材质可以相同，第三防反射层522的材质可以与第二防反射层532的材质可以相同，以减少半导体结构的制作过程中所需要的材料的种类。此外，利用第一刻蚀槽刻蚀第三掩膜层520，无需使用光刻胶，减少了光刻的次数。

参考图12至图14，沿第一刻蚀槽刻蚀第三掩膜层520，在第三掩膜层520内形成第二刻蚀槽523的同时，还去除第三防反射层522及其上的剩余膜层，保留至少部分第三基础层521，第三基础层521内形成有第二刻蚀槽523。沿第一刻蚀槽刻蚀第三防反射层522和第三基础层521，以形成第二刻蚀槽523。在此过程中，第三防反射层522、第二基础层531、第一中间层550和第一填充层400也被同时去除，即第三基础层521保留，并在第三基础层521内形成第二刻蚀槽523。

步骤S1017、沿第二刻蚀槽刻蚀阻挡层，以在阻挡层内形成第一沟槽。

参考图15和图16，沿第二刻蚀槽523刻蚀阻挡层300，被第三基础层521覆盖的阻挡层300保留，未被第三基础层521覆盖的阻挡层300去除，保留的阻挡层300之间形成第一沟槽310。如图15和图16所示，形成第一沟槽310后，阻挡层300上还可以具有剩余的第三基础层521，即剩余的第三基础层521不需要单独去除，该部分第三基础层521可以在后续过程中去除，以简化半导体结构的制作过程。

如图16所示的俯视图中，为便于区分，填充有图案的区域为阻挡层300，空白区域为第三基础层521，阻挡层300与第三基础层521依次交替设置。

参考图15至图17，在一些可能的实施例中，在第一沟槽310内形成填充层400，并在阻挡层300和填充层400上形成第一掩膜层510的步骤(步骤S103)可以包括：在第一沟槽310内形成填充层400，并在第二刻蚀槽523内和第三基础层521上形成第一基础层512，第一基础层512填充满第二刻蚀槽523，并覆盖第三基础层521。

如图15至图17所示，在第一沟槽310内、第二刻蚀槽523内和第三基础层521上沉积第一基础层512，第一基础层512覆盖第三基础层521的顶面和侧面，以及填充层400的顶面。优选地，第一基础层512的材质和第三基础层521的材质相同，以使第一基础层512和第三基础层521形成一体，便于后续半导体结构的制作。更进一步的，第一基础层512的材质、第三基础层521的材质和填充层400的材质相同，第一基础层512分别与第三基础层521和填充层400相接触，以使这三者可以形成一个整体，以便于后续同时刻蚀第一基础层512的材质、第三基础层521的材质和填充层400，简化半导体结构的制作步骤。

相应的，参考图17至图25，在第一掩膜层510内形成多条间隔设置的第二沟槽511，第二沟槽511沿第二方向延伸，第二沟槽511暴露填充层400(步骤S104)可以包括：

步骤S1041、在第一掩膜层上形成第四掩膜层，并在第四掩膜层上形成第二光刻胶层。

参考图17和图18，在第一掩膜层510上沉积第四掩膜层610，并在第四掩膜层610上涂覆第二光刻胶层620。第二光刻胶层620为图形化的第二光刻胶层620，第二光刻胶层620通过曝光、显影等工艺形成有第二图案，第二图案包括多个第二通槽621，第二通槽621沿第二方向延伸且贯穿第二光刻胶层620，第二通槽621暴露第四掩膜层610的顶面。

示例性的，第四掩膜层610包括位于第一掩膜层510上的第四基础层611，以及位于第四基础层611上的第四防反射层612。第四防反射层612用于吸收第二光刻胶层620在曝光工艺时的光，以防止光反射。第四防反射层612的材料可以为与第一光刻胶层540的刻蚀性质类似的有机材料，或者其组合物。第四基础层611可以与第一基础层512的材质相同，以减少半导体结构制作过程中所需要的材料。

需要说明的是，第一掩膜层510可以包括第一基础层512和形成在第一基础层512上的第一防反射层513，通过设置第一防反射层513，可以将第一基础层512和第四基础层611隔开。第一防反射层513的材质可以与第四防反射层612的材质相同。可以理解的是，沿远离衬底100的方向，第一基础层512、第一防反射层513、第四基础层611、第四防反射层612和第二光刻胶层620依次层叠设置。

步骤S1042、以第二光刻胶层为掩膜，刻蚀第四掩膜层，在第四掩膜层内形成第四沟槽。

参考图17至图19，以第二光刻胶层620为掩膜，刻蚀第四掩膜层610。刻蚀后，第四掩膜层610内形成第四沟槽613，第四沟槽613沿第二方向延伸。第四沟槽613贯穿第四基础层611和第四防反射层612，第四沟槽613暴露第一掩膜层510的顶面。在此过程中，第二光刻胶层620会去除部分甚至完全消耗掉。例如，如图17至图19所示，第二光刻胶层620完全去除，第四掩膜层610的顶面暴露。当然，如果第二光刻胶层620还有剩余，剩余的第二光刻胶层620可以通过灰化工艺单独去除，也可以通过后续刻蚀第一掩膜层510时同时去除。

步骤S1043、在第四沟槽的侧壁和槽底形成第二中间层，位于第四沟槽内的第二中间层围合成第二填充槽。

参考图19和图20，在第四沟槽613的侧壁和槽底沉积形成第二中间层630，位于第四沟槽613内的第二中间层630围合成第二填充槽。当第四掩膜层610包括第四基础层611和第四防反射层612时，第二中间层630与第四基础层611的选择比大于或者等于5。如此设置，刻蚀第二中间层630时减少对第四基础层611的损伤，以保留第四基础层611，保留的第四基础层611后续用于刻蚀第一掩膜层510的掩膜。

示例性的，如图20所示，在第四沟槽613的侧壁和槽底形成第二中间层630，位于第四沟槽613内的第二中间层630围合成第二填充槽的步骤包括：在第四沟槽613的侧壁和槽底，以第四掩膜层610上沉积第二中间层630，如此设置，以便于第二中间层630的形成。

步骤S1044、在第二填充槽内形成第二介质层。

在第二填充槽内沉积形成第二介质层640，第二介质层640填充满第二填充槽。第二介质层640的材质可以与第四基础层611的材质相同，例如均为旋涂硬掩模。

步骤S1045、去除部分第二中间层，形成多条间隔设置的第三刻蚀槽。

参考图19至图22，刻蚀去除位于第四沟槽613的侧壁上的第二中间层630，形成多条间隔设置的第三刻蚀槽650。如图19至图22所示，具体的，刻蚀第二中间层630，去除位于第四沟槽613的侧壁上和第四掩膜层610上的第二中间层630，形成第三刻蚀槽650，第三刻蚀槽650暴露第四掩膜层610的顶面。

如图19至图22所示，在一些可能的示例中，刻蚀第二中间层630时，第二介质层640和第四掩膜层610也会刻蚀去除部分。具体的，第二介质层640去除部分，第四掩膜层610的第四防反射层612去除，第四掩膜层610的第四基础层611去除部分。如图22所示，位于第二填充槽的槽底的第二中间层630，以及位于该第二中间层630上的部分第四基础层611保留。

步骤S1046、沿第三刻蚀槽刻蚀第一掩膜层，在第一掩膜层内形成第二沟槽。

在一些可能的示例中，如图6和图7所示，阻挡层300和填充层400上均覆盖有第一基础层512，沿第三刻蚀槽650刻蚀第一掩膜层510的过程中，第二沟槽511贯穿第一基础层512，第二沟槽511的槽底暴露阻挡层300和填充层400。

在另一些可能的示例中，如图22和图23所示，阻挡层300上覆盖有第三基础层521，第三基础层521和填充层400上覆盖有第一基础层512，部分第一基础层512填充在第三基础层521之间，位于第三基础层521上方的第一基础层512为整层结构。在沿第三刻蚀槽650刻蚀第一掩膜层510的过程中，先刻蚀位于第三基础层521上方的第一基础层512，第一基础层512内形成第二沟槽511，第二沟槽511的槽底暴露第三基础层521和第一基础层512；再至少刻蚀位于第二沟槽511的槽底的第一基础层512，以使第二沟槽511的部分槽底延伸至填充层400。示例性的，刻蚀暴露在第二沟槽511的槽底的第一基础层512，以使第二沟槽511的部分槽底延伸至填充层400，第二沟槽511的槽底暴露填充层400。

当第一基础层512和第三基础层521的材质相同时，参考图24，第一基础层512和第三基础层521形成一体。如此设置，位于第三基础层521上方的第一基础层512内形成第二沟槽511后，可以刻蚀位于第二沟槽511的槽底的第一基础层512和第三基础层521，形成长条状的第二沟槽511，以保证填充层400充分暴露。如图24所示，同时刻蚀第一基础层512和第三基础层521，第二沟槽511的部分槽底延伸至填充层400，另一部分槽底暴露阻挡层300。

可以理解的是，第一掩膜层510可以包括第一基础层512和形成在第一基础层512上的第一防反射层513，沿第三刻蚀槽650刻蚀第一掩膜层510的过程中，先刻蚀第一防反射层513，第一防反射层513内形成第二沟槽511；再刻蚀第一基础层512，以使第二沟槽511延伸至第一基础层512内。

需要说明的是，参考图24至图26，本申请实施例中，第一掩膜层510包括与填充层400相接触的第一基础层512，以及设置在第一基础层512上的第一防反射层513，去除暴露在第二沟槽511内的填充层400，以及与填充层400对应的绝缘层200，形成接触孔410，接触孔410暴露有源区(步骤S105)的同时，还去除第一防反射层513及其上的剩余膜层，保留至少部分第一基础层512。如此设置，形成接触孔410后，阻挡层300和剩余的填充层400上方的膜层种类减少，以便于去除。

可以理解的是，当阻挡层300上覆盖有第三基础层521，第三基础层521和填充层400上覆盖有第一基础层512时，如图24所示，去除第一防反射层513及其上的剩余膜层，保留至少部分第一基础层512时，还会保留部分第一基础层512。当第一基础层512和第三基础层521的材质相同时，剩余的第一基础层512和第三基础层521可以通过一次刻蚀同时去除，简化半导体结构的制作工艺。

参考图26至图34，在一些可能的实施例中，去除暴露在第二沟槽511内的填充层400，以及与填充层400对应的绝缘层200，形成接触孔410，接触孔410暴露有源区的步骤(步骤S105)之后，还包括：

步骤a：去除第一掩膜层和填充层，以暴露第一沟槽。

参考图26至图28，形成接触孔410后，去除第一掩膜层510和填充层400，第一沟槽310暴露出来。相邻的阻挡层300之间形成有第一沟槽310，每个第一沟槽310与至少一个接触孔410相连通。

如图26和图27所示，去除阻挡层300上的其他膜层后，以及阻挡层300之间的填充层400后，阻挡层300暴露，绝缘层200和衬底100也暴露。如图28所示的俯视图中，相邻的阻挡层300之间暴露有衬底100和绝缘层200。其中，灰色所示的为衬底100，具体为衬底100的有源区，白色所示的为绝缘层200。

步骤b：在第一沟槽内和接触孔内形成第一导电层，第一导电层填充在接触孔内，且填充在至少部分第一沟槽内。

参考图27和图29，在第一沟槽310内和接触孔410内沉积第一导电层710，第一导电层710的材质可以为多晶硅。第一导电层710填充在接触孔410内，以与有源区相接触而实现电连接。第一导电层710还可以填充在第一沟槽310内，且第一导电层710的顶面低于阻挡层300的顶面。如图29所示，第一导电层710填充在第一沟槽310的底部，以防止第一导电层710之间连成一体，保证半导体结构的正常工作。

步骤c：在第一导电层和阻挡层上形成第二导电层，并在第二导电层上形成第一支撑层。

参考图30，在第一导电层710和阻挡层300上形成第二导电层720，第二导电层720填充在第一沟槽310内且覆盖阻挡层300。第二导电层720可以包括靠近衬底100的扩散阻挡层300，以及设置在扩散阻挡层300上的金属层。

其中，扩散阻挡层300可以防止金属扩散到第一导电层710，扩散阻挡层300的材质可以包括钛、氮化钛、钽、氮化钽或者氮化铝等，扩散阻挡层300可以为单层，也可以为叠层。金属层的材质可以为铜、铝、钨等，示例性的，扩散阻挡层300的材质为氮化钛，金属层的材质为钨。

如图30所示，第二导电层720上还覆盖有第一支撑层730，第一支撑层730的材质可以为绝缘材料，例如氮化硅或者氮氧化硅，以对第二导电层720进行电气隔离。

步骤d：去除部分第一支撑层和第二导电层，形成多条间隔设置且沿第一方向延伸的第五沟槽，第五沟槽暴露阻挡层。

参考图31至图33，刻蚀第一支撑层730和第二导电层720，以形成第五沟槽740，第五沟槽740暴露阻挡层300。保留的第二导电层720形成间隔的多条，多条第二导电层720与多条第一导电层710一一对应，且相对应的第二导电层720和第一导电层710电连接。

在一种可能的示例中，参考图31至图33，利用自对准双重图形化(Self-AlignedDouble Patterning，简称SADP)或者自对准四重图形化(Self-Aligned QuadraPatterning，简称SAQP)在第一支撑层730和第二导电层720内形成第五沟槽740，以提高第五沟槽740的密度，减小第五沟槽740的关键尺寸(Critical Dimension，简称CD)。

具体的，在第一支撑层730上沉积形成层叠的非晶碳层810、第一氮氧化硅层820、硬掩模层830、第二氮氧化硅层840和第三光刻胶层850。第三光刻胶层850具有第三图案，第三图案包括多条间隔设置的第三通槽851，第三通槽851暴露第二氮氧化硅层840。第二氮氧化硅层840用于吸收第三光刻胶层850曝光时的光。以第三光刻胶层850为掩膜，刻蚀第二氮氧化硅层840和硬掩模层830，将第三图案转移到硬掩模层830。在刻蚀后的硬掩模层830的侧壁上形成间隙壁860之后，去除硬掩模层830，并以间隙壁860为掩膜向下刻蚀，以在第一氮氧化硅层820和非晶碳层810中形成第四通槽。

其中，第四通槽在衬底100上的正投影与第一导电层710在衬底100上的正投影相错开，以保证后续沿第四通槽刻蚀第二导电层720后，剩余的第二导电层720仍与第一导电层710相接触。沿第四通槽刻蚀第一支撑层730和第二导电层720，以形成第五沟槽740。

需要说明的是，如图33所示，沿第四通槽刻蚀第二导电层720时，阻挡层300可以用于刻蚀停止层，即位于接触孔410内的第二导电层720没有被刻蚀，刻蚀后的第二导电层720可以大致成倒T形。

步骤e：形成覆盖第一支撑层和第二导电层的第二支撑层。

参考图33和图34，第二支撑层760覆盖第一支撑层730的顶面和侧面，以及第二导电层720的侧面，以对第二导电层720进行电气隔离。位于第五沟槽内的第二支撑层760之间具有间隙，以便于后续在该间隙内制作电容接触。第二支撑层760的材质可以与第一支撑层730的材质相同，以使第二支撑层760和第一支撑层730形成一体，减少第二支撑层760和第一支撑层730之间出现层间分离。

在一些可能的实施例中，参考图34，第二支撑层760内还可以设置有氧化物层750，例如氧化硅层，每个第一支撑层730的两侧设置有一层氧化物层750，氧化物层750延伸至第二导电层720的侧面。第一支撑层730可以为氮化硅层，如此设置，沿远离第二导电层720的侧壁的方向，依次为氮化物-氧化物-氮化物(Nitrides-Oxide-Nitrides，简称N-O-N)层。

具体的，先在第五沟槽740的侧壁和槽底，以及第一支撑层730的顶面上沉积第一分层，再在第一分层的侧面沉积氧化物层750，之后再在氧化物层750和第一分层上沉积第二分层，第二分层覆盖氧化物和第一分层，第一分层和第二分层形成第二支撑层760。当然，第二支撑层760的制作方法并不是限定的，也可以采取其他制作方法。

本申请实施例还提供一种半导体结构，半导体结构通过上述的半导体结构的制作方法形成，因而至少具有上述半导体结构的制作方法的优点，具体效果参照上文，在此不再赘述。

本说明书中各实施例或实施方式采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分相互参见即可。

在本说明书的描述中，参考术“一个实施方式”、“一些实施方式”、“示意性实施方式”、“示例”、“具体示例”、或“一些示例”等的描述意指结合实施方式或示例描述的具体特征、结构、材料或者特点包含于本申请的至少一个实施方式或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施方式或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施方式或示例中以合适的方式结合。

最后应说明的是：以上各实施例仅用以说明本申请的技术方案，而非对其限制；尽管参照前述各实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的范围。

Claims (16)

1.一种半导体结构的制作方法，其特征在于，包括：

提供衬底，所述衬底内设置有多个间隔设置的有源区，所述衬底上覆盖有依次层叠的绝缘层和阻挡层；

在所述阻挡层内形成多条间隔设置的第一沟槽，所述第一沟槽沿第一方向延伸，且贯穿所述阻挡层；

在所述第一沟槽内形成填充层，并在所述阻挡层和所述填充层上形成第一掩膜层；

在所述第一掩膜层内形成多条间隔设置的第二沟槽，所述第二沟槽沿第二方向延伸，所述第二沟槽暴露所述填充层；

去除暴露在所述第二沟槽内的所述填充层，以及与所述填充层对应的所述绝缘层，形成接触孔，所述接触孔暴露所述有源区。

2.根据权利要求1所述的半导体结构的制作方法，其特征在于，所述第一掩膜层包括与所述填充层相接触的第一基础层，所述第一基础层的材质与所述填充层的材质相同。

3.根据权利要求2所述的半导体结构的制作方法，其特征在于，所述填充层和所述第一基础层通过一次构图工艺形成。

4.根据权利要求1所述的半导体结构的制作方法，其特征在于，在所述阻挡层内形成多条间隔设置的第一沟槽，所述第一沟槽沿第一方向延伸，且贯穿所述阻挡层的步骤包括：

在所述阻挡层上形成依次层叠的第三掩膜层、第二掩膜层和第一光刻胶层；

以所述第一光刻胶层为掩膜，刻蚀所述第二掩膜层，在所述第二掩膜层内形成第三沟槽，所述第三沟槽沿第一方向延伸；

在所述第三沟槽的侧壁和槽底形成第一中间层，位于所述第三沟槽内的所述第一中间层围合成第一填充槽；

在所述第一填充槽内形成第一介质层；

去除部分所述第一中间层，形成多条间隔设置的第一刻蚀槽；

沿所述第一刻蚀槽刻蚀所述第三掩膜层，在所述第三掩膜层内形成第二刻蚀槽；

沿所述第二刻蚀槽刻蚀所述阻挡层，以在所述阻挡层内形成所述第一沟槽。

5.根据权利要求4所述的半导体结构的制作方法，其特征在于，所述第二掩膜层包括位于所述第三掩膜层上的第二基础层，以及位于所述第二基础层上的第二防反射层。

6.根据权利要求5所述的半导体结构的制作方法，其特征在于，在所述第三沟槽的侧壁和槽底形成第一中间层，位于所述第三沟槽内的所述第一中间层围合成第一填充槽的步骤包括：

在所述第三沟槽的侧壁和槽底，以及所述第二防反射层上沉积所述第一中间层。

7.根据权利要求6所述的半导体结构的制作方法，其特征在于，去除部分所述第一中间层，形成多条间隔设置的第一刻蚀槽的步骤包括：

去除部分所述第一中间层，部分所述第一介质层，以及所述第二防反射层，以暴露位于所述第三沟槽的侧壁上的所述第一中间层；

去除暴露的部分所述第一中间层，以形成所述第一刻蚀槽。

8.根据权利要求5所述的半导体结构的制作方法，其特征在于，所述第一中间层与所述第二基础层的选择比大于或者等于5。

9.根据权利要求4所述的半导体结构的制作方法，其特征在于，所述第三掩膜层包括设置在所述阻挡层上的第三基础层，以及设置在所述第三基础层上的第三防反射层；

沿所述第一刻蚀槽刻蚀所述第三掩膜层，在所述第三掩膜层内形成所述第二刻蚀槽的同时，还去除所述第三防反射层及其上的剩余膜层，保留至少部分所述第三基础层，所述第三基础层内形成有所述第二刻蚀槽。

10.根据权利要求9所述的半导体结构的制作方法，其特征在于，在所述第一沟槽内形成填充层，并在所述阻挡层和所述填充层上形成第一掩膜层的步骤包括：

在所述第一沟槽内形成填充层，并在所述第二刻蚀槽内和所述第三基础层上形成第一基础层，所述第一基础层填充满所述第二刻蚀槽，并覆盖所述第三基础层。

11.根据权利要求10所述的半导体结构的制作方法，其特征在于，所述第一基础层的材质和所述第三基础层的材质相同。

12.根据权利要求10所述的半导体结构的制作方法，其特征在于，在所述第一掩膜层内形成多条间隔设置的第二沟槽，所述第二沟槽沿第二方向延伸，所述第二沟槽暴露所述填充层的步骤包括：

刻蚀位于所述第三基础层上方的第一基础层，所述第一基础层内形成所述第二沟槽；

至少刻蚀位于所述第二沟槽的槽底的所述第一基础层，以使所述第二沟槽的部分槽底延伸至所述填充层。

13.根据权利要求2-12任一项所述的半导体结构的制作方法，其特征在于，在所述第一掩膜层内形成多条间隔设置的第二沟槽，所述第二沟槽沿第二方向延伸，所述第二沟槽暴露所述填充层的步骤包括：

在所述第一掩膜层上形成第四掩膜层，并在所述第四掩膜层上形成第二光刻胶层；

以所述第二光刻胶层为掩膜，刻蚀所述第四掩膜层，在所述第四掩膜层内形成第四沟槽；

在所述第四沟槽的侧壁和槽底形成第二中间层，位于所述第四沟槽内的所述第二中间层围合成第二填充槽；

在所述第二填充槽内形成第二介质层；

去除部分所述第二中间层，形成多条间隔设置的第三刻蚀槽；

沿所述第三刻蚀槽刻蚀所述第一掩膜层，在所述第一掩膜层内形成所述第二沟槽。

14.根据权利要求13所述的半导体结构的制作方法，其特征在于，所述第一掩膜层包括与所述填充层相接触的第一基础层，以及设置在所述第一基础层上的第一防反射层；

去除暴露在所述第二沟槽内的所述填充层，以及与所述填充层对应的所述绝缘层的同时，还去除所述第一防反射层及其上的剩余膜层，保留至少部分所述第一基础层。

15.根据权利要求1-12任一项所述的半导体结构的制作方法，其特征在于，去除暴露在所述第二沟槽内的所述填充层，以及与所述填充层对应的所述绝缘层，形成接触孔，所述接触孔暴露所述有源区的步骤之后，还包括：

去除所述第一掩膜层和所述填充层，以暴露所述第一沟槽；

在所述第一沟槽内和所述接触孔内形成第一导电层，所述第一导电层填充在所述接触孔内，且填充在至少部分所述第一沟槽内；

在所述第一导电层和所述阻挡层上形成第二导电层，并在所述第二导电层上形成第一支撑层；

去除部分所述第一支撑层和所述第二导电层，形成多条间隔设置且沿第一方向延伸的第五沟槽，所述第五沟槽暴露所述阻挡层；

形成覆盖所述第一支撑层和所述第二导电层的第二支撑层。

16.一种半导体结构，其特征在于，所述半导体结构通过权利要求1-15任一项所述的半导体结构的制作方法形成。

Images