CN116013989A - 具有SiO2阻挡层的垂直结构Ga2O3晶体管及制备方法 - Google Patents

Abstract

本发明公开了一种具有SiO₂阻挡层的垂直结构Ga₂O₃晶体管及制备方法，主要解决现有垂直型氧化镓场效应晶体管没有阻挡源漏间漏电结构，导致器件性能和可靠性差问题。其自下而上包括漏电极、氧化镓衬底层、氧化镓外延层、栅氧化层和栅电极；外延层内部***设有SiO₂电流阻挡层，其中心设有垂直重掺杂导电通道，其上方设有通过ALD生长的n型导电层，该n型导电层的上方设有源电极。本发明由于设有垂直重掺杂导电通道，相对于现有结构，器件的导通电阻得到了降低；且由于外延层内部***设置SiO₂阻挡层，相对于现有结构，器件源漏间漏电得到了有效的降低，同时提高了器件的击穿电压，可用于大功率集成电路的制备。

Description

具有SiO2阻挡层的垂直结构Ga2O3晶体管及制备方法

技术领域

本发明属于微电子技术领域，特别涉及一种垂直结构Ga₂O₃场效应晶体管，可用于制作高压电路变压器电路芯片、高速铁路输电***和民用电动车充电模块等。

技术背景

随着***超宽禁带半导体的发展，氧化镓材料逐渐成为新一代半导体材料的焦点。目前可制备的氧化镓材料有α、β、γ、δ和ε五种晶型，由于其他几种亚稳定相在进行高温工艺处理时会转化成β-Ga₂O₃，所以单斜的β-Ga₂O₃具有最好的热稳定性，目前大部分研究工作也都是围绕β-Ga₂O₃展开的。β-Ga₂O₃具有为4.85eV的超大的禁带宽度，这一特征使其电离率较低，从而击穿场强较高，理论计算极限约为8MV/cm，超过第一代半导体Si约20倍，第三代半导体SiC和GaN一到二倍。此外，由于β-Ga₂O₃具有较高的电子迁移率、介电常数和临界电场强度，其Baliga优质达到4H-SiC的3倍、GaN的1.5倍。另外，β-Ga₂O₃材料的导通电阻理论值很低，因此对于相同击穿电压条件下的单极器件，其导通损耗比SiC、GaN器件低至少一个数量级，有利于提高功率器件的效率。所以氧化镓材料在功率器件的研究和制作方面具有巨大的潜力和发展前景。

氧化镓场效应晶体管主要有水平结构和垂直结构两类。由于工艺和结构更加成熟，在目前发布的文章中，氧化镓场效应晶体管还是以水平结构为主。对于水平结构场效应晶体管，如果想获得较大的饱和电流和较高的击穿电压，就必须增大沟道的尺寸，进而牺牲芯片面积，且在增大面积的同时又会由于体材料缺陷总数的增加带来新的可靠性问题。

为了充分发挥氧化镓材料在耐高压和大功率方面的优势，垂直结构的氧化镓场效应晶体管才是更好的选择，对于垂直结构器件，其反偏电场分布在整块体材料上，在增大电场承受区域的同时不仅可避免表面击穿带来的可靠性问题，而且可获得更高的击穿电压，并且由于其结构特点，可以很容易地获得较大的导通电流，并在不多牺牲芯片面积的情况下，通过提高漂移区的厚度来获得更高的击穿电压。

然而，由于氧化镓材料的价带过于平缓和受主电离能过大的影响，在氧化镓材料和器件的制备过程中很难实现P型掺杂，无法像传统垂直结构一样采用pn结来对源漏之间的漏电进行有效的阻隔。

目前垂直型氧化镓场效应晶体管有两种结构：

第一种为早期工作中被采用的非平面的多鳍型结构，如图1所示，该结构自下而上包括漏电极、氧化镓衬底层、氧化镓漂移层、鳍型沟道、氧化铝栅氧化层、二氧化硅隔离层、栅电极和源电极。该结构通过侧壁调制的方法来实现源漏之间的电学隔离，成功实现了垂直型氧化镓场效应晶体管的基本功能。但是鳍型结构的沟槽栅极氧化层的拐角处会受到强烈的场应力使器件的可靠性降低，击穿电压只有1000V，并且由于鳍型结构的工艺实现复杂、精度要求高使器件的生产过程十分困难。

第二种为具有全离子注入电流阻挡层结构的氧化镓场效应晶体管，如图2所示，该结构自下而上包括漏电极、锡重掺杂氧化镓衬底层、硅掺杂氧化镓漂移层、镁离子注入电流阻挡层、硅离子掺杂氧化镓沟道、源电极、氧化铝栅氧化层和栅电极，该结构通过引入平面栅结构降低了垂直型氧化镓场效应晶体管的生产难度，并且避免了器件拐角处强烈的场应力问题，但是由于该结构器件的制备过程中需要高温退火使注入离子激活，该高温会导致引入的电子陷阱中心离子发生扩散，使源漏之间产生非理想的漏电通道，从而产生较大的泄漏电流，其击穿电压也还无法超过300V，器件性能十分不稳定。

发明内容

本发明的目的在于针对上述现有技术的不足，提出一种具有SiO₂阻挡层的垂直结构Ga₂O₃晶体管及制备方法，以提高器件击穿电压，避免源漏之间由于热扩散产生的泄漏电流，提升晶体管漏极输出电流，并解决高掺杂欧姆区域生长工艺困难的问题。

为实现上述目的，本发明的技术方案如下：

1.一种具有SiO₂阻挡层的垂直结构Ga₂O₃晶体管，包括氧化镓衬底层、氧化镓外延层、栅氧化层，栅氧化层上方设有栅电极，氧化镓衬底层下表面为漏电极，其特征在于：

所述外延层，其内部***设有SiO₂电流阻挡层，以实现有效的源漏间电学隔离，其中心设有垂直重掺杂导电通道，以降低器件导通电阻；其上方设有n型导电层，以实现氧化镓材料的再生长；

该n型导电层的上方设有源电极。

进一步，所述氧化镓衬底层，采用厚度为500um-700um，浓度为1×10¹⁸-5×10¹⁸cm^-3的N型高掺β-Ga₂O₃材料。

进一步，所述氧化镓外延层，其采用厚度为3um-10um，浓度为1.5×10¹⁶-1×10¹⁷cm^-3的N型低掺β-Ga₂O₃材料。

进一步，所述的晶体管，其特征在于：所述SiO₂电流阻挡层，其厚度为500nm-1000nm。

进一步，所述的晶体管，其特征在于：所述n型导电层，其采用厚度为5nm-50nm，浓度为1×10¹⁷-5×10¹⁹cm^-3的N型高掺杂GaN或SiC或In₂O₃宽禁带或超宽禁带n型导电材料。

进一步，所述的晶体管，其特征在于：所述垂直重掺杂导电通道，采用厚度1um-10um，宽度为2um-20um，浓度为1×10¹⁷-5×10¹⁹cm^-3的N型高掺杂β-Ga₂O₃材料。

2.一种制备具有SiO₂阻挡层的垂直结构Ga₂O₃晶体管的方法，其特征在于，包括如下、步骤：

1)清洗外延片，即将同质外延的氧化镓片子依次放入丙酮溶液、无水乙醇溶液和去离子水中各超声清洗5min-10min，然后用氮气吹干；

2)在清洗后的外延片上进行光刻，形成待刻蚀区域，再将其放入反应离子刻蚀RIE***内，刻蚀掉外延片待刻蚀区域上的氧化镓形成沟槽结构；

3)将刻蚀后的氧化镓外延片放入电感耦合等离子体增强化学气相淀积***ICP-CVD反应室内，设置反应室温度为80℃-90℃，在外延片表面淀积厚度为500nm-1000nm的SiO₂，再将淀积后的片子放入剥离液中，通过剥离形成SiO₂阻挡层；

4)通过原子层淀积ALD工艺，在氧化镓外延片表面淀积厚度为10nm-20nm的n型导电材料；

5)在淀积后的外延片上进行光刻，形成待刻蚀区域，再将其放入反应离子刻蚀RIE***内，刻蚀掉外延片待刻蚀区域上的n型导电材料，形成欧姆接触区域；

6)在刻蚀后的外延片上进行光刻，形成待离子注入区域，再通过离子注入技术在该区域注入n型导电离子；

7)通过原子层淀积ALD工艺，在离子注入后的氧化镓外延片表面淀积厚度为20nm-50nm的Al₂O₃；

8)在Al₂O₃表面光刻源端电极通孔，利用反应离子刻蚀RIE***刻蚀去掉电极通孔区域的Al₂O₃；

9)将刻蚀完成的外延片再次光刻形成源端电极区域，通过电子束蒸发E-Beam***先在源端电极区域淀积Ti/Au，通过剥离形成源端电极，之后再在衬底表面淀积Ti/Au，形成漏端电极，并在N₂环境中退火形成欧姆接触；

10)对形成欧姆接触后的氧化镓外延片进行光刻，在Al₂O₃表面形成栅极区域，再通过电子束蒸发E-Beam***在栅极区域淀积Ni/Au，通过剥离形成栅电极，完成器件制作。

本发明与现有技术相比具有如下优点：

1.本发明由于在外延层中心设有重掺杂的垂直导电通道结构，不仅保证了器件的耐压能力不受明显影响，同时提高了器件的输出电流。

2.本发明由于在外延层上部设有SiO₂高质量电流阻挡层结构，实现了源漏区域的电学隔离，同时由于SiO₂介电常数很高，将会显著提高垂直结构氧化镓的场效应晶体管器件击穿电压。

3.本发明由于在外延层上部设有SiO₂高质量电流阻挡层结构，相比现有的对离子注入区域注入Mg离子或N离子形成源漏之间电流阻挡层的技术，避免了在后续高温工艺会引起Mg离子或N离子的热扩散所产生较大的泄漏电流的问题。

4.本发明由于采用了原子层淀积ALD工艺淀积的n型导电材料材料形成欧姆接触，没有采用离子注入工艺产生欧姆接触，从而减小了离子注入对晶格的损伤，使得半导体缺陷密度降低，晶格完整度提高，进而提高器件的耐压能力。

5.本发明由于在淀积的SiO₂电流阻挡层上通过原子层淀积ALD工艺淀积n型导电材料形成高掺杂欧姆区域，避免了SiO₂阻挡层上再生长氧化镓材料工艺无法实现的问题。

附图说明

图1为现有多鳍型结构氧化镓场效应晶体管示意图。

图2为现有全离子注入电流阻挡层结构的氧化镓场效应晶体管结构示意图。

图3为本发明的具有SiO₂阻挡层的垂直结构Ga₂O₃晶体管结构示意图。

图4为本发明制备具有SiO₂阻挡层的垂直结构Ga₂O₃晶体管的实现流程示意图。

具体实施方式

以下结合附图对本发明具有SiO₂阻挡层的垂直结构Ga₂O₃晶体管结构和制备过程做进一步详细描述。

参照图3，本发明的具有SiO₂阻挡层的垂直结构Ga₂O₃晶体管包括：漏电极D、源电极S、衬底层1、漂移层2、栅氧化层3、垂直重掺杂通道5、SiO₂层4、n型导电材料层6和栅源电极G，其中：

所述衬底层1，采用厚度为500um-700um，浓度为1×10¹⁸-5×10¹⁸cm^-3的N型高掺β-Ga₂O₃材料；

所述漂移层2，采用厚度为3um-10um，浓度为1.5×10¹⁶-1×10¹⁷cm^-3的N型低掺β-Ga₂O₃材料，其位于衬底层1之上；

所述栅氧化层3采用厚度为20nm-50nm的Al₂O₃材料，位于漂移层2上方；

所述SiO₂层4的厚度为500nm-1000nm，其位于刻蚀沟槽内部；

所述垂直重掺杂通道5从β-Ga₂O₃漂移层2上表面深入到漂移区内部，厚度1um-10um，宽度为2um-20um，浓度为1×10¹⁷-5×10¹⁹cm^-3；

所述n型导电材料层6，位于SiO₂层4上方，采用厚度为5nm-50nm，浓度为1×10¹⁷-5×10¹⁹cm^-3的N型高掺杂GaN、SiC或In₂O₃材料；

所述栅电极G位于栅氧化层3的上部；

所述源电极S位于N型导电材料层6上部；

所述漏电极D位于N型高掺β-Ga₂O₃衬底层1的下部。

参照图4，本发明制备具有SiO₂阻挡层的垂直结构Ga₂O₃晶体管的方法给出如下三种实施例：

实施例1：制作N型β-Ga₂O₃衬底层厚度为500um、掺杂为1×10¹⁸cm^-3；N型β-Ga₂O₃漂移层厚度为3um、掺杂为1.5×10¹⁶cm^-3；SiO₂厚度为500nm，垂直重掺杂通道宽度为2um、厚度为1um、掺杂浓度为1×10¹⁷cm^-3；n型导电材料为In₂O₃、厚度为5nm、掺杂为1×10¹⁷cm^-3；栅氧化层厚度为20nm的垂直结构Ga₂O₃晶体管。

步骤1：清洗β-Ga₂O₃外延片，如图4(a)。

清洗外延片，即将同质外延的氧化镓片子依次放入丙酮溶液、无水乙醇溶液和去离子水中各超声清洗5min，然后用氮气吹干；

步骤2：沟槽结构刻蚀，如图4(b)。

在清洗后的外延片上进行光刻，形成待刻蚀区域，再将其放入反应离子刻蚀RIE***内，进行深度为510nm的刻蚀，以刻蚀掉外延片待刻蚀区域上的氧化镓，形成沟槽结构。

反应离子刻蚀RIE***工艺条件是：

反应室压强：1500mtorr

反应室气体：SF₆、CHF₃、He

反应室气体流速比例：SF₆:CHF₃:He＝5.5sccm:32sccm:150sccm

RF射频源：150W。

步骤3：淀积SiO₂，如图4(c)。

将刻蚀后的氧化镓外延片放入电感耦合等离子体增强化学气相淀积***ICP-CVD反应室内，在外延片表面淀积厚度为500nm的SiO₂，再将淀积后的片子放入剥离液中，通过剥离形成SiO₂阻挡层。

化学气相淀积***ICP-CVD工艺条件是：

反应室温度：80℃

反应室压力：500Pa

反应室气体流速：300sccm

步骤4：制作n型导电材料层，如图4(d)。

通过原子层淀积ALD工艺，在氧化镓外延片表面淀积厚度为5nm的n型导电材料In₂O₃；在淀积后的外延片上进行光刻，形成待刻蚀区域，再将其放入反应离子刻蚀RIE***内，刻蚀掉外延片待刻蚀区域上的n型导电材料，形成欧姆接触区域材料；

原子层淀积ALD工艺条件是：

反应室温度：200℃

反应室压力：800Pa

反应室气体：高纯氮气

反应室气体流速：300sccm

反应离子刻蚀RIE***工艺条件是：

反应室压强：1500mtorr

反应室气体：SF₆、CHF₃、He

反应室气体流速比例：SF₆:CHF₃:He＝5.5sccm:32sccm:150sccm

RF射频源：150W。

步骤5：离子注入，如图4(e)。

对刻蚀后的外延片表面进行光刻，形成垂直导电通道离子注入区域，再对离子注入区域进行两次Si离子注入，注入剂量为1×10¹⁴cm^-2，注入能量为10kev，形成掺杂浓度为1×10¹⁷cm^-3，深度为1um的高掺杂区域；

将离子注入完成后的外延片置于N₂环境中，设置退火炉内温度为900℃，进行30分钟退火，以对注入的离子进行激活。

步骤6：生长栅介质，如图4(f)。

通过原子层淀积ALD工艺，在氧化镓外延片表面淀积厚度为20nm的Al₂O₃的栅介质；

原子层淀积ALD工艺条件是：

反应室温度：200℃

反应室压力：800Pa

反应室气体：高纯氮气

反应室气体流速：300sccm

步骤7：光刻形成待蒸发源极金属区域，如图4(g)-(h)。

在Al₂O₃表面光刻源端电极通孔，如图4(g)；

利用反应离子刻蚀RIE***刻蚀去掉电极通孔区域的Al₂O₃，形成待蒸发源极金属区域如图4(h)

反应离子刻蚀RIE***工艺条件是：

反应室压强：10-30mTorr

反应室气体：BCl₃、Ar

反应室气体流速比例：BCl₃:Ar＝20sccm:10sccm

刻蚀功率：200W。

步骤8：制作源漏欧姆电极，如图4(i)。

8.1)将刻蚀完成的外延片再次光刻形成源端电极区域，通过电子束蒸发E-Beam***先在源端电极区域淀积厚度为60nm/120nm的Ti/Au；

8.2)将电子束蒸发完成后的片子放入剥离液中，通过剥离形成源端电极；

8.3)在衬底表面淀积厚度为60nm/120nm的Ti/Au，形成漏端电极，并在N₂环境中，设置退火炉内温度为475℃，退火一分钟，形成欧姆接触，如图4(i)；

8.4)在Al₂O₃表面进行光刻，形成待蒸发栅金属区域。

步骤9：制作栅电极，如图4(j)。

通过电子束蒸发E-Beam***在待蒸发栅金属区域淀积厚度为50nm/100nm的Ni/Au，将电子束蒸发完成后的片子放入剥离液中，通过剥离形成栅电极，完成器件制作。

实施例2：制作N型β-Ga₂O₃衬底层厚度为600um、掺杂为2.5×10¹⁸cm^-3，N型β-Ga₂O₃漂移层厚度为7um、掺杂为5×10¹⁶cm^-3,SiO₂厚度为750nm，垂直重掺杂通道宽度为10um、厚度为5um、掺杂浓度为5×10¹⁸cm^-3，n型导电材料为In₂O₃、厚度为25nm、掺杂为5×10¹⁸cm^-3的具有SiO₂阻挡层和垂直重掺杂通道的垂直结构Ga₂O₃场效应晶体管。

步骤A：清洗β-Ga₂O₃外延片。

本步骤的具体实现与实施例1的步骤1相同。

步骤B：沟槽结构刻蚀。

在清洗后的外延片上进行光刻，形成待刻蚀区域，再将其放入反应离子刻蚀RIE***内，设置反应室压强为1500mtorr，反应室气体为SF₆、CHF₃、He，反应室气体流速比例为SF₆:CHF₃:He＝5.5sccm:32sccm:150sccm，RF射频源功率为175W的工艺条件，进行深度为810nm的刻蚀，以刻蚀掉外延片待刻蚀区域上的氧化镓，形成沟槽结构。

步骤C：淀积SiO₂。

将刻蚀后的氧化镓外延片放入电感耦合等离子体增强化学气相淀积***ICP-CVD反应室内，设置反应室温度为85℃，反应室压力为550Pa，反应室气体流速为300sccm的工艺条件，在外延片表面淀积厚度为750nm的SiO₂，再将淀积后的片子放入剥离液中，通过剥离形成SiO₂阻挡层。

步骤D：制作n型导电材料层。

采用原子层淀积ALD方法，设置反应室温度为200℃，反应室压力为850Pa，反应室气体为高纯氮气，反应室气体流速为300sccm的工艺条件，在氧化镓外延片表面淀积厚度为25nm的n型导电材料In₂O₃；在淀积后的外延片上进行光刻，形成待刻蚀区域，再将其放入反应离子刻蚀RIE***内，设置反应室压强为1500mtorr，反应室气体为SF₆、CHF₃、He，反应室气体流速比例为SF₆:CHF₃:He＝5.5sccm:32sccm:150sccm，RF射频源功率为175W的工艺条件，刻蚀掉外延片待刻蚀区域上的n型导电材料，形成欧姆接触区域材料；

步骤E：离子注入。

对刻蚀后的外延片表面进行光刻，形成垂直导电通道离子注入区域，再对离子注入区域进行两次Ge离子注入，注入剂量为3×10¹⁴cm^-2，注入能量为10kev，形成掺杂浓度为5×10¹⁸cm^-3，深度为5um的高掺杂区域；

将离子注入完成后的外延片置于N₂环境中，设置退火炉内温度为950℃，进行30分钟退火，以对注入的离子进行激活。

步骤F：生长栅介质。

采用原子层淀积ALD方法，设置反应室温度为220℃，反应室压力为850Pa，反应室气体为高纯氮气，反应室气体流速为300sccm的工艺条件，在氧化镓外延片表面淀积厚度为35nm的Al₂O₃的栅介质。

步骤G:光刻形成待蒸发源极金属区域。

在Al₂O₃表面光刻源端电极通孔，设置反应离子刻蚀RIE***反应室压强为20mTorr，反应室气体为BCl₃、Ar，反应室气体流速比例为BCl₃:Ar＝20sccm:10sccm，刻蚀功率为300W，刻蚀去掉电极通孔区域的Al₂O₃，形成待蒸发源极金属区域。

步骤H:制作源漏欧姆电极。

H.1)将刻蚀完成的外延片再次光刻形成源端电极区域，通过电子束蒸发E-Beam***先在源端电极区域淀积厚度为70nm/130nm的Ti/Au；

H.2)将电子束蒸发完成后的片子放入剥离液中，通过剥离形成源端电极；

H.3)在衬底表面淀积厚度为70nm/130nm的Ti/Au，形成漏端电极，并在N₂环境中，设置退火炉内温度为475℃，退火一分钟，形成欧姆接触；

H.4)在Al₂O₃表面进行光刻，形成待蒸发栅金属区域。

步骤I:制作栅电极。

通过电子束蒸发E-Beam***在待蒸发栅金属区域淀积厚度为55nm/110nm的Ni/Au，将电子束蒸发完成后的片子放入剥离液中，通过剥离形成栅电极，完成器件制作。

实施例3，制作N型β-Ga₂O₃衬底层厚度为700um、掺杂为5×10¹⁸cm^-3，N型β-Ga₂O₃漂移层厚度为10um、掺杂为1×10¹⁷cm^-3,SiO₂厚度为1000nm，垂直重掺杂通道宽度为20um、厚度为10um、掺杂浓度为5×10¹⁹cm^-3，n型导电材料为In₂O₃、厚度为50nm、掺杂为5×10¹⁹cm^-3的具有SiO₂阻挡层和垂直重掺杂通道的垂直结构Ga₂O₃场效应晶体管。

步骤一：清洗β-Ga₂O₃外延片。

本步骤的具体实现与实施例1的步骤1相同。

步骤二：沟槽结构刻蚀。

在清洗后的外延片上进行光刻，形成待刻蚀区域，再将其放入反应离子刻蚀RIE***内，设置反应室压强为1500mtorr，反应室气体为SF₆、CHF₃、He，反应室气体流速比例为SF₆:CHF₃:He＝5.5sccm:32sccm:150sccm，RF射频源功率为200W的工艺条件，进行深度为1010nm的刻蚀，以刻蚀掉外延片待刻蚀区域上的氧化镓，形成沟槽结构。

步骤三：淀积SiO₂。

将刻蚀后的氧化镓外延片放入电感耦合等离子体增强化学气相淀积***ICP-CVD反应室内，在反应室温度为90℃，反应室压力为600Pa，反应室气体流速为300sccm的工艺条件下，在外延片表面淀积厚度为1000nm的SiO₂，再将淀积后的片子放入剥离液中，通过剥离形成SiO₂阻挡层。

步骤四：制作n型导电材料层。

使用原子层淀积ALD方法，在反应室温度为200℃，反应室压力为900Pa，反应室气体为高纯氮气，反应室气体流速为300sccm的工艺条件下，在氧化镓外延片表面淀积厚度为50nm的n型导电材料In₂O₃；在淀积后的外延片上进行光刻，形成待刻蚀区域，再将其放入反应离子刻蚀RIE***内，设置反应室压强为1500mtorr，反应室气体为SF₆、CHF₃、He，反应室气体流速比例为SF₆:CHF₃:He＝5.5sccm:32sccm:150sccm，RF射频源功率为200W的工艺条件，刻蚀掉外延片待刻蚀区域上的n型导电材料，形成欧姆接触区域材料；

步骤五:离子注入。

对刻蚀后的外延片表面进行光刻，形成垂直导电通道离子注入区域，再对离子注入区域进行两次Sn离子注入，注入剂量为5×10¹⁴cm^-2，注入能量为10kev，形成掺杂浓度为5×10¹⁸cm^-3，深度为5um的高掺杂区域；

将离子注入完成后的外延片置于N₂环境中，设置退火炉内温度为950℃，进行30分钟退火，以对注入的离子进行激活。

步骤六:生长栅介质。

采用原子层淀积ALD方法，在反应室温度为240℃，反应室压力为900Pa，反应室气体为高纯氮气，反应室气体流速为300sccm的工艺条件下，在氧化镓外延片表面淀积厚度为50nm的Al₂O₃的栅介质；

步骤七:光刻形成待蒸发源极金属区域。

在Al₂O₃表面光刻源端电极通孔，设置反应离子刻蚀RIE***反应室压强为20mTorr，反应室气体为BCl₃、Ar，反应室气体流速比例为BCl₃:Ar＝20sccm:10sccm，刻蚀功率为400W，刻蚀去掉电极通孔区域的Al₂O₃，形成待蒸发源极金属区域。

步骤八:制作源漏欧姆电极。

将刻蚀完成的外延片再次光刻形成源端电极区域，通过电子束蒸发E-Beam***先在源端电极区域淀积厚度为80nm/140nm的Ti/Au；再将电子束蒸发完成后的片子放入剥离液中，通过剥离形成源端电极；接着在衬底表面淀积厚度为80nm/140nm的Ti/Au，形成漏端电极，并在N₂环境中，设置退火炉内温度为475℃，退火一分钟，形成欧姆接触；最后在Al₂O₃表面进行光刻，形成待蒸发栅金属区域。

步骤九:制作栅电极。

通过电子束蒸发E-Beam***在待蒸发栅金属区域淀积厚度为60nm/120nm的Ni/Au，将电子束蒸发完成后的片子放入剥离液中，通过剥离形成栅电极，完成器件制作。

以上仅是本发明的三种实施例，不构成对本发明的任何限制，显然对于本领域的专业人员来说，在了解本发明内容和原理后，都可能在不背离本发明的原理、结构的情况下，进行形式和细节上的各种修正和改变，但是这些基于本发明思想的修正和改变仍在本发明的权利要求保护范围之内。

Claims (13)

1.一种具有SiO₂阻挡层的垂直结构Ga₂O₃晶体管，包括氧化镓衬底层(1)、氧化镓外延层(2)、栅氧化层(3)，栅氧化层(3)上方设有栅电极(G)，氧化镓衬底层(1)下表面为漏电极(D)，其特征在于：

所述外延层(2)，其内部***设有SiO₂电流阻挡层(4)，以实现有效的源漏间电学隔离，其中心设有垂直重掺杂导电通道(5)，以降低器件导通电阻；其上方设有n型导电层(6)，以实现n型导电材料的再生长；

该n型导电层(6)的上方设有源电极(S)。

2.根据权利要求1所述的晶体管，其特征在于：所述氧化镓衬底层(1)，采用厚度为500um-700um，浓度为1×10¹⁸-5×10¹⁸cm^-3的N型高掺β-Ga₂O₃材料。

3.根据权利要求1所述的晶体管，其特征在于：所述氧化镓外延层(2)，其采用厚度为3um-10um，浓度为1.5×10¹⁶-1×10¹⁷cm^-3的N型低掺β-Ga₂O₃材料。

4.根据权利要求1所述的晶体管，其特征在于：所述SiO₂电流阻挡层(4)，其厚度为500nm-1000nm。

5.根据权利要求1所述的晶体管，其特征在于：所述n型导电层(6)，其采用厚度为5nm-50nm，浓度为1×10¹⁷-5×10¹⁹cm^-3的N型高掺杂GaN或SiC或In₂O₃宽禁带或超宽禁带n型导电材料。

6.根据权利要求1所述的晶体管，其特征在于：所述垂直重掺杂导电通道(5)，采用厚度1um-10um，宽度为2um-20um，浓度为1×10¹⁷-5×10¹⁹cm^-3的N型高掺杂β-Ga₂O₃材料。

7.一种制备具有SiO₂阻挡层的垂直结构Ga₂O₃晶体管的方法，其特征在于，包括如下步骤：

1)清洗外延片，即将同质外延的氧化镓片子依次放入丙酮溶液、无水乙醇溶液和去离子水中各超声清洗5min-10min，然后用氮气吹干；

2)在清洗后的外延片上进行光刻，形成待刻蚀区域，再将其放入反应离子刻蚀RIE***内，刻蚀掉外延片待刻蚀区域上的氧化镓形成沟槽结构；

3)将刻蚀后的氧化镓外延片放入电感耦合等离子体增强化学气相淀积***ICP-CVD反应室内，设置反应室温度为80℃-90℃，在外延片表面淀积厚度为500nm-1000nm的SiO₂，再将淀积后的片子放入剥离液中，通过剥离形成SiO₂阻挡层；

4)通过原子层淀积ALD工艺，在氧化镓外延片表面淀积厚度为10nm-20nm的n型导电材料；

5)在淀积后的外延片上进行光刻，形成待刻蚀区域，再将其放入反应离子刻蚀RIE***内，刻蚀掉外延片待刻蚀区域上的n型导电材料，形成欧姆接触区域；

6)在刻蚀后的外延片上进行光刻，形成待离子注入区域，再通过离子注入技术在该区域注入n型导电离子；

7)通过原子层淀积ALD工艺，在离子注入后的氧化镓外延片表面淀积厚度为20nm-50nm的Al₂O₃；

8)在Al₂O₃表面光刻源端电极通孔，利用反应离子刻蚀RIE***刻蚀去掉电极通孔区域的Al₂O₃；

9)将刻蚀完成的外延片再次光刻形成源端电极区域，通过电子束蒸发E-Beam***先在源端电极区域淀积Ti/Au，通过剥离形成源端电极，之后再在衬底表面淀积Ti/Au，形成漏端电极，并在N₂环境中退火形成欧姆接触；

10)对形成欧姆接触后的氧化镓外延片进行光刻，在Al₂O₃表面形成栅极区域，再通过电子束蒸发E-Beam***在栅极区域淀积Ni/Au，通过剥离形成栅电极，完成器件制作。

8.根据权利要求7所述的方法，其中步骤2)中采用反应离子刻蚀RIE工艺刻蚀，其工艺条件如下：

反应室压强：1500-2000mtorr

反应室气体：SF₆、CHF₃、He

反应室气体流速比例：SF₆:CHF₃:He＝5.5sccm:32sccm:150sccm

RF射频源：150-300W。

9.根据权利要求7所述的方法，其中步骤4)中的采用原子层淀积ALD工艺淀积n型材料，其工艺条件如下：

反应室压力：800-900Pa

反应室气体：高纯氮气

反应室气体流速：300sccm。

10.根据权利要求7所述的方法，其中步骤6)中在离子注入区域进行离子注入，是在外延片上注入剂量为1e14cm^-2-5e14cm^-2、能量为10keV的离子Si、Ge、Sn、F、Cl的其中一种，形成掺杂浓度为1e19cm^-3-5e19cm^-3，注入深度为1-10um的高掺区域。

11.根据权利要求7所述的方法，其中步骤7)中的采用原子层淀积ALD工艺淀积Al₂O₃型材料，其工艺条件如下：

反应室压力：800-900Pa

反应室气体：高纯氮气

反应室气体流速：300sccm。

12.根据权利要求7所述的方法，其中步骤8)中采用反应离子刻蚀RIE工艺刻蚀Al₂O₃，其工艺条件如下：

反应室压强：10-30mTorr

反应室气体：BCl₃、Ar

反应室气体流速比例：BCl₃:Ar＝20sccm:10sccm

刻蚀功率：200-400W。

13.根据权利要求7所述的方法，其中：

所述步骤9)中淀积的Ti/Au，其厚度为60nm/120nm-80nm/140nm；

所述步骤10)中淀积的Ni/Au，其厚度为50nm/100nm-60nm/120nm。

Images