CN115966596B - 一种分离槽横向双扩散功率器件及其制造方法 - Google Patents
一种分离槽横向双扩散功率器件及其制造方法 Download PDFInfo
- Publication number
- CN115966596B CN115966596B CN202310234418.8A CN202310234418A CN115966596B CN 115966596 B CN115966596 B CN 115966596B CN 202310234418 A CN202310234418 A CN 202310234418A CN 115966596 B CN115966596 B CN 115966596B
- Authority
- CN
- China
- Prior art keywords
- region
- semiconductor
- power device
- dielectric layer
- active region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明公开一种分离槽横向双扩散功率器件及其制造方法,属于基本电气元件的技术领域。该器件包括从下至上依次叠设的半导体衬底和有源区;有源区包括半导体漏区、半导体漂移区和半导体阱区,半导体阱区包含半导体源区和半导体体接触区;在半导体漂移区及栅极区域有源区刻蚀出分离槽及栅极凹槽,分离槽和栅极凹槽底部及四周填充高介电常数介质材料,随后使用二氧化硅将分离槽填满,分离槽及栅极凹槽的刻蚀、淀积均可同时进行;分离槽结构的漂移区纵向拓展电流传导区域并增加高介电常数介质调制面积,有效提高漂移区掺杂浓度;使用高介电常数介质材料制备的槽型栅MIS电容增大,电子积累层密度增大,在保证耐压不变的情况下降低器件导通电阻。
Description
技术领域
本发明涉及半导体功率器件技术,尤其是公开一种分离槽横向双扩散功率器件及其制造方法,属于基本电气元件的技术领域。
背景技术
功率半导体器件是功率集成电路的核心部件,横向功率器件因具有体积小、易集成、击穿电压大、导通电阻低、增益高、转换性能优越、工艺兼容好等众多优点,被广泛应用于射频基站、汽车电子及智能家具中。横向功率器件在提高击穿电压的同时往往伴随着比导通电阻的增大,这一矛盾关系是限制其在高压、大电流领域应用的关键因素。
为了缓解击穿电压和比导通电阻之间的矛盾关系,降低表面电场技术、超结技术、高K介质技术被广泛应用。除此之外,沟槽技术也被众多研究者所关注,并在缓解“硅极限”的问题上取得了显著的有益效果。槽型器件一般在有源区整体刻蚀凹槽,在凹槽内填充各种介质,折叠漂移区使电流传导区域在纵向得到拓展,但现有槽型器件未能充分挖掘凹槽及凹槽内介质在漂移区中调制效果的潜能;此外,带有栅极凹槽的槽型器件因其栅极凹槽深度与漂移区凹槽深度不一致在工艺实现上比较复杂。
综上,本发明旨在提出一种分离槽横向双扩散功率器件及其制造方法以克服现有槽型器件存在的缺陷。
发明内容
本发明的发明目的是针对上述背景技术的不足,提出一种分离槽横向双扩散功率器件及其制造方法,通过制备具有分离槽结构的漂移区和高介电常数栅介质的槽型栅结构,实现通过纵向拓展电流传导区域和栅极表面漂移区的电子积累层的方式有效提高漂移区掺杂浓度并降低器件导通电阻的发明目的,解决现有槽型横向双扩散功率器件漂移区的介质调制效果不佳以及多凹槽制备工艺复杂的技术问题。
本发明为实现上述发明目的采用如下技术方案:一种分离槽横向双扩散功率器件,包括从下至上依次叠设的半导体衬底和有源区,栅极区域的有源区内形成有栅极凹槽,半导体阱区与漏极区域之间的有源区内形成具有至少两个条状导电体的半导体漂移区,至少两个条状导电体之间的凹槽形成分离槽结构,栅极凹槽的深度与分离槽结构的深度一致,半导体阱区中形成有半导体体接触区及半导体源区,漏极区域中形成有半导体漏区,分离槽结构的底部及四周、栅极凹槽的底部及四周淀积有高介电常数介质材料的第一介质层,分离槽结构中高介电常数介质材料的沉积厚度与栅极凹槽中高介电常数介质材料的沉积厚度相同,沉积在分离槽结构中凹槽的第一介质层中沉积有绝缘材料的第二介质层,金属沉积于栅极凹槽底部及四周的第一介质层的表面、半导体源区和半导体体接触区的顶部、半导体漏区顶部形成栅极电极、源极电极和漏极电极。
进一步地,一种分离槽横向双扩散功率器件的有源区材料为硅,但不光局限于硅,碳化硅、氮化镓、氧化镓等宽禁带半导体材料亦可。
进一步地,一种分离槽横向双扩散功率器件中,半导体漂移区分离槽结构中每个槽的宽度均相同且均为a,分离槽间硅的宽度也相同且均为b,且a、b为1 ~ 5微米,a : b =(5、4、3、2): 1或1 :(1、2、3、4、5)均可。
进一步地,一种分离槽横向双扩散功率器件的第一介质层为0.1 ~ 0.5微米,第二介质层介质为二氧化硅。
进一步地,一种分离槽横向双扩散功率器件的分离槽结构不仅可以应用于体硅器件,还可应用于IGBT以及SOI器件等常见的横向功率器件。
一种分离槽横向双扩散功率器件的制造方法,包括以下步骤:
步骤1:在半导体衬底上外延第一导电类型掺杂半导体,形成有源区;
步骤2:以光刻胶为掩膜,采用干法刻蚀工艺,刻蚀栅极区域的有源区、半导体阱区与漏极区域之间的有源区,并控制栅极区域有源区的刻蚀深度和半导体阱区与漏极区域之间有源区域的刻蚀深度一致,在半导体阱区与漏极区域之间的有源区形成具有至少两个条状导电体的半导体漂移区,至少两个条状导电体之间的凹槽形成横向分离槽结构,在栅极区域的有源区形成纵向栅极凹槽;
步骤3:以光刻胶为掩膜, 采用离子注入工艺,在栅极凹槽与分离槽结构中间的有源区中注入第二导电类型杂质,形成第二导电类型阱区,即半导体阱区;
步骤4:以光刻胶为掩膜,采用离子注入工艺,在半导体阱区及漏极区域的有源区中注入高掺杂的第一导电类型半导体杂质,形成半导体源区和半导体漏区;
步骤5:以光刻胶为掩膜, 采用离子注入工艺,在半导体阱区注入高掺杂的第二导电类型半导体杂质,形成半导体体接触区;
步骤6:以光刻胶为掩膜,采用磁控溅射淀积设备,在分离槽结构的底部及四周、栅极凹槽的底部及四周淀积高介电常数介质材料,并控制在分离槽结构中沉积高介电常数介质材料的厚度与在栅极凹槽中沉积高介电常数介质材料的厚度相同,制备第一介质层;
步骤7:以光刻胶为掩膜,采用化学气相淀积设备,在沉积在分离槽结构中凹槽的第一介质层中填满二氧化硅,制备第二介质层;
步骤8:采用化学机械抛光使得对步骤7制备第二介质层后的有源区表面平坦化;
步骤9:以光刻胶为掩膜,采用磁控溅射淀积设备,在沉积于栅极凹槽底部及四周的第一介质层的表面、半导体源区和半导体体接触区的顶部、半导体漏区顶部淀积金属,并退火处理,制备栅极电极、源极电极和漏极电极。
进一步地,一种分离槽横向双扩散功率器件的制备方法的步骤6中,在制备第一介质层之前,在分离槽结构和栅极凹槽内先氧化一层半导体氧化物,作为缓冲层。
本发明采用上述技术方案,具有以下有益效果:
(1)本发明通过在半导体漂移区制备出分离槽结构,在分离槽底部及四周填充高介电常数介质材料形成第一介质层,在分离槽每个凹槽中第一介质层内填充绝缘材料,完成漂移区分离槽的制造,通过漂移区的分离槽结构在器件纵向方向上拓展电流传导区域,同时增大高介电常数介质调制面积,有效提高漂移区掺杂浓度,降低器件导通电阻。
(2)本发明将平面栅制备成槽型栅,槽型栅结构将器件沟道转移到纵向进而拓展了纵向电子积累层,栅介质使用高介电常数介质材料制备而成,栅极电极、栅氧化物及漂移区形成的 MIS电容增大,开态时,电子积累层密度增大,在保证耐压不变的情况下降低器件导通电阻。
(3)本发明所提横向双扩散功率器件的栅极凹槽深度与漂移区分离槽深度一致,栅介质采用与漂移区内高介电常数介质相同的材料制备而成,因此栅极凹槽与分离槽结构的刻蚀、淀积工艺均可同时进行,极大节省了工艺步骤。
附图说明
图1为本发明提供的分离槽横向双扩散功率器件的结构示意图。
图2为本发明实施例中工艺步骤1在半导体衬底外延有源区后形成的横向双扩散功率器件结构的示意图。
图3为本发明实施例中工艺步骤2干法刻蚀出漂移区分离槽和栅极凹槽后的横向双扩散功率器件结构的示意图。
图4为本发明实施例中工艺步骤3至步骤5采用离子注入制备半导体阱区、半导体体接触区、半导体源区、半导体漏区后的横向双扩散功率器件结构的示意图。
图5为本发明实施例中工艺步骤6淀积第一介质层后的横向双扩散功率器件结构的示意图。
图6为本发明实施例中工艺步骤7淀积第二介质层后的横向双扩散功率器件结构的示意图。
图7为本发明实施例中工艺步骤9磁控溅射制备栅极电极、源极电极、漏极电极后的横向双扩散功率器件最终结构的示意图。
图8为沿图7所示横向双扩散功率器件最终结构A1线的纵剖面图。
图9为沿图7所示横向双扩散功率器件最终结构A2线的纵剖面图。
图10为沿图7所示横向双扩散功率器件最终结构A3线的纵剖面图。
图11为沿图7所示横向双扩散功率器件最终结构B1线的纵剖面图。
图12为沿图7所示横向双扩散功率器件最终结构B2线的纵剖面图。
图13为沿图7所示横向双扩散功率器件最终结构B3线的纵剖面图。
图14为沿图7所示横向双扩散功率器件最终结构B4线的纵剖面图。
图15为沿图7所示横向双扩散功率器件最终结构B5线的纵剖面图。
图16为沿图7所示横向双扩散功率器件最终结构B6线的纵剖面图。
图17为本发明所提横向双扩散功率器件开态时电子积累层浓度EAD分布示意图。
图18为传统横向功率器件结构与本发明所提横向双扩散功率器件击穿电压与比导通电阻随漂移区掺杂浓度变化的对比图。
图19为传统横向功率器件结构与本发明所提横向双扩散功率器件FOM值随漂移区掺杂浓度变化的对比图。
图中标号说明:1、半导体衬底,2、有源区,3、半导体漏区,4、半导体漂移区,51、分离槽结构,52、栅极凹槽,6、半导体体接触区,7、半导体源区,8、半导体阱区,9、第一介质层,10、第二介质层,11、栅极电极,12、源极电极,13、漏极电极。
具体实施方式
下面结合附图对本发明进一步详细描述。
本实施例以硅基N型漂移区横向双扩散功率器件为例对本发明分离槽横向双扩散功率器件及其制造方法进行详细说明,作为替换,本发明的分离槽横向双扩散功率器件及其制造方法也可以应用P型漂移区横向双扩散功率器件、SOI器件、IGBT器件等多种横向功率器件。
本发明提供的一种分离槽横向双扩散功率器件如图1所示,包括从下至上依次叠设的半导体衬底1和有源区2;有源区包括半导体漏区3、半导体漂移区4和半导体阱区8,半导体阱区包含半导体源区7和半导体体接触区6;半导体漂移区中包含分离槽结构51,分离槽结构的底部及四周、栅极凹槽的底部及四周淀积有高介电常数介质材料的第一介质层9,沉积在分离槽结构中凹槽的第一介质层中沉积有绝缘材料的第二介质层10;栅极位于半导体源区的侧面,具有栅极凹槽52,栅介质与第一介质层9一致;栅极电极11设于栅介质的侧面及顶部,源极电极12、漏极电极13设于半导体有源区的顶部,且源极电极与半导体源区和半导体体接触区接触,漏极电极与半导体漏区接触。
半导体有源区的材料为硅,但不光局限于硅,碳化硅、氮化镓、氧化镓等宽禁带半导体材料亦可。
半导体漂移区分离槽结构中包括若干个凹槽。
半导体漂移区分离槽结构中每个槽的宽度均相同且均为a,分离槽间硅的宽度也相同且均为b,且a、b为1 ~ 5微米,a : b = (5、4、3、2): 1或1 :(1、2、3、4、5)均可。
半导体漂移区分离槽结构的深度与栅极凹槽深度一致。
第一介质层为高介电常数介质,栅介质与第一介质层一致,厚度也相同,为0.1 ~0.5微米,第二介质层介质为二氧化硅。
在制备第一介质层之前,在分离槽结构和栅极凹槽内先氧化一层半导体氧化物,作为缓冲层。缓冲层的设立可以使第一介质层与漂移区界面接触效果好,缓冲层优先选择二氧化硅。
半导体漂移区分离槽结构中凹槽的数量在3 ~ 5个,根据器件尺寸、性能要求,在版图绘制时可自行增加、减少。分离槽宽度a与分离槽间硅宽b均为1 ~ 5微米,且a : b =(5、4、3、2): 1或1 :(1、2、3、4、5)。设计时根据需求,调整版图线宽即可。
一种分离槽横向双扩散功率器件的制造方法,包括以下9个步骤。
步骤1:在半导体衬底1上外延N掺杂半导体,形成有源区2,形成如图2所示的横向双扩散功率器件结构。
步骤2:以光刻胶为掩膜,采用干法刻蚀工艺,刻蚀栅极区域的有源区、半导体阱区与漏极区域之间的有源区,并控制栅极区域有源区的刻蚀深度和半导体阱区与漏极区域之间有源区域的刻蚀深度一致,在半导体阱区与漏极区域之间的有源区形成具有条状导电体的半导体漂移区4,多个条状导电体之间的凹槽形成横向分离槽结构51,在形成分离槽结构51的同时,在栅极区域的有源区形成纵向栅极凹槽52,形成分离槽构造和栅极凹槽后的横向双扩散功率管结构如图3所示。
本实施例选用N掺杂硅作为有源区,干法刻蚀工艺较为成熟,刻蚀深度便于控制,刻蚀各向异性好,因此选用干法刻蚀。若有源区为其他半导体材料时,要根据实际情况选择刻蚀方法。因分离槽与栅极凹槽的深度一致,所以不需要单独刻蚀栅极凹槽的工艺步骤,可以在刻蚀分离槽结构的同时刻蚀相同深度的栅极凹槽,节省大量工艺步骤。
步骤3:以光刻胶为掩膜,采用离子注入工艺,在栅极凹槽与分离槽结构中间的有源区中注入P型杂质,形成P型阱区,即半导体阱区8。
步骤4:以光刻胶为掩膜,采用离子注入工艺,在半导体阱区8及漏极区域的有源区中注入高掺杂的N型半导体杂质,形成半导体源区7和半导体漏区3。
步骤5:以光刻胶为掩膜,采用离子注入工艺,在半导体阱区8注入高掺杂的P型半导体杂质,形成半导体体接触区6。形成半导体阱区、半导体体接触区、半导体源区、半导体漏区后的横向双扩散功率器件结构如图4所示。
步骤6:以光刻胶为掩膜,采用磁控溅射淀积设备,在分离槽结构的底部及四周以及栅极凹槽的底部及四周淀积高介电常数介质材料,制备第一介质层9,在分离槽结构中沉积高介电常数介质材料的厚度与在栅极凹槽中沉积高介电常数介质材料的厚度相同,淀积第一介质层后的横向双扩散功率器件结构如图5所示。
在制备第一介质层之前要先制备一层缓冲层,本实施例选用的是硅作为有源区,因此采用热氧化的方法产生二氧化硅即可形成缓冲层。若有源区采用其他材料制备而成,可以选用化学气相淀积的方法淀积缓冲层,缓冲层优选二氧化硅,因为二氧化硅和多种半导体材料界面接触效果均比较好,缓冲层材料的厚度在10纳米即可。高介电常数介质淀积困难,厚度越厚,淀积难度越大,本发明分离槽结构,可以增加高介电常数介质调制面积,因此,仅需淀积薄薄一层高介电常数介质就能达到很好的调制效果。经过仿真验证可知本发明高介电常数介质材料的淀积厚度选择0.2 ~0.4微米即可实现很好的调制效果。
步骤7:以光刻胶为掩膜,采用化学气相淀积设备,在沉积在分离槽结构中凹槽的第一介质层中填满二氧化硅,制备第二介质层10,淀积第二介质层后的横向双扩散功率器件的结构如图6所示。
步骤8:对步骤7制备第二介质层后的横向双扩散功率器件结构,采用化学机械抛光使得有源区表面平坦化。
步骤9:以光刻胶为掩膜,采用磁控溅射淀积设备,在沉积于栅极凹槽底部及四周的第一介质层的表面、半导体源区7和半导体体接触区6的顶部、半导体漏区3顶部淀积金属,并退火处理,制备栅极电极11、源极电极12和漏极电极13,形成栅极电极、源极电极、漏极电极后的横向双扩散功率器件最终结构如图7所示,图7所示横向双扩散功率器件最终结构沿A1线、A2线、A3线、B1线、B2线、B3线、B4线、B5线、B6线的纵剖面如图8至图16所示。
图17显示了本发明所提横向双扩散功率器件开态时电子积累层浓度EAD分布示意图,由图17可知,槽栅结构拓展了纵向电子积累层,同时栅介质为高K介质,电子积累层密度更大。
图18显示了传统横向功率器件结构与本发明所提横向双扩散功率器件击穿电压与比导通电阻随漂移区掺杂浓度变化的对比图。由图18可知,本结构在保证击穿电压不变的情况下,有效降低了器件比导通电阻,经计算,本发明所提横向双扩散功率器件比导通电阻和传统结构相比,降低了约50%。
图19显示了传统横向功率器件结构与本发明所提横向双扩散功率器件FOM值随漂移区掺杂浓度变化的对比图。由图19可知,本发明结构FOM值与传统结构相比大大提升,经计算,FOM值提升了83.5%。
上述实例仅用于说明本发明的原理及功效,而非用于限制本发明,在本发明的技术构思范围内可以进行多种等同变换,这些等同变换均属于本发明的保护范围。
Claims (10)
1.一种分离槽横向双扩散功率器件,其特征在于,包括:从下至上依次叠设的半导体衬底和有源区,栅极区域的有源区内形成有纵向栅极凹槽,半导体阱区与漏极区域之间的有源区内形成具有至少两个条状导电体的半导体漂移区,所述至少两个条状导电体之间的凹槽形成横向分离槽结构,所述纵向栅极凹槽的深度与横向分离槽结构的深度一致,所述纵向栅极凹槽与横向分离槽结构之间形成有半导体阱区,所述半导体阱区中形成有半导体体接触区及半导体源区,所述漏极区域中形成有半导体漏区,所述横向分离槽结构的底部及四周、纵向栅极凹槽的底部及四周淀积有高介电常数介质材料的第一介质层,横向分离槽结构中高介电常数介质材料的沉积厚度与纵向栅极凹槽中高介电常数介质材料的沉积厚度相同,沉积在横向分离槽结构中凹槽的第一介质层中沉积有绝缘材料的第二介质层,金属沉积于纵向栅极凹槽底部及四周的第一介质层的表面、半导体源区和半导体体接触区的顶部、半导体漏区顶部形成栅极电极、源极电极和漏极电极。
2.根据权利要求1所述一种分离槽横向双扩散功率器件,其特征在于,所述有源区由硅或宽禁带半导体材料制备而成,所述宽禁带半导体材料为碳化硅或氮化镓或氧化镓。
3.根据权利要求1所述一种分离槽横向双扩散功率器件,其特征在于,所述横向分离槽结构中包含3至5个凹槽,每个凹槽的宽度均相同且均为a,每个凹槽之间的宽度也相同且均为b,且a、b均为1 至 5微米,a : b = (5、4、3、2): 1或1 :(1、2、3、4、5)。
4.根据权利要求1所述一种分离槽横向双扩散功率器件,其特征在于,所述第一介质层的厚度为0.1 至 0.5微米。
5.根据权利要求1所述一种分离槽横向双扩散功率器件,其特征在于,所述绝缘材料的第二介质层为二氧化硅材料的第二介质层。
6.根据权利要求1所述一种分离槽横向双扩散功率器件的制造方法,其特征在于,包括如下步骤:
步骤1,在半导体衬底上外延第一导电类型掺杂半导体,形成有源区;
步骤2,刻蚀栅极区域的有源区、半导体阱区与漏极区域之间的有源区,并控制栅极区域有源区的刻蚀深度和半导体阱区与漏极区域之间有源区域的刻蚀深度一致,在半导体阱区与漏极区域之间的有源区形成具有至少两个条状导电体的半导体漂移区,至少两个条状导电体之间的凹槽形成横向分离槽结构,在栅极区域的有源区形成纵向栅极凹槽;
步骤3,以光刻胶为掩膜,采用离子注入工艺,在所述纵向栅极凹槽与横向分离槽结构中间的有源区中注入第二导电类型杂质,形成半导体阱区;
步骤4,以光刻胶为掩膜,采用离子注入工艺,在半导体阱区及漏极区域的有源区中注入高掺杂的第一导电类型半导体杂质,形成半导体源区和半导体漏区;
步骤5,以光刻胶为掩膜,采用离子注入工艺,在半导体阱区注入高掺杂的第二导电类型半导体杂质,形成半导体体接触区;
步骤6,以光刻胶为掩膜,采用磁控溅射淀积设备,在所述横向分离槽结构的底部及四周、纵向栅极凹槽的底部及四周淀积高介电常数介质材料,并控制在横向分离槽结构中沉积高介电常数介质材料的厚度与在纵向栅极凹槽中沉积高介电常数介质材料的厚度相同,制备第一介质层;
步骤7,以光刻胶为掩膜,采用化学气相淀积设备,在沉积在所述横向分离槽结构中凹槽的第一介质层中填满绝缘材料,制备第二介质层;
步骤8,对步骤7制备第二介质层后的有源区的表面进行平坦化处理;
步骤9,以光刻胶为掩膜,采用磁控溅射淀积设备,在沉积于所述纵向栅极凹槽底部及四周的第一介质层的表面、半导体源区和半导体体接触区的顶部、半导体漏区顶部淀积金属并进行退火处理,制备栅极电极、源极电极和漏极电极。
7.根据权利要求6所述一种分离槽横向双扩散功率器件的制造方法,其特征在于,所述步骤1在半导体衬底上外延第一导电类型掺杂硅形成有源区时,步骤2采用干法刻蚀栅极区域的有源区、半导体阱区与漏极区域之间的有源区。
8.根据权利要求6所述一种分离槽横向双扩散功率器件的制造方法,其特征在于,所述步骤2中刻蚀栅极区域的有源区、半导体阱区与漏极区域之间的有源区时,调整版图线宽以使每个凹槽的宽度均相同且均为a且每个凹槽之间的宽度也相同且均为b,a : b = (5、4、3、2): 1或1 :(1、2、3、4、5)。
9.根据权利要求6所述一种分离槽横向双扩散功率器件的制造方法,其特征在于,所述步骤6在制备第一介质层之前,在所述横向分离槽结构的底部及四周、纵向栅极凹槽的底部及四周制备10纳米厚度的缓冲层。
10.根据权利要求6所述一种分离槽横向双扩散功率器件的制造方法,其特征在于,所述步骤6在所述横向分离槽结构的底部及四周、纵向栅极凹槽的底部及四周淀积0.2至0.4微米厚度的高介电常数介质材料。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310234418.8A CN115966596B (zh) | 2023-03-13 | 2023-03-13 | 一种分离槽横向双扩散功率器件及其制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310234418.8A CN115966596B (zh) | 2023-03-13 | 2023-03-13 | 一种分离槽横向双扩散功率器件及其制造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN115966596A CN115966596A (zh) | 2023-04-14 |
CN115966596B true CN115966596B (zh) | 2023-06-16 |
Family
ID=85901529
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202310234418.8A Active CN115966596B (zh) | 2023-03-13 | 2023-03-13 | 一种分离槽横向双扩散功率器件及其制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN115966596B (zh) |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103441147B (zh) * | 2013-08-09 | 2016-01-20 | 电子科技大学 | 一种横向soi功率半导体器件 |
CN107785433B (zh) * | 2017-09-19 | 2020-05-01 | 西安电子科技大学 | 一种阶梯高k介质层宽带隙半导体纵向双扩散金属氧化物半导体场效应管 |
EP3832698A4 (en) * | 2018-07-27 | 2021-07-28 | Nissan Motor Co., Ltd. | SEMICONDUCTOR DEVICE AND ITS MANUFACTURING PROCESS |
CN111244185B (zh) * | 2020-02-10 | 2022-07-08 | 南京邮电大学 | 一种鳍式横向双扩散功率器件 |
-
2023
- 2023-03-13 CN CN202310234418.8A patent/CN115966596B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN115966596A (zh) | 2023-04-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI471942B (zh) | 半導體裝置及其製造方法 | |
WO2014094362A1 (zh) | 使用高介电常数槽结构的低比导通电阻的横向功率器件及其制备方法 | |
CN111799322B (zh) | 面向高频应用的双沟槽型SiC MOSFET结构及制造方法 | |
CN113611750B (zh) | Soi横向匀场高压功率半导体器件及制造方法和应用 | |
CN114420761B (zh) | 一种耐高压碳化硅器件及其制备方法 | |
JP4990458B2 (ja) | 自己整合されたシリコンカーバイトlmosfet | |
CN216624288U (zh) | 半导体结构 | |
CN117080269A (zh) | 一种碳化硅mosfet器件及其制备方法 | |
CN106356401A (zh) | 一种功率半导体器件的场限环终端结构 | |
CN114038908A (zh) | 集成二极管的沟槽栅碳化硅mosfet器件及制造方法 | |
WO2021068420A1 (zh) | 沟槽型场效应晶体管结构及其制备方法 | |
CN115642088A (zh) | 一种沟槽型SiC MOSFET器件结构及其制造方法 | |
WO2020000713A1 (zh) | 一种石墨烯沟道碳化硅功率半导体晶体管 | |
CN115966596B (zh) | 一种分离槽横向双扩散功率器件及其制造方法 | |
CN116404041A (zh) | AlGaN/GaN垂直型超结/半超结绝缘半导体场效应管及制作方法 | |
CN113555414B (zh) | 沟槽型碳化硅场效应晶体管及其制备方法 | |
CN113394284B (zh) | 具有复合层结构的高压mis-hemt器件 | |
CN113078204B (zh) | 一种氮化镓3d-resurf场效应晶体管及其制造方法 | |
CN112750911B (zh) | 一种三向电场可控的ldmos及其制备方法 | |
CN113690293B (zh) | Igbt器件及其制备方法 | |
CN116190438A (zh) | 一种AlGaN/GaN垂直型高电子迁移率晶体管及其制作方法 | |
CN112802754B (zh) | 一种隔离栅沟槽型mosfet器件及其制造方法 | |
CN113690294A (zh) | Igbt器件及其制备方法 | |
CN111599866A (zh) | 具有u型分离栅的低栅电荷功率mosfet器件及其制造方法 | |
CN113035715A (zh) | 屏蔽栅沟槽场效应晶体管及其制备方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |