CN112802754B - 一种隔离栅沟槽型mosfet器件及其制造方法 - Google Patents
一种隔离栅沟槽型mosfet器件及其制造方法 Download PDFInfo
- Publication number
- CN112802754B CN112802754B CN202110011365.4A CN202110011365A CN112802754B CN 112802754 B CN112802754 B CN 112802754B CN 202110011365 A CN202110011365 A CN 202110011365A CN 112802754 B CN112802754 B CN 112802754B
- Authority
- CN
- China
- Prior art keywords
- groove
- oxide layer
- layer
- etching
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002955 isolation Methods 0.000 title claims abstract description 55
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 26
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 54
- 229920005591 polysilicon Polymers 0.000 claims abstract description 34
- 238000001039 wet etching Methods 0.000 claims abstract description 11
- 238000013461 design Methods 0.000 claims abstract description 9
- 238000000034 method Methods 0.000 claims description 41
- 238000005530 etching Methods 0.000 claims description 34
- 238000011049 filling Methods 0.000 claims description 32
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 21
- 229910052710 silicon Inorganic materials 0.000 claims description 21
- 239000010703 silicon Substances 0.000 claims description 21
- 239000002184 metal Substances 0.000 claims description 18
- 238000001259 photo etching Methods 0.000 claims description 12
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 6
- 238000005468 ion implantation Methods 0.000 claims description 6
- 229920002120 photoresistant polymer Polymers 0.000 claims description 6
- 239000000758 substrate Substances 0.000 claims description 6
- 238000000137 annealing Methods 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims description 4
- 210000000746 body region Anatomy 0.000 claims description 3
- 238000000227 grinding Methods 0.000 claims description 3
- 230000003647 oxidation Effects 0.000 claims description 3
- 238000007254 oxidation reaction Methods 0.000 claims description 3
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 3
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 3
- 238000001312 dry etching Methods 0.000 claims description 2
- 230000005684 electric field Effects 0.000 abstract description 6
- 230000000694 effects Effects 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 14
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 3
- 238000009826 distribution Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 238000009413 insulation Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
- H01L29/66621—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation using etching to form a recess at the gate location
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
- H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Element Separation (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明是一种隔离栅沟槽型MOSFET器件及其制造方法，采用湿法刻蚀氧化层，能很好的生产出符合设计要求的栅电极、沟槽底部的多晶硅电极及中间氧化层；通过栅电极下方沟槽底部的多晶硅电极，可以大幅降低栅漏电容；当漏端加上反向偏压时，此多晶硅电极通过版图的设计与源端一起接地，可以形成更强的电场，进而增强横向耗尽的效应，进一步降低导通电阻。
Description
技术领域
本发明涉及的是一种隔离栅沟槽型MOSFET器件及其制造方法，属于半导体技术领域。
背景技术
随着半导体技术不断发展，芯片尺寸越来越小，操作电压也不断减小，因此对电源管理尤其是低压直流-直流降压转换效率的要求也越来越高，这样高效率小体积开关模式电源就应运而生，这种功率MOS器件的应用相当广泛，可普及到现代生活的每一个角落。比如在PC、笔记本电脑领域，同时在电动车、油电混合车(新能源车)、快速充电、无线充电等领域应用也正在快速兴起，几乎所有的这些领域都用到这种功率 MOSFET器件，而沟槽型MOSFET则是这个大家庭的重要成员。
众所周知，普通沟槽型MOSFET器件的理想导通电阻为击穿电压平方的四倍，而且同时在高频应用时，普通沟槽型MOSFET器件开关损耗也较大，目前普通功率沟槽MOSFET器件的特性不断接近硅材料的极限；如果要进一步降低导通电阻，一方面可以使用电子迁移率更高或禁带宽度更宽的半导体材料如GaAs、SiC。但是基于目前的硅基板工艺，转移到GaAs 或者SiC上面临着各种工艺的难度挑战，而且这种GaAs或者SiC的晶片价格远远高于硅晶片。因此如何在目前基于硅晶片的普通沟槽型MOSFET 工艺上，通过优化结构来进一步改善导通电阻与栅漏电容，是一项重要的研究。
相比于普通沟槽型MOSFET，隔离栅沟槽型MOSFET的制造工艺更为复杂，工艺稳定性控制更为严格,现有技术在制造沟槽上方的栅电极和沟槽底部的多晶硅电极之间的氧化层时，极易出现中间氧化层尖角(如图1 所示)和侧钩现象(如图11所示)，造成栅源反向漏电失效。
发明内容
本发明提出的是一种隔离栅沟槽型MOSFET器件及其制造方法，其目的旨在解决现有技术存在的上述问题，采用湿法刻蚀氧化层，能很好的生产出符合设计要求的栅电极、沟槽底部的多晶硅电极及中间氧化层；通过栅电极下方沟槽底部的多晶硅电极，可以大幅降低栅漏电容；当漏端加上反向偏压时，此多晶硅电极通过版图的设计与源端一起接地，可以形成更强的电场，进而增强横向耗尽的效应，进一步降低导通电阻。
本发明的技术解决方案：一种隔离栅沟槽型MOSFET器件的制造方法，包括以下工艺步骤：
S1：提供衬底晶片，在衬底上长有外延层；
S2:在外延层上通过热炉管工艺及PECVD生长一层SIN层和SiO2硬膜层，通过版图设计，光刻定义出Cell区、沟槽底部的多晶硅隔离栅连出区域、控制栅连出区域，对硬膜进行刻蚀，去除光阻后，以硬膜为掩膜层进行硅的深沟槽刻蚀，形成沟槽1、沟槽2、沟槽3；
S3：湿法刻蚀SIN层，然后去除硬膜氧化层，使沟槽开口处SIN向内缩，形成沟槽开口处CD大于沟槽内部CD；
S4:用热氧化炉管工艺生长氧化膜，覆盖表面及沟槽侧壁及底部；
S5：进行多晶硅填充，填满整个沟槽且无空洞，对多晶硅表面进行 CMP研磨，使多晶硅表面平整；
S6:对多晶硅进行第一次刻蚀，刻蚀与硅表面齐平，然后通过光刻光阻将隔离栅连出区域部分进行遮挡；
S7：对多晶硅进行第二次刻蚀，刻蚀到沟槽内部，沟槽上部预留用来调节沟道长度的给控制栅的长度；
S8:以剩余多晶硅为掩膜整面湿法刻蚀厚氧化层，去除沟槽表面及上壁端多余的厚氧化层，采用过刻蚀的方式即刻蚀厚氧化层至其上表面与剩余的多晶硅上表面齐平后继续对厚氧化层进行刻蚀，最终使cell区和控制栅连出区的厚氧化层的上表面略低于沟槽底部多晶硅表面，去除光阻；
S9:填充沟槽上方的栅电极和沟槽底部的多晶硅电极之间的绝缘氧化层，填充时先使用HDPCVD，再使用SACVD填充上面的绝缘氧化层；
S10:CMP表面平整化，湿法去除硅表面SiN层；
S11：绝缘隔离氧化层退火，退火条件为N2、环境1100℃/30min；
S12:为避免侧钩现象，预先把mase表面的残留氧化层去除干净，采用LHF溶液完全去除表面残留厚度的氧化膜；
S13:光刻光阻将隔离栅连出区遮挡，为避免侧钩现象，设计PR覆盖在硅表面的宽度大于绝缘隔离氧化层湿法刻蚀深度的3倍；
S14:湿法刻蚀绝缘隔离氧化层，预留厚度大于2500A，通过去除表面oxide及控制光阻遮挡隔离栅连出区的宽度消除侧钩现象，同时湿法刻蚀消除干法刻蚀表面尖角凸起现象；
S15：去除光阻之后，在沟槽侧壁形成栅氧化层；
S16：在沟槽中填入多晶硅形成多晶硅栅极层，并通过回刻使栅多晶硅界面略低于硅表面，离子注入形成体区及通过光刻进行源区离子注入，并分别进行推进；
S17：沉积氧化层形成绝缘介质层，孔刻蚀并填充金属分别形成源极金属层、隔离栅连出金属层、控制栅连出金属层，背金形成漏极金属层。
优选的，所述的S9中，填充绝缘氧化层厚度取决于沟槽底部多晶硅表面距离硅表面的距离，使用HDPCVD时根据填充厚度决定进行一步填充或多步填充，如果厚度大于20K，则采用多步填充。
优选的，所述的S12中，LHF溶液中氢氟酸与水比例1:50。
一种隔离栅沟槽型MOSFET器件，是由一种隔离栅沟槽型MOSFET器件的制造方法制造而成。
本发明的优点：结构及制造工艺设计合理，可以消除隔离栅连出区侧钩现象及沟槽上方的栅电极和沟槽底部的多晶硅电极之间的隔离氧化层的尖角凸起现象；可以大幅降低阻碍器件高速工作的栅、源、漏之间的寄生电容，并且隔离栅MOSFET管的偏移区具有较高的掺杂浓度，也可以有效的降低导通电阻。
附图说明
图1是现有技术制造沟槽上方的栅电极和沟槽底部的多晶硅电极之间的氧化层时出现中间氧化层尖角的示意图。
图2是本发明隔离栅沟槽型MOSFET器件的制造方法步骤S2示意图。
图3是本发明隔离栅沟槽型MOSFET器件的制造方法步骤S3示意图。
图4是本发明隔离栅沟槽型MOSFET器件的制造方法步骤S4示意图。
图5是本发明隔离栅沟槽型MOSFET器件的制造方法步骤S5示意图。
图6是本发明隔离栅沟槽型MOSFET器件的制造方法步骤S6示意图。
图7是本发明隔离栅沟槽型MOSFET器件的制造方法步骤S7示意图。
图8是本发明隔离栅沟槽型MOSFET器件的制造方法步骤S8示意图。
图9是本发明隔离栅沟槽型MOSFET器件的制造方法步骤S9示意图。
图10是本发明隔离栅沟槽型MOSFET器件的制造方法步骤S10示意图。
图11是现有技术制造沟槽上方的栅电极和沟槽底部的多晶硅电极之间的氧化层时出现侧钩现象的示意图。
图12是本发明隔离栅沟槽型MOSFET器件的制造方法步骤S14示意图。
图13是本发明隔离栅沟槽型MOSFET器件的制造方法步骤S15示意图。
图14是本发明隔离栅沟槽型MOSFET器件的制造方法步骤S16示意图。
图15是本发明隔离栅沟槽型MOSFET器件的制造方法步骤S17示意图。
具体实施方式
下面结合实施例和具体实施方式对本发明作进一步详细的说明。
一种隔离栅沟槽型MOSFET器件的制造方法，包括以下工艺步骤：
S1：提供衬底晶片(Sub)，此晶片根据产品电压和导通电阻需求，在衬底上长有一定厚度及具有一定电阻率的外延层(drift region)，通常外延层也就是扩散区使用均一掺杂浓度时，其漂移区电场分布存在一定的不均匀性，这种不均匀性在低压40V以下的耐压还不是很明显，如果在中高压60V～200V时，本身因为要足够的耐压，所以外延层的厚度即漂移区的距离也会比较厚，此时如果还采用外延层均一掺杂时，电场分布会沿着源极到漏极这一较长的距离中呈现指数级的变化，电场强度的减小会造成电荷平衡效果的减弱，也就是降低导通电阻的效果变差，如果使用渐变的外延掺杂就可以有效改善在中高压应用中的电场分布情况。所以需要根据不同电压选择合适的外延层。
S2:在外延层上通过热炉管工艺及PECVD生长一层SIN层和SiO2硬膜层(hardmask)，通过版图设计，光刻定义出Cell区、沟槽底部的多晶硅隔离栅连出区域、控制栅连出区域，对硬膜进行刻蚀，去除光阻后，以硬膜为掩膜层进行硅的深沟槽刻蚀，如图2所示，形成沟槽1、沟槽2、沟槽3；
S3：如图3所示，湿法刻蚀SIN层，然后去除硬膜氧化层，使沟槽开口处SIN向内缩，形成沟槽开口处CD大于沟槽内部CD，避免后续多晶硅填充形成空洞；
S4:如图4所示，用热氧化炉管工艺生长氧化膜，覆盖表面及沟槽侧壁及底部，氧化膜厚度根据设计耐压而定；
S5：如图5所示，多晶硅填充，要求填满整个沟槽且无空洞；对多晶硅表面进行CMP研磨，使多晶硅表面平整；
S6:如图6所示，对多晶硅第一次刻蚀，刻蚀与硅表面齐平；然后通过光刻光阻将隔离栅连出区域部分进行遮挡；
S7：如图7所示，对多晶硅进行第二次刻蚀，刻蚀到沟槽内部，深度视下方电荷平衡区域的长度要求而定，并且沟槽上部需要预留一定长度给控制栅，用来调节沟道长度；
S8:如图8所示，以剩余多晶硅为掩膜整面湿法刻蚀厚氧化层，以去除沟槽表面及上壁端多余的厚氧化层，采用过刻蚀的方式对厚氧化层进行刻蚀并通过刻蚀时间来控制厚氧化层的过刻量，过刻蚀即刻蚀厚氧化层至其上表面与剩余的多晶硅上表面齐平后继续对厚氧化层进行刻蚀，最终使cell区和控制栅连出区的厚氧化层的上表面略低于沟槽底部多晶硅表面，去除光阻；
S9:如图9所示，填充沟槽上方的栅电极和沟槽底部的多晶硅电极之间的绝缘氧化层，所填充绝缘氧化层厚度取决于沟槽底部多晶硅表面距离硅表面的距离，填充方法是先使用HDPCVD，根据填充厚度决定是一步填充还是多步填充，根据多次分组实验发现，一般厚度大于20K采用多步填充方法的效果会更好，再使用SACVD填充上面的绝缘氧化层。本专利使用HDPCVD+SACVD方法填充绝缘氧化层，HDPCVD是同步沉积与刻蚀的方法，能避免随着填充时间沟槽开口处CD会减小的情况，能够有效的避免所形成的底部绝缘隔离层中产生有空洞，避免栅电极和隔离多晶硅电极短接的情况。
S10:如图10所示，CMP表面平整化，湿法去除硅表面SiN层；
S11：绝缘隔离氧化层退火，使膜层更致密，其退火条件N2、环境 1100℃/30min；
S12:由于本专利后面的绝缘隔离氧化层是湿法刻蚀方法，其具有各向同性刻蚀特性，为了避免侧钩现象(如图11所示)，需预先把mase表面的残留氧化层去除干净，本专利使用LHF溶液(氢氟酸与水比例1:50)，该刻蚀液的速度稳定，能完全去除表面残留厚度的氧化膜。
S13:光刻光阻将隔离栅连出区遮挡，由于本专利后面的绝缘隔离氧化层是湿法刻蚀方法，其具有各向同性刻蚀特性，为了避免侧钩现象(如图11所示)，需要设计PR覆盖在硅表面的宽度大于绝缘隔离氧化层湿法刻蚀深度的3倍；
S14:如图12所示，湿法刻蚀绝缘隔离氧化层，其预留厚度需大于 2500A，通过上述去除表面oxide及控制光阻遮挡隔离栅连出区的宽度可以消除侧钩现象，同时湿法刻蚀也能消除干法刻蚀表面尖角凸起现象；
S15：如图13所示，去除光阻之后，和传统MOSFET工艺一样，在沟槽侧壁形成栅氧化层，其厚度根据耐压及阈值电压而定；
S16：如图14所示，和传统MOSFET工艺一样，在沟槽中填入多晶硅形成多晶硅栅极层，并通过回刻，使栅多晶硅界面略低于硅表面；离子注入形成体区及通过光刻进行源区离子注入，并分别进行推进；
S17：如图15所示：沉积氧化层形成所述的绝缘介质层，孔刻蚀并填充金属分别形成源极金属层、隔离栅连出金属层、控制栅连出金属层，背金形成漏极金属层。
以上所述各结构和工艺均为现有技术，本领域技术人员可使用任意可实现其对应功能现有设计。
以上所述的仅是本发明的优选实施方式，应当指出，对于本领域的普通技术人员来说，在不脱离本发明创造构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。
Claims (4)
1.一种隔离栅沟槽型MOSFET器件的制造方法，其特征是包括以下工艺步骤：
S1：提供衬底晶片，在衬底上长有外延层；
S2:在外延层上通过热炉管工艺及PECVD生长一层SIN层和SiO2硬膜层，通过版图设计，光刻定义出Cell区、沟槽底部的多晶硅隔离栅连出区域、控制栅连出区域，对硬膜进行刻蚀，去除光阻后，以硬膜为掩膜层进行硅的深沟槽刻蚀，形成沟槽1、沟槽2、沟槽3；
S3：湿法刻蚀SIN层，然后去除硬膜氧化层，使沟槽开口处SIN向内缩，形成沟槽开口处CD大于沟槽内部CD；
S4:用热氧化炉管工艺生长氧化膜，覆盖表面及沟槽侧壁及底部；
S5：进行多晶硅填充，填满整个沟槽且无空洞，对多晶硅表面进行CMP研磨，使多晶硅表面平整；
S6:对多晶硅进行第一次刻蚀，刻蚀与硅表面齐平，然后通过光刻光阻将隔离栅连出区域部分进行遮挡；
S7：对多晶硅进行第二次刻蚀，刻蚀到沟槽内部，沟槽上部预留用来调节沟道长度的给控制栅的长度；
S8:以剩余多晶硅为掩膜整面湿法刻蚀厚氧化层，去除沟槽表面及上壁端多余的厚氧化层，采用过刻蚀的方式即刻蚀厚氧化层至其上表面与剩余的多晶硅上表面齐平后继续对厚氧化层进行刻蚀，最终使cell区和控制栅连出区的厚氧化层的上表面略低于沟槽底部多晶硅表面，去除光阻；
S9:填充沟槽上方的栅电极和沟槽底部的多晶硅电极之间的绝缘氧化层，填充时先使用HDPCVD，再使用SACVD填充上面的绝缘氧化层；
S10:CMP表面平整化，湿法去除硅表面SiN层；
S11：绝缘隔离氧化层退火，退火条件为N2、环境1100℃/30min；
S12:为避免侧钩现象，预先把mase表面的残留氧化层去除干净，采用LHF溶液完全去除表面残留厚度的氧化膜；
S13:光刻光阻将隔离栅连出区遮挡，为避免侧钩现象，设计PR覆盖在硅表面的宽度大于绝缘隔离氧化层湿法刻蚀深度的3倍；
S14:湿法刻蚀绝缘隔离氧化层，预留厚度大于2500A，通过去除表面oxide及控制光阻遮挡隔离栅连出区的宽度消除侧钩现象，同时湿法刻蚀消除干法刻蚀表面尖角凸起现象；
S15：去除光阻之后，在沟槽侧壁形成栅氧化层；
S16：在沟槽中填入多晶硅形成多晶硅栅极层，并通过回刻使栅多晶硅界面略低于硅表面，离子注入形成体区及通过光刻进行源区离子注入，并分别进行推进；
S17：沉积氧化层形成绝缘介质层，孔刻蚀并填充金属分别形成源极金属层、隔离栅连出金属层、控制栅连出金属层，背金形成漏极金属层。
2.如权利要求1所述的一种隔离栅沟槽型MOSFET器件的制造方法，其特征是所述的S9中，填充绝缘氧化层厚度取决于沟槽底部多晶硅表面距离硅表面的距离，使用HDPCVD时根据填充厚度决定进行一步填充或多步填充，如果厚度大于20K，则采用多步填充。
3.如权利要求1所述的一种隔离栅沟槽型MOSFET器件的制造方法，其特征是所述的S12中，LHF溶液中氢氟酸与水比例1:50。
4.一种隔离栅沟槽型MOSFET器件，其特征是由权利要求1-3任一项所述的一种隔离栅沟槽型MOSFET器件的制造方法制造而成。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110011365.4A CN112802754B (zh) | 2021-01-06 | 2021-01-06 | 一种隔离栅沟槽型mosfet器件及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110011365.4A CN112802754B (zh) | 2021-01-06 | 2021-01-06 | 一种隔离栅沟槽型mosfet器件及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112802754A CN112802754A (zh) | 2021-05-14 |
| CN112802754B true CN112802754B (zh) | 2022-04-08 |
Family
ID=75808388
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110011365.4A Active CN112802754B (zh) | 2021-01-06 | 2021-01-06 | 一种隔离栅沟槽型mosfet器件及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112802754B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113851523B (zh) * | 2021-09-02 | 2022-12-13 | 深圳市威兆半导体股份有限公司 | 一种屏蔽栅mosfet及制作方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101459135A (zh) * | 2007-12-14 | 2009-06-17 | 上海华虹Nec电子有限公司 | 沟槽型双层栅功率mos器件结构实现方法 |
| CN101894789A (zh) * | 2009-05-18 | 2010-11-24 | 台湾积体电路制造股份有限公司 | 隔离结构的制造方法 |
| CN106298945A (zh) * | 2016-09-30 | 2017-01-04 | 上海华虹宏力半导体制造有限公司 | 屏蔽栅沟槽型mosfet工艺方法 |
| CN109148585A (zh) * | 2018-08-14 | 2019-01-04 | 上海华虹宏力半导体制造有限公司 | 沟槽mosfet及其制造方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9680003B2 (en) * | 2015-03-27 | 2017-06-13 | Nxp Usa, Inc. | Trench MOSFET shield poly contact |
-
2021
- 2021-01-06 CN CN202110011365.4A patent/CN112802754B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101459135A (zh) * | 2007-12-14 | 2009-06-17 | 上海华虹Nec电子有限公司 | 沟槽型双层栅功率mos器件结构实现方法 |
| CN101894789A (zh) * | 2009-05-18 | 2010-11-24 | 台湾积体电路制造股份有限公司 | 隔离结构的制造方法 |
| CN106298945A (zh) * | 2016-09-30 | 2017-01-04 | 上海华虹宏力半导体制造有限公司 | 屏蔽栅沟槽型mosfet工艺方法 |
| CN109148585A (zh) * | 2018-08-14 | 2019-01-04 | 上海华虹宏力半导体制造有限公司 | 沟槽mosfet及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112802754A (zh) | 2021-05-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9245963B2 (en) | Insulated gate semiconductor device structure | |
| CN203325907U (zh) | 绝缘栅半导体装置结构 | |
| US9029215B2 (en) | Method of making an insulated gate semiconductor device having a shield electrode structure | |
| CN104701183B (zh) | 具有厚底部屏蔽氧化物的沟槽dmos器件的制备 | |
| US20180315846A1 (en) | Scalable sgt structure with improved fom | |
| US9472630B2 (en) | Deposit/etch for tapered oxide | |
| TWI471942B (zh) | 半導體裝置及其製造方法 | |
| KR102614549B1 (ko) | 트렌치 전계효과 트랜지스터 구조 및 그 제조 방법 | |
| KR20040068203A (ko) | 반도체 장치 및 반도체 장치의 형성 방법 | |
| JP6185062B2 (ja) | テーパ付けされた酸化物の堆積／エッチング | |
| CN114038751A (zh) | 一种上下结构的屏蔽栅mosfet器件的制作方法 | |
| CN111785625A (zh) | 超级结器件的工艺方法 | |
| CN115799339A (zh) | 一种屏蔽栅沟槽mosfet结构及其制造方法 | |
| CN112802754B (zh) | 一种隔离栅沟槽型mosfet器件及其制造方法 | |
| CN114744021A (zh) | 一种碳化硅槽栅功率mosfet器件及制备方法 | |
| CN114141621A (zh) | 具有***栅的载流子存储槽栅双极型晶体管及其制备方法 | |
| CN104253050B (zh) | 一种槽型横向mosfet器件的制造方法 | |
| CN112864250A (zh) | 改善栅漏电荷的沟槽型功率半导体器件及其制备方法 | |
| CN116884972A (zh) | 一种sgt功率器件及其制作方法 | |
| WO2024026904A1 (zh) | 一种低压超结沟槽mos器件的制备方法及结构 | |
| CN218274607U (zh) | 一种降低栅电荷的碳化硅mosfet | |
| CN114975126B (zh) | 一种降低栅电荷的屏蔽栅沟槽型mosfet制造方法 | |
| CN115810546A (zh) | 一种具有高k介质的屏蔽栅沟槽MOSFET的制造方法 | |
| CN115642088A (zh) | 一种沟槽型SiC MOSFET器件结构及其制造方法 | |
| CN111261702A (zh) | 沟槽型功率器件及其形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information | ||
| CB02 | Change of applicant information |
Address after: No. 88, Zhongtong East Road, Shuofang street, Xinwu District, Wuxi City, Jiangsu Province Applicant after: Jiangsu Donghai Semiconductor Co.,Ltd. Address before: No. 88, Zhongtong East Road, Shuofang street, Xinwu District, Wuxi City, Jiangsu Province Applicant before: WUXI ROUM SEMICONDUCTOR TECHNOLOGY Co.,Ltd. |
|
| GR01 | Patent grant | ||
| GR01 | Patent grant |