CN108389899A - Rc-igbt器件及其工艺方法 - Google Patents
Rc-igbt器件及其工艺方法 Download PDFInfo
- Publication number
- CN108389899A CN108389899A CN201810110324.9A CN201810110324A CN108389899A CN 108389899 A CN108389899 A CN 108389899A CN 201810110324 A CN201810110324 A CN 201810110324A CN 108389899 A CN108389899 A CN 108389899A
- Authority
- CN
- China
- Prior art keywords
- type
- heavily doped
- area
- igbt
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 7
- 239000010410 layer Substances 0.000 claims abstract description 63
- 239000000725 suspension Substances 0.000 claims abstract description 33
- 239000000758 substrate Substances 0.000 claims abstract description 16
- 239000002184 metal Substances 0.000 claims abstract description 10
- 239000002344 surface layer Substances 0.000 claims abstract description 4
- 238000004519 manufacturing process Methods 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 4
- 238000002347 injection Methods 0.000 description 4
- 239000007924 injection Substances 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Bipolar Transistors (AREA)
Abstract
本发明公开了一种RC‑IGBT器件，在衬底正面具有栅极沟槽及体区，体区中还具有第一重掺杂P型区及第一重掺杂N型区，衬底表面具有层间介质及金属引出的发射极，在衬底背面表层从内向外一次具有N型缓冲层及第二重掺杂P型区，还具有第二重掺杂N型区，所述第二重掺杂P型区与第二重掺杂N型区位于同一层，衬底表面覆盖背面金属形成集电极；所述N型缓冲层中，还具有多个P型悬浮注入层。本发明所述的RC‑IGBT器件，通过在N型缓冲层中内引入多个P型悬浮注入层，限制栅极沟道导通后流经第二重掺杂区被集电极收集的电流路径，使得更多的电子电流流经第二重掺杂区域的上方，从而时使RC‑IGBT提前进入双极导电模式，减小或避免RC‑IGBT发生snap‑back现象。
Description
技术领域
本发明涉及半导体器件领域，特别是指一种RC-IGBT器件。
背景技术
IGBT(Insulated Gate Bipolar Transistor)绝缘栅双极型晶体管，是由BJT(双极型三极管)和MOS(绝缘栅型场效应管)组成的复合全控型电压驱动式功率半导体器件,其开关速度虽较功率MOS低，但远高于BJT，又因是电压控制器件，控制电路简单，稳定性好，兼有MOSFET的高输入阻抗和GTR的低导通压降两方面的优点。
通常在IGBT产品的应用中，需要搭配并联相应规格的FRD(快速恢复二极管)产品作为关断时的电流泄放回路，保护IGBT芯片。为降低器件制造以及封装成本，可将IGBT与FRD集成在同一个芯片中，即RC-IGBT。
EMI(Electromagnetic Interference)电磁干扰，RC-IGBT器件本身需要具有降低应用电路中的EMI的能力，才能在终端电路中正常使用。
如图1及图2所示的是一种传统的RC-IGBT器件，其中图1是采用重复原胞结构，图2是采用dummy结构，以N型RC-IGBT为例说明，P型同样适用。正面工艺同传统IGBT工艺一致，通过在IGBT背面增加一步背面光刻，注入形成N+区域，达到将二极管集成到IGBT器件内部的目的。RC-IGBT可以实现用单个器件取代IGBT与续流二极管并连，应用在功率转换器中，达到降低损耗和降低封装寄生参数的影响。如图2中所示，栅极加正向偏压，沟道导通后，电子将由发射极N+经沟道、N-区(即1区)、最后流经A区被集电极N+(即第二重掺杂N型区5)收集。此时，器件属性等同于单极器件；当Vce两端的电压增大到一定值VSB(snap-backvoltage)后，集电极处P+区(即第二重掺杂P型区3)与buffer层导通，器件进入双极导电模式，导通电阻下降，Vce下降，形成RC-IGBT特有的snap-back现象。
发明内容
本发明所要解决的技术问题在于提供一种RC-IGBT器件，改善器件的snap-back现象，优化RC-IGBT的通态特性。
为解决上述问题，本发明所述的一种RC-IGBT器件，包含：在衬底正面具有栅极沟槽及体区，体区中还具有第一重掺杂P型区及第一重掺杂N型区，衬底表面具有层间介质及金属引出的发射极，在衬底背面表层从内向外一次具有N型缓冲层及第二重掺杂P型区，还具有第二重掺杂N型区，所述第二重掺杂P型区与第二重掺杂N型区位于同一层，衬底表面覆盖背面金属形成集电极；
所述N型缓冲层中，还具有多个P型悬浮注入层。
进一步地，所述的多个P型悬浮注入层，其中，第二重掺杂N型区的上方的P型悬浮注入层长度与第二重掺杂N型区长度相同；第二重掺杂P型区上方的多个P型悬浮注入层是多个间隔排列。
进一步地，所述第二重掺杂P型区上方的N型缓冲层中的多个P型悬浮注入层，是不等距排列，越靠近第二重掺杂N型区间距越小，越远离第二重掺杂N型区间距越大；但每个P型悬浮注入层的长度相同。
进一步地，所述P型悬浮注入层限制栅极沟道导通后流经第二重掺杂N型区域被集电极收集的电流路径，使得更多的电子电流流经第二重掺杂P型区域的上方，利于第二重掺杂P型区与N型缓冲层之间PN结的导通，从而时使RC-IGBT提前进入双极导电模式。
进一步地，所述通过合理的调整P型悬浮注入层的间距变化，减小或避免RC-IGBT发生snap-back现象。
本发明所述的RC-IGBT器件，通过在N型缓冲层中内引入多个P型悬浮注入层，限制栅极沟道导通后流经第二重掺杂区被集电极收集的电流路径，使得更多的电子电流流经第二重掺杂区域的上方，利于第二重掺杂区与N型缓冲层之间PN结的导通。从而时使RC-IGBT提前进入双极导电模式，通过合理的调整P型悬浮层的间距变化，减小或避免RC-IGBT发生snap-back现象。
附图说明
图1是传统RC-IGBT器件结构示意图，是采用重复元胞结构的RC-IGBT。
图2是传统RC-IGBT器件结构示意图，是采用dummy结构的RC-IGBT。
图3是本发明RC-IGBT器件结构示意图，在N型缓冲层中引入多个P型悬浮注入层。
图4是本发明RC-IGBT器件中N型缓冲层的局部放大图。
图5是本发明RC-IGBT器件的电流路径示意图。
附图标记说明
1是轻掺杂N型区，2是N型缓冲层，3是第二重掺杂P型区，4是背面接触金属(集电极)，5是第二重掺杂N型区，6是栅极，7是体区，8是介质层，9是第一重掺杂P型区，10是正面金属(发射极)，11是第一重掺杂N型区，12是P型悬浮注入层。
具体实施方式
本发明所述的RC-IGBT器件，如图3所示：在衬底正面具有栅极沟槽6及体区7，体区7还具有第一重掺杂P型区9和第一重掺杂N型区11，衬底表面具有层间介质8及金属引出的发射极10，在衬底背面表层从内向外一次具有N型缓冲层2及第二重掺杂P型区3，还具有第二重掺杂N型区5，所述第二重掺杂P型区3与第二重掺杂N型区5位于同一层，衬底表面覆盖背面金属形成集电极4。
所述N型缓冲层中，还具有多个P型悬浮注入层12。
所述的多个P型悬浮注入层，其中，第二重掺杂N型区的上方的P型悬浮注入层长度与第二重掺杂N型区长度相同；第二重掺杂P型区上方的多个P型悬浮注入层是多个间隔排列。所述第二重掺杂P型区上方的N型缓冲层中的多个P型悬浮注入层，是不等距排列，越靠近第二重掺杂N型区间距越小，越远离第二重掺杂N型区间距越大；但每个P型悬浮注入层的长度相同。
具体来说，如图4所示，是图3中N型缓冲层的局部放大示意图，Lf1是第二重掺杂N型区5上方的P型悬浮注入层的长度，其与第二重掺杂N型区5的长度Ln相同，即Lf1＝Ln,Lp是第二重掺杂P型区的长度，Lf2是第二P型注入区3上方的P型悬浮注入层的长度，多该区域所有的P型悬浮注入层的长度Lf2均相同，靠近第二重掺杂N型区5的最近的P型悬浮注入层的间距Ls1最小，越远离第二重掺杂N型区5的间距越大，即Ls1<Ls2<Ls3<……。P型悬浮注入层就是不连续的、有间距的P型注入，可以为条形，也可以为孔洞之类的形状。一般采用高能注入，以N型缓冲层注入深度为4微米为例，P型悬浮注入层的深度在1～1.5微米。
如图5所示，P型悬浮注入层限制栅极沟道导通后流经第二重掺杂N型区域被集电极收集的电流路径，使得更多的电子电流流经第二重掺杂P型区域的上方，利于第二重掺杂P型区与N型缓冲层之间PN结的导通，从而时使RC-IGBT提前进入双极导电模式。通过合理的调整P型悬浮注入层的间距变化，减小或避免RC-IGBT发生snap-back现象。
以上仅为本发明的优选实施例，并不用于限定本发明。对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (5)
1.一种RC-IGBT器件，在衬底正面具有栅极沟槽及体区，体区中还具有第一重掺杂P型区及第一重掺杂N型区，衬底表面具有层间介质及金属引出的发射极，在衬底背面表层从内向外一次具有N型缓冲层及第二重掺杂P型区，还具有第二重掺杂N型区，所述第二重掺杂P型区与第二重掺杂N型区位于同一层，衬底表面覆盖背面金属形成集电极；其特征在于：
所述N型缓冲层中，还具有多个P型悬浮注入层。
2.如权利要求1所述的RC-IGBT器件，其特征在于：所述的多个P型悬浮注入层，其中，第二重掺杂N型区的上方的P型悬浮注入层长度与第二重掺杂N型区长度相同；第二重掺杂P型区上方的多个P型悬浮注入层是多个间隔排列。
3.制造如权利要求2所述的RC-IGBT器件的工艺方法，其特征在于：所述第二重掺杂P型区上方的N型缓冲层中的多个P型悬浮注入层，是不等距排列，越靠近第二重掺杂N型区间距越小，越远离第二重掺杂N型区间距越大；但每个P型悬浮注入层的长度相同。
4.如权利要求1所述的RC-IGBT器件的工艺方法，其特征在于：所述P型悬浮注入层限制栅极沟道导通后流经第二重掺杂N型区域被集电极收集的电流路径，使得更多的电子电流流经第二重掺杂P型区域的上方，利于第二重掺杂P型区与N型缓冲层之间PN结的导通，从而时使RC-IGBT提前进入双极导电模式。
5.如权利要求3所述的RC-IGBT器件的工艺方法，其特征在于：所述通过合理的调整P型悬浮注入层的间距变化，减小或避免RC-IGBT发生snap-back现象。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810110324.9A CN108389899A (zh) | 2018-02-05 | 2018-02-05 | Rc-igbt器件及其工艺方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810110324.9A CN108389899A (zh) | 2018-02-05 | 2018-02-05 | Rc-igbt器件及其工艺方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN108389899A true CN108389899A (zh) | 2018-08-10 |
Family
ID=63075195
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810110324.9A Pending CN108389899A (zh) | 2018-02-05 | 2018-02-05 | Rc-igbt器件及其工艺方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108389899A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110504307A (zh) * | 2019-08-28 | 2019-11-26 | 重庆邮电大学 | 一种具有栅控集电极的sa-ligbt器件 |
| CN110571264A (zh) * | 2019-09-17 | 2019-12-13 | 重庆邮电大学 | 一种具有多通道电流栓的sa-ligbt器件 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070158680A1 (en) * | 2006-01-10 | 2007-07-12 | Denso Corporation | Semiconductor device having IGBT and diode |
| CN103311287A (zh) * | 2013-03-11 | 2013-09-18 | 电子科技大学 | 一种具有系列p浮空埋层的rc-igbt |
-
2018
- 2018-02-05 CN CN201810110324.9A patent/CN108389899A/zh active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070158680A1 (en) * | 2006-01-10 | 2007-07-12 | Denso Corporation | Semiconductor device having IGBT and diode |
| CN103311287A (zh) * | 2013-03-11 | 2013-09-18 | 电子科技大学 | 一种具有系列p浮空埋层的rc-igbt |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110504307A (zh) * | 2019-08-28 | 2019-11-26 | 重庆邮电大学 | 一种具有栅控集电极的sa-ligbt器件 |
| CN110504307B (zh) * | 2019-08-28 | 2023-03-14 | 重庆邮电大学 | 一种具有栅控集电极的sa-ligbt器件 |
| CN110571264A (zh) * | 2019-09-17 | 2019-12-13 | 重庆邮电大学 | 一种具有多通道电流栓的sa-ligbt器件 |
| CN110571264B (zh) * | 2019-09-17 | 2023-03-24 | 重庆邮电大学 | 一种具有多通道电流栓的sa-ligbt器件 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110797403B (zh) | 一种rc-igbt半导体装置 | |
| CN108321196B (zh) | 一种沟槽栅电荷存储型igbt及其制作方法 | |
| CN103413824B (zh) | 一种rc-ligbt器件及其制作方法 | |
| CN109768080B (zh) | 一种具有mos控制空穴通路的igbt器件 | |
| JP2011204803A (ja) | 半導体装置 | |
| CN108321193B (zh) | 一种沟槽栅电荷存储型igbt及其制作方法 | |
| US10340373B2 (en) | Reverse conducting IGBT | |
| CN110265391B (zh) | 一种内嵌浮空n+区的ligbt型esd防护器件 | |
| JP6809586B2 (ja) | 半導体装置 | |
| CN108336085A (zh) | 一种栅极嵌入小岛式可控硅静电防护器件 | |
| CN111834449B (zh) | 一种具有背面双mos结构的快速关断rc-igbt器件 | |
| CN116504817B (zh) | 开关速度快且损耗低的rc-igbt结构及其制备方法 | |
| CN112701159A (zh) | 一种多沟道沟槽绝缘栅双极型晶体管及其制造方法 | |
| CN110571264B (zh) | 一种具有多通道电流栓的sa-ligbt器件 | |
| CN109244128B (zh) | 一种半封闭式屏蔽栅iegt器件结构及其制作方法 | |
| CN107305909A (zh) | 一种逆导型igbt背面结构及其制备方法 | |
| CN108389899A (zh) | Rc-igbt器件及其工艺方法 | |
| JP2013145903A (ja) | 半導体装置 | |
| CN105633140B (zh) | 一种双层部分soi ligbt器件及其制造方法 | |
| JP2015181178A (ja) | 半導体装置 | |
| WO2023109124A1 (zh) | Igbt器件 | |
| CN207938608U (zh) | 一种栅极嵌入小岛式可控硅静电防护器件 | |
| US11631666B2 (en) | Semiconductor device | |
| US20150187922A1 (en) | Power semiconductor device | |
| CN103872113A (zh) | 一种隧穿型逆导igbt及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WD01 | Invention patent application deemed withdrawn after publication | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20180810 |