JP4006398B2 - 静電放電保護デバイスを有する集積回路 - Google Patents
静電放電保護デバイスを有する集積回路 Download PDFInfo
- Publication number
- JP4006398B2 JP4006398B2 JP2003431428A JP2003431428A JP4006398B2 JP 4006398 B2 JP4006398 B2 JP 4006398B2 JP 2003431428 A JP2003431428 A JP 2003431428A JP 2003431428 A JP2003431428 A JP 2003431428A JP 4006398 B2 JP4006398 B2 JP 4006398B2
- Authority
- JP
- Japan
- Prior art keywords
- doped region
- region
- doped
- protection device
- esd protection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000000758 substrate Substances 0.000 claims description 61
- 238000002955 isolation Methods 0.000 claims description 29
- 239000012212 insulator Substances 0.000 claims description 17
- 229910052710 silicon Inorganic materials 0.000 claims description 9
- 239000010703 silicon Substances 0.000 claims description 9
- 239000004065 semiconductor Substances 0.000 description 23
- 238000005516 engineering process Methods 0.000 description 18
- 230000008901 benefit Effects 0.000 description 13
- 238000000034 method Methods 0.000 description 13
- 230000008569 process Effects 0.000 description 13
- 230000015572 biosynthetic process Effects 0.000 description 8
- 239000002019 doping agent Substances 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 239000011521 glass Substances 0.000 description 6
- 239000007943 implant Substances 0.000 description 6
- 238000002347 injection Methods 0.000 description 6
- 239000007924 injection Substances 0.000 description 6
- 238000001020 plasma etching Methods 0.000 description 6
- 238000000926 separation method Methods 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 3
- 230000006378 damage Effects 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 230000006872 improvement Effects 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000013643 reference control Substances 0.000 description 3
- 230000007704 transition Effects 0.000 description 3
- AXQKVSDUCKWEKE-UHFFFAOYSA-N [C].[Ge].[Si] Chemical compound [C].[Ge].[Si] AXQKVSDUCKWEKE-UHFFFAOYSA-N 0.000 description 2
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000007599 discharging Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 229910003811 SiGeC Inorganic materials 0.000 description 1
- MXSJNBRAMXILSE-UHFFFAOYSA-N [Si].[P].[B] Chemical compound [Si].[P].[B] MXSJNBRAMXILSE-UHFFFAOYSA-N 0.000 description 1
- 125000004432 carbon atom Chemical group C* 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000005686 electrostatic field Effects 0.000 description 1
- 238000005421 electrostatic potential Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000005429 filling process Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/0814—Diodes only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Element Separation (AREA)
Description
前記基板の内部にある、第2のドーパントの型の第1のドープされた領域と、
前記第1のドープされた領域の上にある第2のドープされた領域と、
前記第2のドープされた領域の上にある第3のドープされた領域と、
前記第3のドープされた領域の縁部を画定する縁構造と、
前記第2のドープされた領域を前記基板から隔離する第4の構造とを備える半導体デバイス。
(2)前記第4の構造が、前記第2のドーパントの型のドープされた領域である、上記(1)に記載の半導体デバイス。
(3)前記第4の構造が、絶縁物である、上記(1)に記載の半導体デバイス。
(4)前記第4の構造が、絶縁された側壁である、上記(3)に記載の半導体デバイス。
(5)前記縁構造が、浅いトレンチ分離である、上記(1)に記載の半導体デバイス。
(6)前記縁構造が、ポリシリコン・ゲート構造である、上記(1)に記載の半導体デバイス。
(7)前記第4の構造が、トレンチ分離(TI)である、上記(3)に記載の半導体デバイス。
(8)前記第4の構造が、深いトレンチ分離(DTI)である、上記(3)に記載の半導体デバイス。
(9)複数のデバイスを備える半導体であって、前記デバイスのそれぞれが、
第1のドーパントの型の基板と、
前記基板の内部にある、第2のドーパントの型の第1のドープされた領域と、
前記第1のドープされた領域の上にある第2のドープされた領域と、
前記第2のドープされた領域の上にある第3のドープされた領域と、
前記第3のドープされた領域の縁部を画定する縁構造と、
前記第2のドープされた領域を前記基板から隔離する第4の構造とを有する半導体。
(10)前記複数のデバイスのうちの第1のデバイスが、前記複数のデバイスのうちの第2のデバイスに直列に結合されている、上記(9)に記載の半導体。
(11)前記複数のデバイスのうちの前記第2のデバイスの縁構造が、基準制御回路に結合されている、上記(10)に記載の半導体。
(12)前記基準制御回路が、前記縁構造へのバイアス印加を制御する、上記(11)に記載の半導体。
(13)前記第1のドープされた領域が、前記第1のドープされた領域へのバイアス印加を制御する基準制御回路に接続される、上記(11)に記載の半導体。
(14)前記デバイスの各々の前記第4の構造が、前記第2のドーパントの型のドープされた領域である、上記(12)に記載の半導体。
(15)前記デバイスの各々の前記第4の構造が、絶縁物である、上記(12)に記載の半導体。
(16)前記デバイスの各々の前記第4の構造が、絶縁された側壁である、上記(15)に記載の半導体。
(17)前記デバイスのうちの1つの前記縁構造の1つが、ポリシリコン・ゲートである、上記(12)に記載の半導体。
(18)前記デバイスのうちの1つの前記第4の構造の1つが、トレンチ分離(TI)である、上記(12)に記載の半導体。
(19)互いに直列に結合された複数のトリプル・ウェル・ダイオードを備える回路であって、前記ダイオードの各々が共有のnドープ領域を有するものである回路。
(20)さらに、
前記共有のnドープ領域へのバイアス印加を制御するように、前記共有のnドープ領域に結合された制御デバイスを備える、上記(19)に記載の回路。
3、3A、3B、103A nウェル領域(nドープ領域、陰極)
8、108、108A n−バンド構造
5、105、105A pドープ領域(陽極)
6、106 p−ドープ領域
10 基板
103、103A、103B、トレンチ分離構造(TI)
113、113A、133、133B 深いトレンチ分離構造(DTI)
164、1816、1818、1900 制御回路(VREF)
Claims (9)
- 静電放電保護デバイスを有する集積回路であって、
pドープ基板に互いに隣接して設けられた第1静電放電(ESD)保護デバイス及び第2ESD保護デバイスを備え、
前記第1ESD保護デバイスは、
前記pドープ基板に埋設された第1nドープ領域と、
該第1nドープ領域上に設けられた第1pドープ領域と、
該第1pドープ領域を囲むように且つ該第1pドープ領域とpn接合を形成するように前記pドープ基板の表面から前記第1nドープ領域にまで延びる第2nドープ領域と、
前記第1pドープ領域の上部のうちの一部に設けられた第2pドープ領域と、
前記第1pドープ領域の前記上部に設けられ且つ前記第2pドープ領域を囲む第1絶縁物領域と有し、
前記第2ESD保護デバイスは、
前記pドープ基板に埋設された第3nドープ領域と、
該第3nドープ領域上に設けられた第3pドープ領域と、
該第3pドープ領域を囲むように且つ該第3pドープ領域とpn接合を形成するように前記pドープ基板の表面から前記第3nドープ領域にまで延びる第4nドープ領域と、
前記第3pドープ領域の上部のうちの一部に設けられた第4pドープ領域と、
前記第3pドープ領域の前記上部に設けられ且つ前記第4pドープ領域を囲む第2絶縁物領域と有し、
前記集積回路の入力パッドが、前記第1ESD保護デバイスのうち陽極領域である前記第2pドープ領域に接続され、
前記第1ESD保護デバイスのうち陰極領域である前記第2nドープ領域が、前記第2ESD保護デバイスのうち陽極領域である前記第4pドープ領域に接続され、
前記第2ESD保護デバイスのうち陰極領域である前記第4nドープ領域が、前記集積回路の電源に接続されていることを特徴とする集積回路。 - 前記pドープ基板は、シリコンであることを特徴とする請求項1に記載の集積回路。
- 前記第1ESD保護デバイス及び前記第2ESD保護デバイスのそれぞれを囲んで浅いトレンチ分離領域が設けられていることを特徴とする請求項1に記載の集積回路。
- 静電放電保護デバイスを有する集積回路であって、
pドープ基板に互いに隣接して設けられた第1静電放電(ESD)保護デバイス及び第2ESD保護デバイスを備え、
前記第1ESD保護デバイスは、
前記pドープ基板に埋設された第1nドープ領域と、
該第1nドープ領域上に設けられた第1pドープ領域と、
該第1pドープ領域を囲むように且つ該第1pドープ領域とpn接合を形成するように前記pドープ基板の表面から前記第1nドープ領域にまで延びる第2nドープ領域と、
前記第1pドープ領域の上部のうちの一部に設けられた第2pドープ領域と、
前記第1pドープ領域の上記上部に上記第2pドープ領域から離れて設けられた第5nドープ領域と、
前記第1pドープ領域の上記上部に上記第2pドープ領域及び上記第5nドープ領域から離れて設けられた第6nドープ領域と、
前記第1pドープ領域の前記上部に設けられ且つ前記第2pドープ領域、前記第5nドープ領域及び前記第6nドープ領域を囲む第1絶縁物領域と有し、
前記第2ESD保護デバイスは、
前記pドープ基板に埋設された第3nドープ領域と、
該第3nドープ領域上に設けられた第3pドープ領域と、
該第3pドープ領域を囲むように且つ該第3pドープ領域とpn接合を形成するように前記pドープ基板の表面から前記第3nドープ領域にまで延びる第4nドープ領域と、
前記第3pドープ領域の上部のうちの一部に設けられた第4pドープ領域と、
前記第3pドープ領域の上記上部に上記第4pドープ領域から離れて設けられた第7nドープ領域と、
前記第3pドープ領域の上記上部に上記第4pドープ領域及び上記第7nドープ領域から離れて設けられた第8nドープ領域と、
前記第3pドープ領域の前記上部に設けられ且つ前記第4pドープ領域、前記第7nドープ領域及び前記第8nドープ領域を囲む第2絶縁物領域と有し、
前記第1ESD保護デバイスの前記第2nドープ領域及び前記第2ESD保護デバイスの前記第4nドープ領域の互いに隣接する部分は一体化された1つのnドープ領域にされており、
前記集積回路の入力パッドが、前記第1ESD保護デバイスのうち陽極領域である前記第2pドープ領域に接続され、
前記第1ESD保護デバイスのうち陰極領域である前記第5nドープ領域及び前記第6nドープ領域が、前記第2ESD保護デバイスのうち陽極領域である前記第4pドープ領域に接続され、
前記第2ESD保護デバイスのうち陰極領域である前記第7nドープ領域及び前記第8nドープ領域が、前記集積回路の電源に接続されていることを特徴とする集積回路。 - 前記pドープ基板は、シリコンであることを特徴とする請求項4に記載の集積回路。
- 前記第1ESD保護デバイス及び前記第2ESD保護デバイスを囲んで浅いトレンチ分離領域が設けられていることを特徴とする請求項4に記載の集積回路。
- 静電放電保護デバイスを有する集積回路であって、
pドープ基板に互いに隣接して設けられた第1静電放電(ESD)保護デバイス、第2ESD保護デバイス及び第3ESD保護デバイスを備え、
前記第1ESD保護デバイスは、
前記pドープ基板に埋設された第1nドープ領域と、
該第1nドープ領域上に設けられた第1pドープ領域と、
該第1pドープ領域を囲むように且つ該第1pドープ領域とpn接合を形成するように前記pドープ基板の表面から前記第1nドープ領域にまで延びる第2nドープ領域と、
前記第1pドープ領域の上部のうちの一部に設けられた第2pドープ領域と、
前記第1pドープ領域の前記上部に設けられ且つ前記第2pドープ領域を囲む第1絶縁物領域と有し、
前記第2ESD保護デバイスは、
前記pドープ基板に埋設された第3nドープ領域と、
該第3nドープ領域上に設けられた第3pドープ領域と、
該第3pドープ領域を囲むように且つ該第3pドープ領域とpn接合を形成するように前記pドープ基板の表面から前記第3nドープ領域にまで延びる第4nドープ領域と、
前記第3pドープ領域の上部のうちの一部に設けられた第4pドープ領域と、
前記第3pドープ領域の上記上部に上記第4pドープ領域から離れて設けられた第5nドープ領域と、
前記第3pドープ領域の上記上部に上記第4pドープ領域及び上記第5nドープ領域から離れて設けられた第6nドープ領域と、
前記第3pドープ領域の前記上部に設けられ且つ前記第4pドープ領域、前記第5nドープ領域及び前記第6nドープ領域を囲む第2絶縁物領域と有し、
前記第3ESD保護デバイスは、
前記pドープ基板に埋設された第7nドープ領域と、
該第7nドープ領域上に設けられた第5pドープ領域と、
該第5pドープ領域を囲むように且つ該第5pドープ領域とpn接合を形成するように前記pドープ基板の表面から前記第7nドープ領域にまで延びる第8nドープ領域と、
前記第5pドープ領域の上部のうちの一部に設けられた第6pドープ領域と、
前記第5pドープ領域の上記上部に上記第6pドープ領域から離れて設けられた第9nドープ領域と、
前記第5pドープ領域の上記上部に上記第6pドープ領域及び上記第9nドープ領域から離れて設けられた第10nドープ領域と、
前記第5pドープ領域の前記上部に設けられ且つ前記第6pドープ領域、前記第9nドープ領域及び前記第10nドープ領域を囲む第3絶縁物領域と有し、
前記第2ESD保護デバイスの前記第4nドープ領域及び前記第3ESD保護デバイスの前記第8nドープ領域の互いに隣接する部分は一体化された1つのnドープ領域にされており、
前記集積回路の入力パッドが、前記第1ESD保護デバイスのうち陽極領域である前記第2pドープ領域に接続され、
前記第1ESD保護デバイスのうち陰極領域である前記第2nドープ領域が、前記第2ESD保護デバイスのうち陽極領域である前記第4pドープ領域に接続され、
前記第2ESD保護デバイスのうち陰極領域である前記第6nドープ領域が、前記第3ESD保護デバイスのうち陽極領域である前記第6pドープ領域に接続され、
前記第3ESD保護デバイスのうち陰極領域である前記第10nドープ領域が、前記集積回路の電源に接続されていることを特徴とする集積回路。 - 前記pドープ基板は、シリコンであることを特徴とする請求項7に記載の集積回路。
- 前記第1ESD保護デバイスと、前記第2ESD保護デバイス及び前記第3ESD保護デバイスとのそれぞれを囲んで浅いトレンチ分離領域が設けられていることを特徴とする請求項7に記載の集積回路。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/248,329 US6891207B2 (en) | 2003-01-09 | 2003-01-09 | Electrostatic discharge protection networks for triple well semiconductor devices |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004221569A JP2004221569A (ja) | 2004-08-05 |
JP4006398B2 true JP4006398B2 (ja) | 2007-11-14 |
Family
ID=32710627
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003431428A Expired - Fee Related JP4006398B2 (ja) | 2003-01-09 | 2003-12-25 | 静電放電保護デバイスを有する集積回路 |
Country Status (2)
Country | Link |
---|---|
US (1) | US6891207B2 (ja) |
JP (1) | JP4006398B2 (ja) |
Families Citing this family (43)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0738035A (ja) * | 1993-07-22 | 1995-02-07 | Toppan Printing Co Ltd | 樹脂封止電子回路装置の製造方法 |
US7138701B2 (en) * | 2003-10-02 | 2006-11-21 | International Business Machines Corporation | Electrostatic discharge protection networks for triple well semiconductor devices |
US7145187B1 (en) * | 2003-12-12 | 2006-12-05 | National Semiconductor Corporation | Substrate independent multiple input bi-directional ESD protection structure |
US20050179111A1 (en) * | 2004-02-12 | 2005-08-18 | Iwen Chao | Semiconductor device with low resistive path barrier |
US6987300B2 (en) * | 2004-03-25 | 2006-01-17 | Microchip Technology Incorporated | High voltage ESD-protection structure |
US20050224917A1 (en) * | 2004-04-12 | 2005-10-13 | Jing-Horng Gau | Junction diode |
KR101118709B1 (ko) * | 2005-02-07 | 2012-03-12 | 삼성전자주식회사 | 정전기 방전 보호 소자 |
US7880223B2 (en) * | 2005-02-11 | 2011-02-01 | Alpha & Omega Semiconductor, Ltd. | Latch-up free vertical TVS diode array structure using trench isolation |
US7138686B1 (en) * | 2005-05-31 | 2006-11-21 | Freescale Semiconductor, Inc. | Integrated circuit with improved signal noise isolation and method for improving signal noise isolation |
US7459367B2 (en) * | 2005-07-27 | 2008-12-02 | International Business Machines Corporation | Method of forming a vertical P-N junction device |
US20070108477A1 (en) * | 2005-11-04 | 2007-05-17 | Tsun-Lai Hsu | Semiconductor structure |
US7442996B2 (en) * | 2006-01-20 | 2008-10-28 | International Business Machines Corporation | Structure and method for enhanced triple well latchup robustness |
JP4819548B2 (ja) * | 2006-03-30 | 2011-11-24 | 富士通セミコンダクター株式会社 | 半導体装置 |
US8431958B2 (en) * | 2006-11-16 | 2013-04-30 | Alpha And Omega Semiconductor Ltd | Optimized configurations to integrate steering diodes in low capacitance transient voltage suppressor (TVS) |
US9793256B2 (en) * | 2006-11-30 | 2017-10-17 | Alpha And Omega Semiconductor Incorporated | Optimized configurations to integrate steering diodes in low capacitance transient voltage suppressor (TVS) |
JP2008153748A (ja) * | 2006-12-14 | 2008-07-03 | Matsushita Electric Ind Co Ltd | 双方向スイッチ及び双方向スイッチの駆動方法 |
US8450832B2 (en) * | 2007-04-05 | 2013-05-28 | Globalfoundries Singapore Pte. Ltd. | Large tuning range junction varactor |
CN100448007C (zh) * | 2007-04-19 | 2008-12-31 | 浙江大学 | 一种网格状静电放电防护器件 |
US7576370B2 (en) * | 2007-04-20 | 2009-08-18 | California Micro Devices | Low operating voltage electro-static discharge device and method |
JP4346655B2 (ja) * | 2007-05-15 | 2009-10-21 | 株式会社東芝 | 半導体装置 |
US7741187B2 (en) * | 2007-09-20 | 2010-06-22 | Chartered Semiconductor Manufacturing, Ltd. | Lateral junction varactor with large tuning range |
WO2009053912A1 (en) * | 2007-10-25 | 2009-04-30 | Nxp B.V. | Semiconductor device with improved esd protection |
JP2010129893A (ja) * | 2008-11-28 | 2010-06-10 | Sony Corp | 半導体集積回路 |
US8350355B2 (en) | 2010-03-01 | 2013-01-08 | Infineon Technologies Ag | Electrostatic discharge devices |
US8334571B2 (en) * | 2010-03-25 | 2012-12-18 | Taiwan Semiconductor Manufacturing Co., Ltd. | Junction varactor for ESD protection of RF circuits |
US8871600B2 (en) | 2011-11-11 | 2014-10-28 | International Business Machines Corporation | Schottky barrier diodes with a guard ring formed by selective epitaxy |
US9006863B2 (en) * | 2011-12-23 | 2015-04-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Diode string voltage adapter |
US8994068B2 (en) * | 2012-08-30 | 2015-03-31 | Freescale Semiconductor, Inc. | ESD protection device |
US9059008B2 (en) * | 2012-10-19 | 2015-06-16 | Freescale Semiconductor, Inc. | Resurf high voltage diode |
US10249684B2 (en) * | 2012-12-17 | 2019-04-02 | Nantero, Inc. | Resistive change elements incorporating carbon based diode select devices |
WO2014181565A1 (ja) * | 2013-05-07 | 2014-11-13 | 株式会社村田製作所 | 半導体装置およびesd保護デバイス |
CN103474427B (zh) * | 2013-09-16 | 2016-01-06 | 杭州士兰集成电路有限公司 | 集成式单向超低电容tvs器件及其制造方法 |
JP2015103605A (ja) * | 2013-11-22 | 2015-06-04 | 株式会社メガチップス | Esd保護回路 |
JP6311468B2 (ja) | 2014-06-12 | 2018-04-18 | 株式会社ソシオネクスト | 半導体装置および集積回路 |
JP6355481B2 (ja) * | 2014-08-25 | 2018-07-11 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
US9515177B2 (en) * | 2014-11-25 | 2016-12-06 | Infineon Technologies Ag | Vertically integrated semiconductor device and manufacturing method |
US9893050B2 (en) | 2015-06-30 | 2018-02-13 | Nxp Usa, Inc. | ESD protection structure |
US9831232B2 (en) | 2015-10-02 | 2017-11-28 | Nxp Usa, Inc. | ESD protection device |
CN108807155B (zh) * | 2017-04-28 | 2020-10-30 | 中芯国际集成电路制造(上海)有限公司 | 半导体装置及其制造方法 |
US20200066709A1 (en) * | 2018-08-21 | 2020-02-27 | Mediatek Inc. | Semiconductor device having noise isolation between power regulator circuit and electrostatic discharge clamp circuit |
KR102187242B1 (ko) * | 2019-06-27 | 2020-12-04 | 주식회사 케이이씨 | 과도 전압 억제 소자 및 그 제조 방법 |
JP2022111601A (ja) * | 2021-01-20 | 2022-08-01 | セイコーエプソン株式会社 | 静電気保護回路、半導体装置、電子機器 |
JPWO2023058553A1 (ja) * | 2021-10-04 | 2023-04-13 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3210147B2 (ja) * | 1993-08-09 | 2001-09-17 | 株式会社東芝 | 半導体装置 |
JP4330183B2 (ja) * | 1997-09-30 | 2009-09-16 | 株式会社ルネサステクノロジ | 半導体記憶装置 |
EP0932202B1 (en) * | 1997-12-31 | 2006-09-20 | STMicroelectronics S.r.l. | ESD protection network on semiconductor circuit structures |
KR100265774B1 (ko) * | 1998-03-26 | 2000-09-15 | 윤종용 | 반도체 메모리장치의 트리플 웰의 제조방법 |
KR100307554B1 (ko) * | 1998-06-30 | 2001-11-15 | 박종섭 | Esd 소자를 구비하는 반도체장치 |
US6388857B1 (en) * | 1999-07-23 | 2002-05-14 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor circuit device with improved surge resistance |
US6720822B2 (en) * | 2001-10-31 | 2004-04-13 | Stmicroelectronics S.R.L. | Negative charge pump architecture with self-generated boosted phases |
US6563181B1 (en) * | 2001-11-02 | 2003-05-13 | Motorola, Inc. | High frequency signal isolation in a semiconductor device |
-
2003
- 2003-01-09 US US10/248,329 patent/US6891207B2/en not_active Expired - Fee Related
- 2003-12-25 JP JP2003431428A patent/JP4006398B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US6891207B2 (en) | 2005-05-10 |
JP2004221569A (ja) | 2004-08-05 |
US20040135141A1 (en) | 2004-07-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4006398B2 (ja) | 静電放電保護デバイスを有する集積回路 | |
US10818516B2 (en) | Semiconductor device having biasing structure for self-isolating buried layer and method therefor | |
US6750515B2 (en) | SCR devices in silicon-on-insulator CMOS process for on-chip ESD protection | |
US6236087B1 (en) | SCR cell for electrical overstress protection of electronic circuits | |
US8039899B2 (en) | Electrostatic discharge protection device | |
US7348657B2 (en) | Electrostatic discharge protection networks for triple well semiconductor devices | |
US7372109B2 (en) | Diode and applications thereof | |
US6060752A (en) | Electrostatic discharge protection circuit | |
US7582949B2 (en) | Semiconductor devices | |
US9793256B2 (en) | Optimized configurations to integrate steering diodes in low capacitance transient voltage suppressor (TVS) | |
US7718481B2 (en) | Semiconductor structure and method of manufacture | |
US5021860A (en) | Integrated device for shielding the injection of charges into the substrate | |
US10373944B2 (en) | ESD protection circuit with integral deep trench trigger diodes | |
US6747294B1 (en) | Guard ring structure for reducing crosstalk and latch-up in integrated circuits | |
WO2008063592A2 (en) | Circuit configuration and manufacturing processes for vertical transient voltage suppressor (tvs) and emi filter | |
US6320232B1 (en) | Integrated semiconductor circuit with protective structure for protection against electrostatic discharge | |
CN210403729U (zh) | 用于集成电路的闩锁免疫技术 | |
KR20060006036A (ko) | 실리콘-온-인슐레이터 기술에서의 정전기 방전(esd)보호를 위한 저전압 실리콘제어정류기(scr) | |
US6348724B1 (en) | Semiconductor device with ESD protection | |
EP0838857A2 (en) | Electrostatic discharge protection device | |
CN107658291B (zh) | 用于保护集成电路免于静电放电的结构 | |
KR20040090480A (ko) | 내부 회로를 보호하는 보호 회로를 구비한 반도체 장치 | |
US7023028B2 (en) | Protection structure for protection from electrostatic discharge and integrated circuit | |
CN112447703A (zh) | 静电放电防护元件 | |
US8737027B1 (en) | ESD protection device with charge collections regions |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060817 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060829 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20061117 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20061122 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070207 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070821 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070827 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100831 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100831 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110831 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120831 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |