CN115881652B - 芯片封装结构及其制作方法 - Google Patents
芯片封装结构及其制作方法 Download PDFInfo
- Publication number
- CN115881652B CN115881652B CN202211562316.0A CN202211562316A CN115881652B CN 115881652 B CN115881652 B CN 115881652B CN 202211562316 A CN202211562316 A CN 202211562316A CN 115881652 B CN115881652 B CN 115881652B
- Authority
- CN
- China
- Prior art keywords
- chip
- fan
- substrate
- out substrate
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 28
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 25
- 239000000758 substrate Substances 0.000 claims abstract description 160
- 239000010410 layer Substances 0.000 claims description 86
- 239000002184 metal Substances 0.000 claims description 52
- 229910052751 metal Inorganic materials 0.000 claims description 52
- 239000004033 plastic Substances 0.000 claims description 36
- 229910000679 solder Inorganic materials 0.000 claims description 36
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 24
- 229910052802 copper Inorganic materials 0.000 claims description 24
- 239000010949 copper Substances 0.000 claims description 24
- 239000000463 material Substances 0.000 claims description 15
- 239000012790 adhesive layer Substances 0.000 claims description 7
- 230000010354 integration Effects 0.000 abstract description 5
- 238000000034 method Methods 0.000 description 9
- 230000006872 improvement Effects 0.000 description 8
- 230000003287 optical effect Effects 0.000 description 7
- 230000000903 blocking effect Effects 0.000 description 4
- 239000011521 glass Substances 0.000 description 4
- 239000003292 glue Substances 0.000 description 4
- 230000002093 peripheral effect Effects 0.000 description 4
- 238000002834 transmittance Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000012858 packaging process Methods 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 239000007943 implant Substances 0.000 description 2
- 238000001746 injection moulding Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 239000002313 adhesive film Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000007822 coupling agent Substances 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000005022 packaging material Substances 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
本发明揭示了一种芯片封装结构及其制作方法,包括透光基板,透光基板具有上表面及与所述上表面相背的下表面;扇出基板,扇出基板设置于透光基板下表面,其部分区域设置至少一开口;至少一块第一芯片,第一芯片上表面设置有感光区域,第一芯片上表面朝向透光基板设置于扇出基板下表面,并与扇出基板电性连接,开口暴露出感光区域;至少一块第二芯片,第二芯片包括设置有焊盘的功能面和与功能面相背的非功能面,第二芯片的非功能面朝向第一芯片,并设置于第一芯片下表面;电路板,扇出基板和第二芯片设置于电路板上方,并分别与电路板电性连接。本发明实现多块芯片堆叠的封装结构,提升了芯片封装的集成度,有效减小了封装体的大小。
Description
技术领域
本发明涉及半导体封装技术领域,尤其涉及一种芯片封装结构及其制作方法。
背景技术
影像传感芯片是一种能够感受外部光线并将其转换为电信号的电子器件,通常采用半导体制造工艺进行芯片制作。在影像传感芯片制作完成后,再通过对影像传感芯片进行一系列封装工艺从而形成封装好的封装结构,以用于诸如数码相机、数码摄像机等等的各种电子设备。
如图1所示,为现有技术中一种芯片封装结构,在基板1’上设置至少一影像传感芯片2’和至少一光芯片或电芯片3’,影像传感芯片2’上表面设置有感光区域和电性焊盘,其通过金属焊线连接影像传感芯片2’上表面的电性焊盘和基板1’上表面的电性焊盘,实现影像传感芯片2’和基板1’之间的电性连接;在影像传感芯片2’上通过粘胶膜或胶水固定透光玻璃4’,从而形成透光区域;光芯片或电芯片3’通过倒装焊工艺设置于基板1’上表面;最后利用塑封料覆盖基板1’未被遮蔽的上表面,形成塑封体5’,塑封体5’上表面与透光玻璃4’上表面处于同一水平面;最后将基板1’焊接于外接电路板6’上。
然而,现有的封装结构中的多块芯片往往都是设置于基板的同一侧,集成度不佳,封装产品尺寸较大,不利于往电子产品小型化发展。
发明内容
本发明的目的在于提供一种芯片封装结构及其制作方法,提升芯片封装的集成度,有效减小了封装体的大小。
为实现上述发明目的,本发明提供一种芯片封装结构,包括:
一透光基板,所述透光基板具有上表面及与所述上表面相背的下表面;
一扇出基板,所述扇出基板设置于所述透光基板下表面,其部分区域设置至少一开口;
至少一块第一芯片,所述第一芯片上表面设置有感光区域,所述第一芯片上表面朝向所述透光基板设置于所述扇出基板下表面,并与所述扇出基板电性连接,所述开口暴露出所述感光区域;
至少一块第二芯片,所述第二芯片包括设置有焊盘的功能面和与所述功能面相背的非功能面,所述第二芯片的非功能面朝向所述第一芯片,并设置于所述第一芯片下表面;
一电路板,所述扇出基板和所述第二芯片设置于所述电路板上方,并分别与所述电路板电性连接。
作为本发明一实施方式的进一步改进,所述扇出基板下表面设置多个第一导电连接件,所述扇出基板通过所述第一导电连接件与所述电路板电性连接。
作为本发明一实施方式的进一步改进,所述第二芯片与所述电路板之间设置有多个第二导电连接件,所述第二导电连接件连接所述第二芯片下表面的焊盘和所述电路板上表面的焊盘。
作为本发明一实施方式的进一步改进,所述第一芯片与所述第二芯片之间设置一导热胶层。
作为本发明一实施方式的进一步改进,还包括塑封体,所述塑封体覆盖所述扇出基板下表面、所述第一导电连接件部分侧表面、所述第一芯片侧表面、以及所述透光基板和所述扇出基板侧表面,所述塑封体的下表面与所述第一芯片的下表面位于同一水平面;所述第一导电连接件包括相互连接的铜柱和金属焊球,所述铜柱设置于所述塑封体内并电性连接所述扇出基板,所述金属焊球电性连接于所述电路板上表面的焊盘。
作为本发明一实施方式的进一步改进,所述扇出基板为再布线层,依次包括设置于所述透光基板下表面的绝缘层、金属层和防焊层,所述塑封体下表面设置多个暴露出所述金属层的凹槽,所述铜柱设置于所述凹槽内,连接所述金属层。
本发明还提供一种芯片封装结构的制作方法,包括步骤:
提供一透光基板;
于所述透光基板下表面设置一扇出基板,并于所述扇出基板部分区域形成至少一开口;
提供至少一块第一芯片,所述第一芯片上表面设置有感光区域,将所述第一芯片上表面朝向所述透光基板设置于所述扇出基板下表面,并与所述扇出基板电性连接,所述开口暴露出所述感光区域;
提供至少一块第二芯片,所述第二芯片包括设置有焊盘的功能面和与所述功能面相背的非功能面,将所述第二芯片的非功能面朝向所述第一芯片,并设置于所述第一芯片下表面;
提供一电路板,将所述扇出基板和所述第二芯片设置于所述电路板上方,并实现所述扇出基板和所述第二芯片分别与所述电路板之间的电性连接。
作为本发明一实施方式的进一步改进,所述于所述透光基板下表面设置一扇出基板,并于所述扇出基板部分区域形成至少一开口,具体包括:
于所述透光基板下表面制作再布线层,所述再布线层依次包括形成于所述透光基板下表面的绝缘层、金属层和防焊层;
于所述再布线层部分区域形成至少一开口,所述开口连通所述再布线层上下表面。
作为本发明一实施方式的进一步改进,在提供至少一块第二芯片之前,还包括步骤:
提供塑封料,将所述塑封料覆盖所述再布线层下表面、所述第一芯片侧表面、以及所述透光基板和所述再布线层侧表面,形成塑封体,并使得所述塑封体与所述第一芯片的下表面位于同一水平面;
于所述塑封体下表面朝内凹陷形成多个凹槽,所述凹槽暴露出所述金属层;
于所述凹槽内制作铜柱。
作为本发明一实施方式的进一步改进,所述将所述扇出基板和所述第二芯片设置于所述电路板上方,并实现所述扇出基板和所述第二芯片与所述电路板之间的电性连接,具体包括:
于所述铜柱下表面制作金属焊球,所述金属焊球与所述铜柱形成第一导电连接件,使得所述扇出基板通过所述第一导电连接件设置于所述电路板上方,并实现所述扇出基板与所述电路板之间的电性连接;
于第二芯片功能面上的焊盘处制作第二导电连接件,所述第二芯片通过所述第二导电连接件设置于所述电路板上方,并实现所述第二芯片与所述电路板之间的电性连接;
制作形成的所述金属焊球的下表面与所述第二导电连接件的下表面处于同一平面。
本发明的有益效果在于:通过扇出基板实现多块芯片堆叠的封装结构,相较于现有技术中将所有芯片都集成于基板的一侧面,本发明提升了芯片封装的集成度,有效减小了封装体的大小。
附图说明
图1为现有技术中的一种芯片封装结构的结构示意图。
图2为本发明一实施方式中的芯片封装结构的结构示意图。
图3为本发明一实施方式中的芯片封装结构的制作方法流程示意图。
图4~图11为本发明一实施方式中的对应芯片封装结构制作方法的工艺步骤图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚,下面将结合本发明具体实施方式及相应的附图对本发明技术方案进行清楚、完整地描述。显然,所描述的实施方式仅是本发明一部分实施方式,而不是全部的实施方式。基于本发明中的实施方式,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施方式,都属于本发明保护的范围。
下面详细描述本发明的实施方式,实施方式的示例在附图中示出,其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施方式是示例性的,仅用于解释本发明,而不能理解为对本发明的限制。
为方便说明,本文使用表示空间相对位置的术语来进行描述,例如“上”、“下”、“后”、“前”等,用来描述附图中所示的一个单元或者特征相对于另一个单元或特征的关系。空间相对位置的术语可以包括设备在使用或工作中除了图中所示方位以外的不同方位。例如,如果将图中的装置翻转,则被描述为位于其他单元或特征“下方”或“上方”的单元将位于其他单元或特征“下方”或“上方”。因此,示例性术语“下方”可以囊括下方和上方这两种空间方位。
如图2所示,本实施方式提供一种芯片封装结构,包括一透光基板1、一扇出基板2、至少一块第一芯片3、至少一块第二芯片4和一电路板5。
透光基板1为透光玻璃基板,其具有上表面及与上表面相背的下表面。
在本发明其他实施方式中,透光基板1也可为其他高透过率的透光基板,比如透明PI基板、高透光pc板等。本发明对于透光基板1的尺寸不作限制,其在第一芯片3上的垂直投影能够完全覆盖第一芯片3上的感光区域即可。
扇出基板2设置于透光基板1下表面,其部分区域设置至少一开口21,其开口21完全正对于第一芯片3上表面设置。
第一芯片3为光学芯片,具体的,第一芯片3为影像传感芯片,其上表面设置有感光区域31,第一芯片3上表面朝向透光基板1设置于扇出基板2下表面,并与扇出基板2电性连接,扇出基板2的开口21完全暴露出第一芯片3上表面的感光区域31。
示例性的,在本实施方式中,设置一块第一芯片3,扇出基板2在与第一芯片3竖直方向上相对第一芯片3的区域设置一个开口21,开口21完全暴露出第一芯片3上表面的感光区域31。
当然,在本发明其他实施方式中,也可设置多块具有感光区域31的第一芯片3,扇出基板2对应感光区域31位置处设置相应数量的开口21,以实现对应于产品的不同要求。
在本发明具体实施方式中,扇出基板2为再布线层,依次包括设置于透光基板1下表面的绝缘层22、金属层23和防焊层24。
第一芯片3设置于防焊层24下表面,并与扇出基板2电性连接。具体的,第一芯片3上表面还设置有多个电性焊盘,在靠近第一芯片3上表面电性焊盘处的部分再布线层区域暴露出金属层23,可在第一芯片3上表面的电性焊盘处植球,通过植球连接第一芯片3上表面的电性焊盘和金属层23,从而实现第一芯片3与再布线层的电性连接。优选的,植球为锡球。
当然,实现第一芯片3与再布线层之间电性连接的方式不止于此,也可在第一芯片3上表面的电性焊盘和金属层23之间设置其他可用于导电的焊球或柱体,本发明对此不作限制,可根据实际制作工艺或产品需求进行选择。
在本发明其他实施方式中,扇出基板2也可以为下表面设置有多个金属电极的覆铜板,能够同时与第一芯片3和电路板5实现电性连接即可。
进一步的,在第一芯片3上表面的电性焊盘处的植球周侧还设置有阻挡层6,该阻挡层6环绕第一芯片3周侧设置,并连接第一芯片3与再布线层,以阻挡后续注塑工艺中塑封料进入至第一芯片3与扇出基板2的开口21围成的空间内,对感光区域31造成污染,影响封装产品的光接收性能。
第二芯片4包括设置有焊盘的功能面和与功能面相背的非功能面,第二芯片4的非功能面朝向第一芯片3,并设置于第一芯片3下表面。即图2中第二芯片4下表面为设置有焊盘的功能面,第二芯片4上表面为非功能面。
第二芯片4可以为光学芯片、也可以为电学芯片,本发明对第二芯片4的种类功能和集成于第一芯片3下表面的数量不作限制,可根据实际产品应用需求进行调整设计。
电路板5具体为PCB板,其上表面设置有多个焊盘,扇出基板2和第二芯片4设置于电路板5上方,并分别与电路板5电性连接。即外部光线经由透光基板1而直接到达第一芯片3的感光区域31,而后第一芯片3将获取的信号传输至扇出基板2,通由扇出基板2再传输至电路板5,由电路板5进行信号处理;或是电路板5接收到第一芯片3的信号,再将信号传输至第二芯片4,由第二芯片4进行计算处理;或是第二芯片4接收到的其他光信号或电信号传递至电路板5,由电路板5进行信号处理。
具体的,扇出基板2下表面设置多个第一导电连接件7,扇出基板2通过第一导电连接件7与电路板5电性连接。
进一步的,封装结构还包括塑封体8,塑封体8覆盖扇出基板2下表面、第一导电连接件7部分侧表面、第一芯片3侧表面、以及透光基板1和扇出基板2的侧表面,塑封体7的下表面与第一芯片3的下表面位于同一水平面。塑封体8以环氧树脂为基体,添加有固化剂、偶联剂等添加剂,对透光基板1、扇出基板2和第一芯片3起到密封保护和机械支撑的作用。
第一导电连接件7包括相互连接的铜柱71和金属焊球72,铜柱71设置于塑封体8内并电性连接扇出基板2,金属焊球72电性连接于电路板5上表面的焊盘。
塑封体8下表面设置多个暴露出金属层23的凹槽,铜柱71设置于凹槽内,铜柱71的上表面连接金属层23。即扇出基板2通过铜柱71和金属焊球72实现与电路板5之间的电性连接。
当然,本发明对制作形成的第一导电连接件7的材料和具体形状不作限制,设置于凹槽内与金属层23电性连接的不局限于铜柱,也可以为其他导电材料,金属焊球72可以为锡球、铜球,也可以为其他导电材料制作形成的球体或柱体。
第二芯片4与电路板5之间设置有多个第二导电连接件9,第二导电连接件9连接第二芯片4下表面的焊盘和电路板5上表面的焊盘,实现第二芯片4和电路板5之间的电性连接。
在本发明具体实施方式中,第二导电连接件9为金属柱体,优选为铜柱,在能够实现电性连接功能的同时,第二导电连接件9对第一芯片3和第二芯片4也能够起到一定的支撑作用,更进一步的增强封装结构的稳定性,防止第一芯片3和第二芯片4在封装制程中或是在工作过程中发生倾斜或震动而导致其产品性能降低的风险。
当然,在本发明其他实施方式中,第二导电连接件9的制作材料不局限于金属,也可以为其他可用于导电的材料,另外,第二导电连接件9的形状也不局限于柱体,也可以为金属焊球,例如锡球等。
进一步的,在第二芯片4的下表面也可再设置再布线层,并与再布线层电性连接,于再布线层和电路板5之间设置第二导电连接件9,实现再布线层和电路板5之间的电性连接。第二芯片4下表面再布线层的设置,可以扩大第二芯片4的焊盘面积,对应于不同产品所需要实现的功能。
更进一步的,第一芯片3与第二芯片4之间设置一导热胶层10,导热胶层10的制作材料为具备导热性和粘接性的胶体材料。
同时,第二导电连接件9设置为金属柱体,除了起到实现第二芯片4和电路板5之间电性连接的功能外,也可以将第一芯片3和第二芯片4产生的热量通过第二导电连接件7传递至电路板5,再由电路板5传递至外界空气中。
需要说明的是,在垂直于透光基板1上表面方向上,本发明对金属焊球72的形成高度、导热胶层10的厚度、以及第二导电连接件9的高度不作限制,可根据实际制作工艺或产品需求进行调整,只需保证金属焊球72的下表面和第二导电连接件9的下表面处于同一水平面即可。
本发明还提供一种芯片封装结构的制作方法,如图3所示,制作方法包括步骤:
S1:提供一透光基板。
S2:于透光基板下表面设置一扇出基板,并于扇出基板部分区域形成至少一开口。
S3:提供至少一块第一芯片,第一芯片上表面设置有感光区域,将第一芯片上表面朝向透光基板设置于扇出基板下表面,并与扇出基板电性连接,开口暴露出所述感光区域。
S4:提供至少一块第二芯片,第二芯片包括设置有焊盘的功能面和与功能面相背的非功能面,将第二芯片的非功能面朝向第一芯片,并设置于第一芯片下表面。
S5:提供一电路板,将扇出基板和第二芯片设置于电路板上方,并实现扇出基板和第二芯片分别与电路板之间的电性连接。
如图4所示,提供一透光基板1,具体的,透光基板1为透光玻璃基板,其具有上表面及与上表面相背的下表面。
在本发明其他实施方式中,透光基板1也可为其他高透过率的透光基板,比如透明PI基板、高透光pc板等。本发明对于透光基板1的尺寸不作限制,其在第一芯片3上的垂直投影能够完全覆盖第一芯片3上表面的感光区域31即可。
在步骤S2中,于透光基板1下表面设置一扇出基板2,并于扇出基板2部分区域形成至少一开口21,具体包括:
如图5所示,于透光基板1下表面制作再布线层,再布线层依次包括形成于透光基板1下表面的绝缘层22、金属层23和防焊层24。
于再布线层部分区域形成至少一开口21,开口21连通再布线层上下表面。
在步骤S3中,提供至少一块第一芯片3,第一芯片3上表面设置有感光区域31,将第一芯片3上表面朝向透光基板1设置于扇出基板2下表面,并与扇出基板2电性连接,开口21暴露出感光区域31,具体包括:
如图6所示,示例性的,提供一块第一芯片3,第一芯片3为光学芯片,优选为影像传感芯片,将具有感光区域31的一面朝向透光基板1设置于再布线层下表面,具体的,第一芯片3上表面还设置有多个电性焊盘,在靠近第一芯片3上表面电性焊盘处的部分再布线层区域形成凹陷暴露出金属层23,可在第一芯片3上表面的电性焊盘处植球,通过植球连接第一芯片3上表面的电性焊盘和金属层23,从而实现第一芯片3与再布线层的电性连接。优选的,植球为锡球。
当然,实现第一芯片3与再布线层之间电性连接的方式不止于此,也可在第一芯片3上表面的电性焊盘和金属层23之间设置其他可用于导电的焊球或柱体,本发明对此不作限制,可根据实际制作工艺或产品需求进行选择。
在本发明其他实施方式中,步骤S3中可提供多块具有感光区域31的第一芯片3,对应扇出基板2区域形成多个通孔21,以满足封装产品的不同需求。
进一步的,在步骤S3之后,还包括步骤:在第一芯片3上表面的电性焊盘处的植球周侧形成有阻挡层6,该阻挡层6环绕第一芯片3周侧设置,并连接第一芯片3与再布线层,以阻挡后续注塑工艺中塑封料进入至第一芯片3与扇出基板2的开口21围成的空间内,对感光区域31造成污染,影响封装产品的光接收性能。
在步骤S4之前,还包括步骤:
Sa:提供塑封料,将塑封料覆盖再布线层下表面、第一芯片3侧表面、以及透光基板1和再布线层侧表面,形成塑封体8,并使得塑封体8与第一芯片3的下表面位于同一水平面,如图7所示。
Sb:于塑封体8下表面朝内凹陷形成多个凹槽81,凹槽81暴露出金属层23,如图8所示。
Sc:于凹槽81内制作铜柱71,如图9所示。
如图10所示,对应于步骤S4,提供一块第二芯片4,第二芯片4包括设置有焊盘的功能面和与功能面相背的非功能面,将第二芯片4的非功能面朝向第一芯片3,通过一导热胶层10设置于第一芯片3下表面,导热胶层10的制作材料为具备导热性和粘接性的胶体材料。
第二芯片4可以为光学芯片、也可以为电学芯片,本发明对第二芯片4的种类功能和集成于第一芯片3下表面的数量不作限制,可根据实际产品应用需求进行调整设计。
在步骤S5中,提供一电路板5,将扇出基板2和第二芯片4设置于电路板5上方,并实现扇出基板2和第二芯片4分别与电路板5之间的电性连接,具体包括:
电路板5具体为PCB板,其上表面设置有多个焊盘,如图11所示,于铜柱71下表面制作金属焊球72,金属焊球72与铜柱71连接形成本发明中的第一导电连接件7,使得扇出基板2通过第一导电连接件7设置于电路板5上方,并实现扇出基板2与电路板5之间的电性连接。
进一步的,于第二芯片4功能面上的焊盘处制作第二导电连接件9,第二芯片4通过第二导电连接件9设置于电路板5上方,并实现第二芯片4与电路板5之间的电性连接。
在本发明具体实施方式中,制作形成的第二导电连接件9为金属柱体,优选为铜柱,在能够实现电性连接功能的同时,第二导电连接件9对第一芯片3和第二芯片4也能够起到一定的支撑作用,更进一步的增强封装结构的稳定性,防止第一芯片3和第二芯片4在封装制程中或是在工作过程中发生倾斜或震动而导致其产品性能降低的风险。
当然,在本发明其他实施方式中,第二导电连接件9的制作材料不局限于金属,也可以为其他可用于导电的材料,另外,第二导电连接件9的形状也不局限于柱体,也可以为金属焊球,例如锡球等。
将扇出基板2和第二芯片4通过第一导电连接件7和第二导电连接件9设置于电路板5上方,制作形成如图2所示的封装结构。
进一步的,在第二芯片4的下表面也可先制作形成再布线层,并与再布线层电性连接,于再布线层和电路板5之间再设置第二导电连接件9,实现再布线层和电路板5之间的电性连接。第二芯片4下表面再布线层的设置,可以扩大第二芯片4的焊盘面积,对应于不同产品所需要实现的功能。
当然,第一导电连接件7和第二导电连接件9的下表面连接至电路板5上表面的不同焊盘处,需要说明的是,这里需保证制作形成的金属焊球72的下表面与第二导电连接件9的下表面处于同一平面,以保证封装结构整体的焊接性和稳定性。
综上所述,本发明通过扇出基板实现多块芯片堆叠的封装结构,相较于现有技术中将所有芯片都集成于基板的一侧面,本发明提升了芯片封装的集成度,有效减小了封装体的大小。另外,第二导电连接件设置为金属柱体,可以提高封装结构的稳定性的同时,也可以将第一芯片和第二芯片产生的热量传递至电路板,提高封装结构的散热性能。
应当理解,虽然本说明书按照实施方式加以描述,但并非每个实施方式仅包含一个独立的技术方案,说明书的这种叙述方式仅仅是为清楚起见,本领域技术人员应当将说明书作为一个整体,各实施方式中的技术方案也可以经适当组合,形成本领域技术人员可以理解的其他实施方式。
上文所列出的一系列的详细说明仅仅是针对本发明的可行性实施方式的具体说明,它们并非用以限制本发明的保护范围,凡未脱离本发明技艺精神所作的等效实施方式或变更均应包含在本发明的保护范围之内。
Claims (3)
1.一种芯片封装结构,其特征在于,包括:
一透光基板,所述透光基板具有上表面及与所述上表面相背的下表面;
一扇出基板,所述扇出基板设置于所述透光基板下表面,其部分区域设置至少一开口;
至少一块第一芯片,所述第一芯片上表面设置有感光区域,所述第一芯片上表面朝向所述透光基板设置于所述扇出基板下表面,并与所述扇出基板电性连接,所述开口暴露出所述感光区域;
至少一块第二芯片,所述第二芯片包括设置有焊盘的功能面和与所述功能面相背的非功能面,所述第二芯片的非功能面朝向所述第一芯片,并设置于所述第一芯片下表面;
一电路板,所述扇出基板和所述第二芯片设置于所述电路板上方,并分别与所述电路板电性连接;
其中,所述扇出基板下表面设置多个第一导电连接件,所述扇出基板通过所述第一导电连接件与所述电路板电性连接;所述第一芯片与所述第二芯片之间设置一导热胶层,所述第二芯片与所述电路板之间设置有多个第二导电连接件,所述第二导电连接件连接所述第二芯片下表面的焊盘和所述电路板上表面的焊盘;
还包括塑封体,所述塑封体覆盖所述扇出基板下表面、所述第一导电连接件部分侧表面、所述第一芯片侧表面、以及所述透光基板和所述扇出基板侧表面,所述塑封体的下表面与所述第一芯片的下表面位于同一水平面;所述第一导电连接件包括相互连接的铜柱和金属焊球,所述铜柱设置于所述塑封体内并电性连接所述扇出基板,所述金属焊球电性连接于所述电路板上表面的焊盘。
2.根据权利要求1所述的芯片封装结构,其特征在于,所述扇出基板为再布线层,依次包括设置于所述透光基板下表面的绝缘层、金属层和防焊层,所述塑封体下表面设置多个暴露出所述金属层的凹槽,所述铜柱设置于所述凹槽内,连接所述金属层。
3.一种芯片封装结构的制作方法,其特征在于,包括步骤:
提供一透光基板;
于所述透光基板下表面设置一扇出基板,并于所述扇出基板部分区域形成至少一开口,具体包括:
于所述透光基板下表面制作再布线层,所述再布线层依次包括形成于所述透光基板下表面的绝缘层、金属层和防焊层;
于所述再布线层部分区域形成至少一开口,所述开口连通所述再布线层上下表面;
提供至少一块第一芯片,所述第一芯片上表面设置有感光区域,将所述第一芯片上表面朝向所述透光基板设置于所述扇出基板下表面,并与所述扇出基板电性连接,所述开口暴露出所述感光区域;
提供塑封料,将所述塑封料覆盖所述再布线层下表面、所述第一芯片侧表面、以及所述透光基板和所述再布线层侧表面,形成塑封体,并使得所述塑封体与所述第一芯片的下表面位于同一水平面;
于所述塑封体下表面朝内凹陷形成多个凹槽,所述凹槽暴露出所述金属层;
于所述凹槽内制作铜柱;
提供至少一块第二芯片,所述第二芯片包括设置有焊盘的功能面和与所述功能面相背的非功能面,将所述第二芯片的非功能面朝向所述第一芯片,通过一导热胶层设置于所述第一芯片下表面;
提供一电路板,将所述扇出基板和所述第二芯片设置于所述电路板上方,并实现所述扇出基板和所述第二芯片分别与所述电路板之间的电性连接,具体包括:
于所述铜柱下表面制作金属焊球,所述金属焊球与所述铜柱形成第一导电连接件,使得所述扇出基板通过所述第一导电连接件设置于所述电路板上方,并实现所述扇出基板与所述电路板之间的电性连接;
于所述第二芯片功能面上的焊盘处制作第二导电连接件,所述第二芯片通过所述第二导电连接件设置于所述电路板上方,并实现所述第二芯片与所述电路板之间的电性连接;
其中,制作形成的所述金属焊球的下表面与所述第二导电连接件的下表面处于同一平面。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211562316.0A CN115881652B (zh) | 2022-12-07 | 2022-12-07 | 芯片封装结构及其制作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211562316.0A CN115881652B (zh) | 2022-12-07 | 2022-12-07 | 芯片封装结构及其制作方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN115881652A CN115881652A (zh) | 2023-03-31 |
CN115881652B true CN115881652B (zh) | 2024-04-26 |
Family
ID=85766267
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202211562316.0A Active CN115881652B (zh) | 2022-12-07 | 2022-12-07 | 芯片封装结构及其制作方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN115881652B (zh) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112166504A (zh) * | 2018-06-13 | 2021-01-01 | 索尼半导体解决方案公司 | 摄像装置 |
CN115000104A (zh) * | 2022-05-27 | 2022-09-02 | 长电科技管理有限公司 | 可透光的芯片封装结构及制作方法 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009267122A (ja) * | 2008-04-25 | 2009-11-12 | Oki Semiconductor Co Ltd | 半導体装置 |
KR20220070766A (ko) * | 2020-11-23 | 2022-05-31 | 삼성전자주식회사 | 글래스 기판을 포함하는 이미지 센서 패키지 |
-
2022
- 2022-12-07 CN CN202211562316.0A patent/CN115881652B/zh active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112166504A (zh) * | 2018-06-13 | 2021-01-01 | 索尼半导体解决方案公司 | 摄像装置 |
CN115000104A (zh) * | 2022-05-27 | 2022-09-02 | 长电科技管理有限公司 | 可透光的芯片封装结构及制作方法 |
Also Published As
Publication number | Publication date |
---|---|
CN115881652A (zh) | 2023-03-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN112740647B (zh) | 感光组件、摄像模组及其制作方法 | |
KR100493063B1 (ko) | 스택 반도체 칩 비지에이 패키지 및 그 제조방법 | |
KR101874057B1 (ko) | 패키지 적층체를 구비한 집적회로 패키지 시스템 및 그 제조 방법 | |
US5608262A (en) | Packaging multi-chip modules without wire-bond interconnection | |
CN102005437B (zh) | 图像感测元件的电子装置、晶片级透镜组 | |
US5684330A (en) | Chip-sized package having metal circuit substrate | |
US20060223216A1 (en) | Sensor module structure and method for fabricating the same | |
CN211879388U (zh) | 感光模块 | |
US20070210246A1 (en) | Stacked image sensor optical module and fabrication method | |
KR20110001659A (ko) | 카메라 모듈 | |
CN103262237A (zh) | 具有中部触点并改善热性能的增强堆叠微电子组件 | |
CN105144378A (zh) | 可重构PoP | |
CN113130435A (zh) | 封装结构及其制造方法 | |
CN106298699A (zh) | 封装结构以及封装方法 | |
US6740973B1 (en) | Stacked structure for an image sensor | |
US20130140664A1 (en) | Flip chip packaging structure | |
CN206259337U (zh) | 封装结构 | |
CN115881652B (zh) | 芯片封装结构及其制作方法 | |
US7700956B2 (en) | Sensor component and panel used for the production thereof | |
CN110943049B (zh) | 光学感测器 | |
CN115732438B (zh) | 影像传感芯片封装结构及其制作方法 | |
CN210092062U (zh) | 芯片模组和电子设备 | |
US20080283982A1 (en) | Multi-chip semiconductor device having leads and method for fabricating the same | |
JPH10233471A (ja) | 赤外線データ通信モジュール及びその製造方法 | |
CN216958003U (zh) | 一种dToF芯片封装结构和激光测距*** |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |