KR20220070766A - 글래스 기판을 포함하는 이미지 센서 패키지 - Google Patents

글래스 기판을 포함하는 이미지 센서 패키지 Download PDF

Info

Publication number
KR20220070766A
KR20220070766A KR1020200157673A KR20200157673A KR20220070766A KR 20220070766 A KR20220070766 A KR 20220070766A KR 1020200157673 A KR1020200157673 A KR 1020200157673A KR 20200157673 A KR20200157673 A KR 20200157673A KR 20220070766 A KR20220070766 A KR 20220070766A
Authority
KR
South Korea
Prior art keywords
image sensor
redistribution layer
glass substrate
disposed
distance
Prior art date
Application number
KR1020200157673A
Other languages
English (en)
Inventor
김민정
김동규
석경림
장재권
황현정
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020200157673A priority Critical patent/KR20220070766A/ko
Priority to US17/363,931 priority patent/US11955499B2/en
Publication of KR20220070766A publication Critical patent/KR20220070766A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14621—Colour filter arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Geometry (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

이미지 센서 패키지는 외부로부터 조사되는 광을 집광 시키는 글래스 기판, 상기 글래스 기판 하부에 서로 수평 방향으로 제1 거리만큼 이격되어 배치되는 제1 재배선층 및 제2 재배선층, 상면이 상기 제1 재배선층의 하면 및 상기 제2 재배선층의 하면과 수직 방향으로 제2 거리만큼 이격되어 배치되는 이미지 센서부 및 상기 제1 재배선층 및 상기 이미지 센서부 사이 및 상기 제2 재배선층 및 상기 이미지 센서부 사이에 배치되어, 상기 제1 재배선층 및 상기 제2 재배선층을 상기 이미지 센서부에 연결시키는 제1 연결부를 포함하고, 상기 글래스 기판의 두께는 0.6mm 내지 0.8mm이고, 상기 제1 거리는 상기 이미지 센서의 수평 방향 길이보다 50um 내지 1mm 작고, 상기 제2 거리는 0.1mm 이하이다.

Description

글래스 기판을 포함하는 이미지 센서 패키지{IMAGE SENSOR PACKAGE INCLUDING GLASS SUBSTRATE}
본 개시는 글래스 기판을 포함하는 이미지 센서 패키지에 관한 것이다.
포토 다이오드를 포함하는 CMOS 이미지 센서는 디지털 카메라, 휴대전화용 카메라 및 휴대용 캠코더와 같은 일반 소비자용 전자기기뿐만 아니라, 자동차, 보안장치 및 로봇에 장착되는 카메라에도 사용되고 있다.
멀티레벨 적층 구조의 이미지 센서 패키지에서 점차 길어지는 배선 경로와 한정된 배선 공간에 따른 한계를 극복하고 최적화된 SI(signal integrity) 및 PI(power integrity) 특성을 확보하기 위한 새로운 구조를 개발할 필요가 있다.
본 개시의 실시예들에 따른 과제는 두께를 최소화한 이미지 센서 패키지를 제공하고자 하는 것이다.
본 개시의 실시예들에 따른 과제는 글래스 기판 및 재배선층을 통해 구경비를 조절하는 이미지 센서 패키지를 제공하고자 하는 것이다.
상기 과제를 해결하기 위한 본 개시의 일 실시예에 따른 이미지 센서 패키지는 외부로부터 조사되는 광을 집광 시키는 글래스 기판, 상기 글래스 기판 하부에 서로 수평 방향으로 제1 거리만큼 이격되어 배치되는 제1 재배선층 및 제2 재배선층, 상면이 상기 제1 재배선층의 하면 및 상기 제2 재배선층의 하면과 수직 방향으로 제2 거리만큼 이격되어 배치되는 이미지 센서부 및 상기 제1 재배선층 및 상기 이미지 센서부 사이 및 상기 제2 재배선층 및 상기 이미지 센서부 사이에 배치되어, 상기 제1 재배선층 및 상기 제2 재배선층을 상기 이미지 센서부에 연결시키는 제1 연결부를 포함하고, 상기 글래스 기판의 두께는 0.6mm 내지 0.8mm이고, 상기 제1 거리는 상기 이미지 센서의 수평 방향 길이보다 50um 내지 1mm 작고, 상기 제2 거리는 0.1mm 이하이다.
상기 과제를 해결하기 위한 본 개시의 일 실시예에 따른 이미지 센서 패키지는 외부로부터 조사되는 광을 집광 시키는 글래스 기판, 상기 글래스 기판 하부에 서로 이격되어 배치되는 제1 재배선층 및 제2 재배선층, 상면이 상기 제1 재배선층의 하면 및 상기 제2 재배선층의 하면으로부터 수직 방향으로 제1 거리만큼 이격되어 배치되는 이미지 센서부, 상기 제1 재배선층의 하면으로부터 수직 방향으로 제2 거리만큼 이격되고, 상기 이미지 센서부로부터 수평 방향으로 제3 거리만큼 이격되어 배치되는 메모리부, 상기 제1 재배선층 및 상기 이미지 센서부 사이 및 상기 제2 재배선층 및 상기 이미지 센서부 사이에 배치되어, 상기 제1 재배선층 및 상기 제2 재배선층을 상기 이미지 센서부와 연결하는 제1 연결부 및 상기 제1 재배선층 및 상기 메모리부 사이에 배치되어, 상기 제1 재배선층을 상기 메모리부와 연결하는 제2 연결부를 포함하고, 상기 제1 거리 및 상기 제2 거리는 0.1mm 이하이고, 상기 제3 거리는 50um 내지 300um인, 이미지 센서 패키지.
상기 과제를 해결하기 위한 본 개시의 일 실시예에 따른 이미지 센서 패키지는 베이스 기판, 상기 베이스 기판 하부에 배치되는 외부 연결 단자, 상기 베이스 기판 상에 배치되는 광 필터, 상기 광 필터 하부에 배치되는 글래스 기판, 상기 글래스 기판 하부에 수평 방향으로 제1 거리만큼 서로 이격되어 배치되는 제1 재배선층 및 제2 재배선층, 하면이 상기 베이스 기판의 상면으로부터 수직 방향으로 제2 거리만큼 이격되고, 상면이 제1 재배선층의 하면 및 상기 제2 재배선층 하면으로부터 수직 방향으로 제3 거리만큼 이격되어 배치되는 이미지 센서부, 상기 제1 재배선층 및 상기 이미지 센서부 사이 및 상기 제2 재배선층 및 상기 이미지 센서부 사이에 배치되어, 상기 제1 재배선층 및 상기 제2 재배선층을 상기 이미지 센서부에 연결하는 제1 연결부, 상기 이미지 센서부 외측에 배치되어 상기 베이스 기판과 상기 제1 재배선층 및 상기 제2 재배선층을 연결하는 제2 연결부 및 상기 이미지 센서부 외측에 배치되어, 일측면 및 타측면이 각각 상기 제1 재배선층의 일측면 및 상기 제2 재배선층의 타측면과 얼라인되고, 내측면의 일부가 상기 이미지 센서부의 측면 및 하면과 접하는 몰딩부를 포함하고, 상기 광 필터의 하면 및 상기 글래스 기판의 하면은 상기 이미지 센서부 향해 볼록한 형상 또는 상기 이미지 센서부 반대 방향을 향해 볼록한 형상을 포함한다.
본 개시의 실시예들에 따르면, 이미지 센서 패키지 및 이를 포함하는 이미지 센서 모듈의 두께가 감소될 수 있다.
본 개시의 실시예들에 따르면, 공정 비용이 저감될 수 있고, 글래스 기판의 접착력이 향상될 수 있다.
본 개시의 실시예들에 따르면 글래스 기판의 두께 및 재배선층 간의 거리를 통해 이미지 센서 패키지의 구경비를 조절할 수 있다.
도 1은 본 개시의 일 실시예에 따른 이미지 센서 패키지의 단면도이다.
도 2는 본 개시의 일 실시예에 따른 이미지 센서부의 평면도이다.
도 3은 본 개시의 일 실시예에 따른 이미지 센서부의 단면도이다.
도 4a 및 도 4b는 본 개시의 일 실시예에 따른 이미지 센서 패키지의 단면도이다.
도 5는 본 개시의 일 실시예에 따른 이미지 센서 패키지의 단면도이다.
도 6 내지 도 12는 본 개시의 일 실시예에 따른 이미지 센서 패키지의 제조 방법을 나타낸 개략적인 단면도이다.
도 13 내지 도 16은 본 개시의 일 실시예에 따른 이미지 센서 패키지의 제조 방법을 나타낸 개략적인 단면도이다.
도 1은 본 개시의 일 실시예에 따른 이미지 센서 패키지의 단면도이다. 도 2는 본 개시의 일 실시예에 따른 이미지 센서부의 평면도이다. 도 3은 본 개시의 일 실시예에 따른 이미지 센서부의 단면도이다.
도 1 내지 도 3을 참조하면, 이미지 센서 패키지(1)는 베이스 기판(10), 외부 연결 단자(20), 광 공급부(30), 제1 재배선층(40), 제2 재배선층(50), 이미지 센서부(100), 제1 연결부(60), 제2 연결부(70) 및 몰딩부(80)를 포함할 수 있다.
베이스 기판(10)은 이미지 센서 패키지(1) 하부에 배치될 수 있다. 베이스 기판(10)의 두께(D1)는 0.5mm 내지 0.7mm일 수 있다. 일 실시예에서, 베이스 기판(10)의 두께(D1)는 0.6mm일 수 있다. 베이스 기판(10)은 인쇄회로기판(FPCB: Flexible Printed Circuit Board), 실리콘 베이스 기판, 세라믹 기판, 유리 기판 또는 절연성 회로 기판들 중 하나일 수 있다. 베이스 기판(10)은 보강 플레이트로서 구리(Cu), 은(Ag), 금(Au) 또는 알루미늄(Al) 등과 같은 열전도성 금속을 포함할 수 있다. 베이스 기판(10)은 상부 패드(12) 및 하부 패드(14)를 포함할 수 있다.
외부 연결 단자(20)는 베이스 기판(10)의 하부에 배치될 수 있다. 외부 연결 단자(20)의 두께(D2)는 0.3mm 내지 0.5mm일 수 있다. 일 실시예에서 외부 연결 단자(20)의 두께(D2)는 0.37mm일 수 있다. 외부 연결 단자(20)는 하부 패드(14)와 연결될 수 있다. 예를 들어, 외부 연결 단자(20)는 솔더 볼(solder ball) 또는 솔더 범프(solder bump)일 수 있다. 외부 연결 단자(20)는 이미지 센서 패키지(1)를 외부와 전기적으로 연결할 수 있다.
광 공급부(30)는 광 필터(32) 및 글래스 기판(34)을 포함할 수 있다. 광 필터(32)는 이미지 센서 패키지(1) 상단에 배치될 수 있다. 광 필터(32)는 베이스 기판(10) 상에 배치될 수 있다. 도면에는, 광 필터(32)의 수평 방향 길이가 글래스 기판(34)의 수평 방향 길이와 동일한 것으로 도시하였으나, 광 필터(32)의 수평 방향 길이는 글래스 기판(34)의 수평 방향 길이보다 작을 수 있다. 광 필터(32)의 수평 방향 길이가 최소인 경우, 광 필터(32)의 측면은 제1 재배선층(40) 및 제2 재배선층(50)의 내측면과 얼라인될 수 있다. 예를 들어, 광 필터(32)는 적외선 필터(infrared filter)일 수 있다.
광 필터(32)의 두께(D3)는 0.5mm 이하일 수 있다. 광 필터(32)에는 외부로부터 광이 조사될 수 있다. 광 필터(32)는 조사된 광을 필터링할 수 있다. 예를 들어, 광 필터(32)가 적외선 필터인 경우, 조사된 광의 영역 중 적외선 영역을 투과시키고 나머지 영역을 필터링할 수 있다.
글래스 기판(34)은 광 필터(32) 하부에 배치될 수 있다. 글래스 기판(34)의 상면은 광 필터(32)의 하면과 접할 수 있다. 글래스 기판(34)의 측면은 광 필터(32)의 측면과 얼라인될 수 있다. 글래스 기판(34)의 두께(D4)는 0.6mm 내지 0.8mm일 수 있다.
글래스 기판(34)은 실리콘을 포함할 수 있다. 글래스 기판(34)은 투명 기판일 수 있다. 글래스 기판(34)은 마이크로 렌즈(microlens)의 역할을 수행할 수 있다. 글래스 기판(34)에는 광이 광 필터(32)로부터 공급될 수 있다. 광은 광 필터(32)에 의해 필터링된 것일 수 있다. 글래스 기판(34)은 광 필터(32)로부터 공급된 광을 집광시킬 수 있다.
글래스 기판(34)을 기초로 이미지 센서 패키지(1)의 구경비(Relative Aperture)가 조절될 수 있다. 구경비는 렌즈의 최대 유효구경과 렌즈의 초점 거리의 비율일 수 있다. 여기에서 렌즈는 글래스 기판(34)일 수 있고, 글래스 기판(34)의 형상 및 두께에 따라 렌즈의 초점 거리가 조절될 수 있다.
제1 재배선층(40)은 광 공급부(30) 하부에 배치될 수 있다. 제1 재배선층(40)의 상면은 글래스 기판(34)의 하면과 접할 수 있다. 제1 재배선층(40)은 광 공급부(30) 일측에 배치될 수 있다. 제1 재배선층(40)의 일측면은 글래스 기판(34)의 일측면과 얼라인될 수 있다. 제1 재배선층(40)의 두께(D5)는 0.01mm 내지 0.05mm일 수 있다.
제1 재배선층(40)은 절연층(42), 재배선 패턴(44), 도전성 비아(46) 및 도전성 패드(48)를 포함할 수 있다. 절연층(42)은 다중층으로 형성되며, 재배선 패턴(44)은 절연층(42)의 상면 상에 배치되어 다층 구조로 형성될 수 있다. 도전성 비아(46)는 다층 구조로 형성된 재배선 패턴(44)들을 서로 연결할 수 있다. 도전성 패드(48)는 최상위 절연층(42)의 표면 상에 배치될 수 있다.
예를 들어, 절연층(42)은 ABF(Ajinomoto Build-up Film), 에폭시(epoxy), 또는 폴리이미드(polyimide)를 포함할 수 있다. 절연층(42)은 감광성 폴리머를 포함할 수 있다. 예를 들어, 감광성 폴리머는 감광성 폴리이미드, 폴리벤조옥사졸, 페놀계 폴리머 및 벤조시클로부텐(benzocyclobutene)계 폴리머 중 적어도 하나를 포함할 수 있다. 재배선 패턴(44), 도전성 비아(46) 및 도전성 패드(48)는 구리, 니켈, 스테인리스 스틸 또는 베릴륨 구리(beryllium copper)와 같은 구리 합금을 포함할 수 있다
제2 재배선층(50)은 광 공급부(30) 하부에 배치될 수 있다. 제2 재배선층(50)의 상면은 글래스 기판(34)의 하면과 접할 수 있다. 제2 재배선층(50)은 광 공급부(30) 타측에 배치될 수 있다. 제2 재배선층(50)의 외측면은 글래스 기판(34)의 타측면과 얼라인될 수 있다. 제2 재배선층(50)은 제1 재배선층(40)으로부터 수평 방향으로 제1 거리(L1)만큼 이격될 수 있다. 예를 들어, 제1 거리(L1)는 이미지 센서부(100)의 수평 방향 길이(W1)보다 50um 내지 1mm 작을 수 있다.
제2 재배선층(50)의 두께(D6)는 제1 재배선층(40)의 두께(D5)와 동일할 수 있다. 제2 재배선층(50)은 절연층(52), 재배선 패턴(54), 도전성 비아(56) 및 도전성 패드(58)를 포함할 수 있다. 절연층(52), 재배선 패턴(54), 도전성 비아(56) 및 도전성 패드(58)는 제1 재배선층(40)의 절연층(42), 재배선 패턴(44), 도전성 비아(46) 및 도전성 패드(48)와 동일할 수 있다.
제1 재배선층(40) 및 제2 재배선층(50)은 이미지 센서 패키지(1)의 조리개의 역할을 수행할 수 있고, 조리개의 지름은 제1 재배선층(40) 및 제2 재배선층(50) 간의 거리인 제1 거리(L1)일 수 있다. 제1 거리(L1)를 기초로 이미지 센서 패키지(1)의 구경비가 조절될 수 있다. 제1 거리(L1)가 커질수록 이미지 센서 패키지(1)의 유효 구경이 증가할 수 있고, 제1 거리(L1)가 작아질수록 이미지 센서 패키지(1)의 유효 구경이 감소할 수 있다.
이미지 센서부(100)는 베이스 기판(10)과 광 공급부(30) 사이에 위치할 수 있다. 이미지 센서부(100)는 베이스 기판(10)의 중심부에 위치할 수 있다. 예를 들어, 이미지 센서부(100)의 수평 방향 길이(W1)은 50mm 이하일 수 있다. 이미지 센서부(100)의 하면은 베이스 기판(10)의 상면으로부터 수직 방향으로 제2 거리(L2)만큼 이격될 수 있다. 예를 들어, 제2 거리(L2)는 0.1mm 이하일 수 있다. 이미지 센서부(100)의 상면은 제1 재배선층(40)의 하면 및 제2 재배선층(50)의 하면으로부터 수직 방향으로 제3 거리(L3)만큼 이격될 수 있다. 제3 거리(L3)는 0.1mm 이하일 수 있다.
이미지 센서부(100)의 두께(D7)는 0.2 mm 내지 0.4mm일 수 있다. 이미지 센서부(100)는 CMOS(Complementary Metal Oxide Semiconductor) 이미지 센서를 포함할 수 있다.
도 2를 참조하면, 이미지 센서부(100)는 센서 어레이 영역(sensor array region: SAR) 및 주변 회로 영역(peripheral circuit region: PCR)을 포함할 수 있다. 주변 회로 영역(PCR)은 회로 영역(circuit region, CR) 및 패드 영역(PR; pad region)을 포함할 수 있다.
센서 어레이 영역(SAR)은 픽셀 어레이(pixel array, PA)를 포함할 수 있다. 픽셀 어레이(PA)는 매트릭스(matrix) 형태로 배치된 복수의 단위 픽셀 영역(unit pixel region, PU)을 포함할 수 있다. 단위 픽셀 영역(PU)은 복수의 반도체 광전 변환 소자(photo diode) 및 복수의 트랜지스터(transistor)를 포함할 수 있다. 픽셀 어레이(PA)는 외부로부터 광을 수신하여 전기적 신호로 변환할 수 있다.
회로 영역(CR)은 센서 어레이 영역(SAR)의 가장 자리를 따라서 위치할 수 있다. 회로 영역(CR)은 센서 어레이 영역(SAR)의 하부에서 센서 어레이 영역(SAR)과 수직으로 중첩되도록 위치할 수도 있다. 회로 영역(CR)은 픽셀 어레이(PA)가 생성한 전기적 신호를 처리할 수 있다. 패드 영역(PR)은 회로 영역(CR)의 외측 가장 자리를 따라서 위치할 수 있다. 패드 영역(PR)에는 외부 장치와 전기적 신호를 송수신하는데 사용되는 제1 도전성 패드(250a)를 포함할 수 있다.
도 3을 참조하면, 이미지 센서부(100)는 이미지 센서 칩(200) 및 처리부(300)를 포함할 수 있다. 이미지 센서 칩(200)은 기판(210), 광전 변환층(220) 및 배선층(230), 컬러 필터(240), 도전성 패드(250) 및 도전성 비아(260)를 포함할 수 있다. 기판(210)은 이미지 센서 칩(200) 상부에 배치될 수 있다. 기판(210)은 실리콘 기판, 벌크 실리콘 또는 SOI(silicon-on-insulator)일 수 있다. 기판(210)이 실리콘 기판인 경우, 실리콘게르마늄, 안티몬화 인듐, 납 텔루르 화합물, 인듐비소, 인듐 인화물, 갈륨 비소 및 안티몬화 갈륨 중 적어도 하나를 포함할 수 있다.
광전 변환층(220)은 기판(210) 내부에 형성될 수 있다. 광전 변환층(220)은 광전 변환 소자(222)를 포함할 수 있다. 광전 변환 소자(222)는 센서 어레이 영역(SAR) 내에 배치될 수 있다. 광전 변환 소자(222)는 단위 픽셀 영역(PU)마다 배치될 수 있다. 광전 변환 소자(222)는 n형의 불순물 또는 p형의 불순물이 도핑된 복수의 불순물 영역(미도시)을 포함할 수 있다. 예를 들어, 광전 변환 소자(222)는 포토 다이오드의 형태로 구성될 수 있다.
광전 변환층(220)은 광전 변환 소자(222)가 비배치된 부분에서 n형 또는 p형의 에피택셜(epitaxial)층을 포함할 수 있으며, n형 또는 p형의 에피택셜(epitaxial)층 내에는 n형 불순물을 고농도로 이온 주입하여 n형 딥 웰(deep well)이 형성되거나, p형 불순물을 고농도로 이온 주입하여 p형 딥 웰이 형성될 수도 있다.
배선층(230)은 이미지 센서 칩(200) 하부에 배치될 수 있다. 배선층(230)의 상면은 기판(210)의 하면과 접할 수 있다. 배선층(230)은 금속층(232) 및 절연층(234)을 포함할 수 있다. 금속층(232)은 배선 구조를 구성할 수 있다. 절연층(234)은 금속층(232) 사이에 배치될 수 있다.
예를 들어, 금속층(232)은 구리(Cu), 알루미늄(Al) 및 텅스텐(W)과 같은 금속 물질을 포함할 수 있다. 절연층(234)은 HDP(High Density Plasma) 산화막, TEOS(TetraEthOxySilane) 산화막, TOSZ(Tonen SilaZene), SOG(Spin On Glass), USG(Undoped Silica Glass) 및 저유전막(low-k dielectric layer) 중 적어도 하나를 포함할 수 있다.
컬러 필터(240)는 기판(210) 상에 배치될 수 있다. 컬러 필터(240)의 하면은 기판(210)의 상면과 접할 수 있다. 컬러 필터(240)는 센서 어레이 영역(SAR) 내 배치될 수 있다. 컬러 필터(240)는 단위 픽셀 영역(PU)마다 배치될 수 있다. 컬러 필터(240)는 복수일 수 있다. 예를 들어, 컬러 필터(240)는 적색(red) 필터, 청색(blue) 필터 및 녹색(green) 필터를 포함할 수 있다. 다른 실시예에서, 컬러 필터(240)는 시안(cyan) 필터, 노랑(yellow) 필터 및 마젠타(magenta) 필터를 포함할 수 있다.
도전성 패드(250)는 제1 도전성 패드(250a), 제2 도전성 패드(250b) 및 제3 도전성 패드(250c)를 포함할 수 있다. 제1 도전성 패드(250a)는 기판(210) 상에 배치될 수 있다. 제1 도전성 패드(250a)의 하면은 기판(210)의 상면과 접할 수 있다. 제1 도전성 패드(250a)는 기판(210)의 일측 및 타측에 각각 배치될 수 있다. 제1 도전성 패드(250a)는 이미지 센서부(100)를 제1 재배선층(40) 및 제2 재배선층(50)과 전기적으로 연결할 수 있다. 제2 도전성 패드(250b)는 기판의 하면 상에 배치될 수 있다. 제2 도전성 패드(250b)의 하면은 기판의 하면과 접할 수 있다. 제2 도전성 패드(250)는 기판(210)의 일측 및 타측에 각각 배치될 수 있다.
제3 도전성 패드(250c)는 배선층(230)의 하면 상에 배치될 수 있다. 제3 도전성 패드(250c)의 하면은 배선층(230)의 하면과 접할 수 있다. 제3 도전성 패드(250c)는 배선층(230)의 일측 및 타측에 각각 배치될 수 있다. 제3 도전성 패드(250c)는 이미지 센서 칩(200) 및 처리부(300)를 전기적으로 연결할 수 있다.
도전성 비아(260)는 제1 도전성 비아(260a) 및 제2 도전성 비아(260b)를 포함할 수 있다. 제1 도전성 비아(260a)는 기판(210)을 관통하여 형성될 수 있다. 제1 도전성 비아(260a)는 기판(210) 일측 및 타측에 배치될 수 있다. 제1 도전성 비아(260a)는 제1 도전성 패드(250a) 및 제2 도전성 패드(250b)를 전기적으로 연결할 수 있다. 제2 도전성 비아(260b)는 배선층(230)을 관통하여 형성될 수 있다. 제2 도전성 비아(260b)는 배선층(230) 일측 및 타측에 배치될 수 있다. 제2 도전성 비아(260b)는 제2 도전성 패드(250b) 및 제3 도전성 패드(250c)를 전기적으로 연결할 수 있다.
이미지 센서 칩(200)은 컬러 필터(240)를 통해 광을 수신할 수 있다. 광은 글래스 기판(34)에 의해 집광된 것일 수 있다. 이미지 센서 칩(200)은 수신한 광을 광전 변환층(220) 및 배선층(230)에서 처리하여 전기적 신호를 생성할 수 있다.
처리부(300)는 이미지 센서 칩(200) 하부에 배치될 수 있다. 예를 들어, 이미지 센서 칩(200) 및 처리부(300)는 웨이퍼간 본딩(wafer to wafer bonding) 공정을 통해 서로 부착될 수 있다. 처리부(300)는 재배선층(310) 및 배선 구조층(320)을 포함할 수 있다.
재배선층(310)은 처리부(300)의 상부에 배치될 수 있다. 재배선층(310)은 절연층(312), 재배선 패턴(314) 및 도전성 비아(316)를 포함할 수 있다. 재배선층(310)은 절연층(312), 재배선 패턴(314) 및 도전성 비아(316)를 포함할 수 있다. 절연층(312)은 다중층으로 형성되며, 재배선 패턴(314)은 절연층(312)의 상면 상에 배치되어 다층 구조로 형성될 수 있다. 도전성 비아(316)는 다층 구조로 형성된 재배선 패턴(314)들을 서로 연결할 수 있다.
배선 구조층(320)은 처리부(300) 하부에 배치될 수 있다. 배선 구조층(320)의 상면은 재배선층(310)의 하면과 접할 수 있다. 배선 구조층(320)은 TSV(Through Silicon Via) 컨택(322)을 포함할 수 있다. TSV 컨택(322)은 복수일 수 있다. TSV 컨택(322)은 배선 구조층(320)을 수직으로 관통할 수 있다. TSV 컨택(322) 중 적어도 일부는 재배선층(310)과 전기적으로 연결될 수 있다. 예를 들어, TSV 컨택(322)중 적어도 일부는 재배선 패턴(314)과 전기적으로 연결될 수 있다.
도면에는 도시되지 않았으나, 배선 구조층(320)은 디지털 신호 프로세서(DSP; digital signal processor), 프로세서 코어 IP(intellectual property), ADC(analog-to-digital converter), DAC(digital-to-analog converter) 또는 PLL(phase-locked loop)등과 같은 아날로그 IP 등을 포함하는 다양한 로직 회로가 구성하는 배선 구조를 포함할 수 있다. 배선 구조층(320)은 배선 구조들을 서로 절연하기 위한 절연막을 더 포함할 수 있다. 배선 구조층(320)은 이미지 센서 칩(200)으로부터 출력된 신호를 처리할 수 있다. 배선 구조층(320)은 신호 처리 결과를 포함하는 처리 신호를 생성할 수 있다.
도 1을 참조하면, 제1 연결부(60)는 제1 수직 연결 부재(62) 및 제2 수직 연결 부재(64)를 포함할 수 있다. 제1 수직 연결 부재(62) 및 제2 수직 연결 부재(64)는 도전성 비아일 수 있다.
제1 수직 연결 부재(62)는 제1 재배선층(40)의 하면 상에 배치될 수 있다. 제1 수직 연결 부재(62)는 제1 재배선층(40)의 내측에 배치될 수 있다. 제1 수직 연결 부재(62)는 제1 재배선층(40) 및 이미지 센서부(100) 사이에 배치될 수 있다. 제1 수직 연결 부재(62)는 제1 재배선층(40) 및 이미지 센서부(100)를 전기적으로 연결할 수 있다. 제1 수직 연결 부재(62)는 제1 재배선층(40) 내측의 도전성 패드(48) 및 이미지 센서부(100) 일측의 제1 도전성 패드(250a)를 전기적으로 연결할 수 있다. 처리 신호는 제1 수직 연결 부재(62)를 통해 이미지 센서부(100)에서 제1 재배선층(40)으로 전송될 수 있다.
제2 수직 연결 부재(64)는 제2 재배선층(50)의 하면 상에 배치될 수 있다. 제2 수직 연결 부재(64)는 제2 재배선층(50)의 내측에 배치될 수 있다. 제2 수직 연결 부재(64)는 제2 재배선층(50) 및 이미지 센서부(100) 사이에 배치될 수 있다. 제2 수직 연결 부재(64)는 제2 재배선층(50) 및 이미지 센서부(100)를 전기적으로 연결할 수 있다. 제2 수직 연결 부재(64)는 제2 재배선층(50) 내측의 도전성 패드(58) 및 이미지 센서부(100) 타측의 제1 도전성 패드(250a)를 전기적으로 연결할 수 있다. 처리 신호는 제2 수직 연결 부재(64)를 통해 이미지 센서부(100)에서 제2 재배선층(50)으로 전송될 수 있다.
제2 연결부(70)는 제1 수직 연결 부재(72) 및 제2 수직 연결 부재(74)를 포함할 수 있다. 제1 수직 연결 부재(72) 및 제2 수직 연결 부재(74)는 도전성 비아일 수 있다.
제1 수직 연결 부재(72)는 제1 재배선층(40)의 하면 상에 배치될 수 있다. 제1 수직 연결 부재(72)는 제1 재배선층(40)의 외측에 배치될 수 있다. 제1 수직 연결 부재(72)는 베이스 기판(10) 및 제1 재배선층(40) 사이에 배치될 수 있다. 제1 수직 연결 부재(72)는 베이스 기판(10) 및 제1 재배선층(40)을 전기적으로 연결할 수 있다. 제1 수직 연결 부재(72)는 베이스 기판(10) 일측의 상부 패드(12) 및 제1 재배선층(40) 외측의 도전성 패드(48)를 전기적으로 연결할 수 있다. 처리 신호는 제1 수직 연결 부재(72)를 통해 제1 재배선층(40)에서 베이스 기판(10)으로 전송될 수 있다.
제2 수직 연결 부재(74)는 제2 재배선층(50)의 하면 상에 배치될 수 있다. 제2 수직 연결 부재(74)는 제2 재배선층(50)의 외측에 배치될 수 있다. 제2 수직 연결 부재(74)는 베이스 기판(10) 및 제2 재배선층(50) 사이에 배치될 수 있다. 제2 수직 연결 부재(74)는 베이스 기판(10) 및 제2 재배선층(50)을 전기적으로 연결할 수 있다. 제2 수직 연결 부재(74)는 베이스 기판(10) 타측의 상부 패드(12) 및 제2 재배선층(50) 외측의 도전성 패드(58)를 전기적으로 연결할 수 있다. 처리 신호는 제2 수직 연결 부재(74)를 통해 제2 재배선층(50)에서 베이스 기판(10)으로 전송될 수 있다.
몰딩부(80)는 베이스 기판(10), 제1 재배선층(40), 제2 재배선층(50) 및 이미지 센서부(100)로 둘러싸인 공간에 배치될 수 있다. 몰딩부(80)의 상면은 제1 재배선층(40)의 하면 및 제2 재배선층(50)의 하면과 접할 수 있다. 몰딩부(80)의 하면은 베이스 기판(10)의 상면과 접할 수 있다. 몰딩부(80)의 일측면은 베이스 기판(10)의 일측면 및 제1 재배선층(40)의 외측면과 얼라인될 수 있다. 몰딩부(80)의 타측면은 베이스 기판(10)의 타측면 및 제2 재배선층(50)의 외측면과 얼라인될 수 있다. 몰딩부(80)의 내측면은 제1 연결부(60)의 외측면, 이미지 센서부(100)의 측면 및 하면과 접할 수 있다. 몰딩부(80)는 제2 연결부(70)를 둘러쌀 수 있다. 몰딩부(80)의 두께는 제2 거리(L2), 제3 거리(L3) 및 이미지 센서부(100)의 두께(D7)의 합과 동일할 수 있다. 몰딩부(80)의 두께는 0.1mm 내지 0.5mm일 수 있다.
예를 들어, 몰딩부(80)는 에폭시 몰딩 컴파운드(EMC), 폴리이미드와 같은 열가소성 수지, 또는 이들에 무기필러와 같은 보강재가 포함된 수지, 구체적으로 ABF(Ajinomoto Build-up Film), FR-4, BT, 수지 등을 포함할 수 있다. 또한, 몰딩부(80)는 EMC와 같은 몰딩 물질 또는 PIE와 같은 감광성 재료를 포함할 수 있다.
도 4a 및 도 4b는 본 개시의 일 실시예에 따른 이미지 센서 패키지의 단면도다.
도 4a 및 도 4b를 참조하면, 이미지 센서 패키지(2, 3)는 베이스 기판(10), 외부 연결 단자(20), 제1 재배선층(40), 제2 재배선층(50), 이미지 센서부(100), 제1 연결부(60), 제2 연결부(70), 몰딩부(80) 및 광 공급부(400, 500)를 포함할 수 있다. 베이스 기판(10), 외부 연결 단자(20), 제1 재배선층(40), 제2 재배선층(50), 이미지 센서부(100), 제1 연결부(60), 제2 연결부(70) 및 몰딩부(80)는 도 1 내지 도 3의 베이스 기판(10), 외부 연결 단자(20), 제1 재배선층(40), 제2 재배선층(50), 이미지 센서부(100), 제1 연결부(60), 제2 연결부(70) 및 몰딩부(80)와 동일할 수 있다.
도 4a를 참조하면, 광 공급부(400)는 광 필터(410) 및 글래스 기판(420)을 포함할 수 있다. 광 필터(410)의 일부는 이미지 센서부(100)의 반대 방향을 향해 볼록한 형상일 수 있고, 나머지 부분은 편평한 형상일 수 있다. 예를 들어, 광 필터(410)는 이미지 센서부(100)의 센서 어레이 영역(SAR)에 대응하는 부분이 이미지 센서부(100)의 반대 방향을 향해 볼록한 형상이며, 나머지 부분은 편평한 형상일 수 있다.
글래스 기판(420)은 하면의 일부가 이미지 센서부(100)를 향해 볼록한 볼록이고, 하면에 대응하는 상면의 일부가 이미지 센서부(100)의 반대 방향을 향해 볼록한 형상일 수 있다. 예를 들어, 글래스 기판(420)은 이미지 센서부(100)의 센서 어레이 영역(SAR)에 대응하는 부분이 볼록한 형상이며 나머지 부분은 편평한 형상일 수 있다. 글래스 기판(420)은 볼록 렌즈의 역할을 수행할 수 있다. 글래스 기판(420)이 볼록렌즈의 역할을 수행하는 경우, 글래스 기판(420)의 두께(D4)가 커짐에 따라 초점 거리가 커질 수 있고, 이미지 센서 패키지(2)의 구경비가 조절될 수 있다.
도 4b를 참조하면, 광 공급부(500)는 광 필터(510) 및 글래스 기판(520)을 포함할 수 있다. 광 필터(510)의 일부는 이미지 센서부(100)를 향해 오목한 형상일 수 있고, 나머지 부분은 편평한 형상일 수 있다. 예를 들어, 광 필터(510)는 이미지 센서부(100)의 센서 어레이 영역(SAR)에 대응하는 부분이 이미지 센서부(100)를 향해 볼록한 형상이며, 나머지 부분은 편평한 형상일 수 있다.
글래스 기판(520)은 상면의 일부가 이미지 센서부(100)를 향해 오목한 형상이고, 상면에 대응하는 하면의 일부가 이미지 센서부(100)의 반대 방향을 향해 오목한 형상일 수 있다. 예를 들어, 글래스 기판(520)은 이미지 센서부(100)의 센서 어레이 영역(SAR)에 대응하는 부분이 오목한 형상이며 나머지 부분은 편평한 형상일 수 있다. 글래스 기판(520)은 오목 렌즈의 역할을 수행할 수 있다. 글래스 기판(520)이 오목렌즈의 역할을 수행하는 경우, 글래스 기판(520)의 두께(D4)가 커짐에 따라 초점 거리가 작아질 수 있고, 이미지 센서 패키지(3)의 구경비가 조절될 수 있다.
도 5는 본 개시의 일 실시예에 따른 이미지 센서 패키지의 단면도이다.
도 5를 참조하면, 이미지 센서 패키지(1)는 베이스 기판(10), 외부 연결 단자(20), 광 공급부(30), 이미지 센서부(100), 제1 연결부(60), 제2 연결부(70), 몰딩부(80), 제1 재배선층(600), 제2 재배선층(700), 메모리부(800) 및 제3 연결부(900)를 포함할 수 있다.
베이스 기판(10), 외부 연결 단자(20), 광 공급부(30), 이미지 센서부(100), 제1 연결부(60), 제2 연결부(70) 및 몰딩부(80)는 도 1 내지 도 3의 베이스 기판(10), 외부 연결 단자(20), 광 공급부(30), 이미지 센서부(100), 제1 연결부(60), 제2 연결부(70) 및 몰딩부(80)와 동일할 수 있다.
제1 재배선층(600) 및 제2 재배선층(700)은 각각 광 공급부(30)의 일측 및 타측에 배치될 수 있다. 제1 재배선층(600)의 수평 방향 길이가 제2 재배선층(700)의 수평 방향 길이보다 클 수 있다는 점을 제외하고, 제1 재배선층(600) 및 제2 재배선층(700)은 도 1 내지 도 3의 제1 재배선층(40) 및 제2 재배선층(50)과 동일할 수 있다.
메모리부(800)는 베이스 기판(10)과 제1 재배선층(600) 사이에 위치할 수 있다. 베이스 기판(10)의 상면으로부터 수직 방향으로 제4 거리(L4)만큼 이격될 수 있다. 예를 들어, 제4 거리(L4)는 0.1mm 이하일 수 있고, 제2 거리(L2)와 동일할 수 있다. 메모리부(800)의 하면은 메모리부(800)의 상면은 제1 재배선층(600)의 하면으로부터 수직 방향으로 제5 거리(L5)만큼 이격될 수 있다. 예를 들어, 제5 거리(L5)는 0.1mm 이하일 수 있고, 제3 거리(L3)와 동일할 수 있다. 메모리부(800)는 이미지 센서부(100)로부터 수평 방향으로 제6 거리(L6)만큼 이격될 수 있다. 예를 들어, 제6 거리(L6)는 50um 내지 300um일 수 있다. 메모리부(800)의 측면, 하면 및 상면의 일부는 몰딩부(80)에 의해 둘러싸일 수 있다.
메모리부(800)는 메모리 칩(810) 및 도전성 패드(820)를 포함할 수 있다. 예를 들어, 메모리 칩(810)은 DRAM(dynamic random access memory), SRAM(static random access memory), PRAM(phase-change random access memory), MRAM (magnetoresistive random access memory), FeRAM(ferroelectric random access memory) RRAM (resistive random access memory), 플래시 메모리 (flash memory), 및 EEPROM (electrically erasable programmable read-only memory) 중 적어도 하나를 포함할 수 있다.
도전성 패드(820)는 메모리 칩(810) 상에 배치될 수 있다. 도전성 패드(820)의 하면은 메모리 칩(810)의 상면과 접할 수 있다. 도전성 패드(820)는 메모리 칩(810) 일측 및 타측에 배치될 수 있다.
제3 연결부(900)는 제1 수직 연결 부재(910) 및 제2 수직 연결 부재(920)를 포함할 수 있다. 제1 수직 연결 부재(910) 및 제2 수직 연결 부재(920)는 도전성 비아일 수 있다.
제1 수직 연결 부재(910)는 제1 재배선층(600)의 하면 상에 배치될 수 있다. 제1 수직 연결 부재(910)는 제1 재배선층(600)의 외측에 배치될 수 있다. 제1 수직 연결 부재(910)는 제1 재배선층(600) 및 메모리부(800) 사이에 배치될 수 있다. 제1 수직 연결 부재(910)는 제1 재배선층(600) 및 메모리부(800)를 전기적으로 연결할 수 있다. 제1 수직 연결 부재(910)는 제1 재배선층(600) 외측의 도전성 패드(640) 및 메모리부(800) 일측의 도전성 패드(820)를 전기적으로 연결할 수 있다.
제2 수직 연결 부재(920)는 제1 재배선층(600)의 하면 상에 배치될 수 있다. 제2 수직 연결 부재(920)는 제1 재배선층(600)의 내측에 배치될 수 있다. 제1 수직 연결 부재(920)는 제1 재배선층(600) 및 메모리부(800) 사이에 배치될 수 있다. 제2 수직 연결 부재(910)는 제1 재배선층(600) 및 메모리부(800)를 전기적으로 연결할 수 있다. 제1 수직 연결 부재(910)는 제1 재배선층(600) 내측의 도전성 패드(640) 및 메모리부(800) 타측의 도전성 패드(820)를 전기적으로 연결할 수 있다.
메모리부(800)는 제1 재배선층(600) 및 제3 연결부(900)를 통해 이미지 센서부(100)로부터 처리 신호를 수신할 수 있다. 메모리부(800)는 처리 신호를 저장할 수 있다. 예를 들어, 메모리부(800)는 처리 신호를 메모리 칩(810)에 저장할 수 있다.
도 6 내지 도 12는 본 개시의 일 실시예에 따른 이미지 센서 패키지의 제조 방법을 도시한 도면이다.
도 6을 참조하면, 글래스 기판(34) 상에 재배선층(40, 50)이 형성될 수 있다.
도면에는 글래스 기판(34)의 상면 및 하면이 편평한 것으로 도시되었으나, 글래스 기판(34)은 도 4a와 같이 볼록 렌즈를 포함하도록 가공된 것일 수 있다.
재배선층(40, 50)에는 글래스 기판(34)의 표면을 일부 노출하는 개구부(49)가 형성될 수 있다. 개구부(49)는 탑뷰에서 볼 때 사각 형상을 가질 수 있으나, 이에 제한되는 것은 아니다. 재배선층(40, 50)은 개구부(49)를 중심으로 서로 이격되는 제1 재배선층(40) 및 제2 재배선층(50)을 포함할 수 있다. 제1 재배선층(40) 및 제2 재배선층(50)은 수평 방향으로 제1 거리(L1)만큼 이격될 수 있다. 제1 재배선층(40)과 제2 재배선층(50)은 각각 절연층(42, 52)을 형성하고, 절연층(42, 52)을 관통하는 도전성 비아(46, 56) 형성하고, 절연층(42, 52) 및 도전성 비아(46, 56) 상에 재배선 패턴(44, 54)을 형성하는 것을 반복함으로써 형성될 수 있다. 최상위 절연층(42, 52)의 표면 상에는 도전성 패드(48, 58)가 배치될 수 있다. 이후, 글래스 기판(34)을 소정의 크기로 절단할 수 있다.
도 7을 참조하면, 글래스 기판(34) 상에 제2 연결부(70)가 배치될 수 있다. 제2 연결부(70)는 제1 재배선층(40) 및 제2 재배선층(50) 상에 배치될 수 있다. 제2 연결부(70)는 제1 수직 연결 부재(72)와 제2 수직 연결 부재(74)를 포함할 수 있다. 제1 수직 연결 부재(72)는 제1 재배선층(40) 상에 배치될 수 있고, 제2 수직 연결 부재(74)는 제2 재배선층(50) 상에 배치될 수 있다. 제1 수직 연결 부재(72)는 제1 재배선층(40) 외측의 재배선 패턴(44)과 연결될 수 있고, 제2 수직 연결 부재(74)는 제2 재배선층(50)의 외측의 재배선 패턴(54)과 연결될 수 있다.
도 8을 참조하면, 글래스 기판(34) 상에 이미지 센서부(100) 및 제1 연결부(60)가 배치될 수 있다. 이미지 센서부(100)는 제1 재배선층(40) 상부 및 제2 재배선층(50) 상부에 배치될 수 있다. 이미지 센서부(100)는 제1 재배선층(40) 및 제2 재배선층(50)으로부터 이격될 수 있다. 이미지 센서부(100)는 수직 방향으로 제3 거리(L3)만큼 이격되어 배치될 수 있다.
제1 연결부(60)는 이미지 센서부(100) 및 제1 재배선층(40) 사이 및 이미지 센서부(100) 및 제2 재배선층(50) 사이에 배치될 수 있다. 제1 연결부(60)는 제1 재배선층(40) 및 제2 재배선층(50) 상에 배치될 수 있다. 제1 연결부(60)는 제1 수직 연결 부재(62)와 제2 수직 연결 부재(64)를 포함할 수 있다.
제1 수직 연결 부재(62)는 제1 재배선층(40) 상에 배치될 수 있고, 제2 수직 연결 부재(64)는 제2 재배선층(50) 상에 배치될 수 있다. 제1 수직 연결 부재(62)는 제1 재배선층(40) 내측의 도전성 패드(48)와 연결될 수 있고, 제2 수직 연결 부재(64)는 제2 재배선층(50)의 내측의 도전성 패드(58)와 연결될 수 있다. 제1 수직 연결 부재(62)는 제1 재배선층(40) 및 이미지 센서부(100) 일측을 연결할 수 있다. 제2 수직 연결 부재(64)는 제1 재배선층(40) 및 이미지 센서부(100) 타측을 연결할 수 있다.
도 9를 참조하면, 글래스 기판(34) 상에 몰딩부(80)가 형성될 수 있다. 몰딩부(80)는 하면이 제1 재배선층(40) 및 제2 재배선층(50)의 상면을 덮도록 형성될 수 있다.
몰딩부(80)는 제2 연결부(70)를 감쌀 수 있다. 몰딩부(80)는 상면이 제2 연결부(60)의 상면과 공면을 이루도록 형성될 수 있다. 몰딩부(80)는 일측면이 제1 재배선층(40)의 외측면과 얼라인될 수 있고, 타측면이 제2 재배선층(50)의 외측면과 얼라인될 수 있다. 몰딩부(80)는 내측면이 제1 연결부(60)의 외측면 및 이미지 센서부(100)의 측면 및 상면과 접하도록 배치될 수 있다.
도 10을 참조하면, 베이스 기판(10)이 배치될 수 있다. 베이스 기판(10)은 이미지 센서부(100)로부터 수평 방향으로 제2 거리(L2)만큼 이격될 수 있다. 베이스 기판(10)은 몰딩부(80) 상에 배치될 수 있다. 베이스 기판(10)의 하면은 몰딩부(80)의 상면과 접할 수 있다. 베이스 기판(10)의 상부 패드(12)는 제2 연결부(70)와 연결될 수 있다. 베이스 기판(10)의 일측 상부 패드(12)는 제1 수직 연결 부재(72)와 연결될 수 있고, 타측 상부 패드(12)는 제2 수직 연결 부재(74)와 연결될 수 있다.
도 11을 참조하면, 외부 연결 단자(20)가 배치될 수 있다. 외부 연결 단자(20)는 베이스 기판(10) 상에 배치될 수 있다. 외부 연결 단자(20)는 베이스 기판(10)의 하부 패드(14)와 연결될 수 있다.
도 12를 참조하면, 광 필터(32)가 배치될 수 있다. 광 필터(32)는 글래스 기판 하부에 배치될 수 있다. 광 필터(32)의 하면은 글래스 기판(34) 하면과 접할 수 있다. 글래스 기판(34)이 가공된 경우, 광 필터(32)는 글래스 기판(34)의 형상에 따라 가공된 것일 수 있다. 예를 들어, 글래스 기판(34)의 역할을 수행하는 경우, 상기 볼록 렌즈와 대응하는 광 필터(32)의 일부 영역은 이미지 센서부(100)의 반대 방향을 향해 볼록한 형상일 수 있다. 글래스 기판(34)이 오목 렌즈의 역할을 수행하는 경우, 상기 오목 렌즈와 대응하는 광 필터(32)의 일부 영역은 이미지 센서부(100)를 향해 오목한 형상일 수 있다.
도 13 내지 도 16은 본 개시의 일 실시예에 따른 이미지 센서 패키지의 제조 방법을 나타낸 개략적인 단면도이다.
도 13을 참조하면, 제1 재배선층(40) 및 제2 재배선층(50)이 배치될 수 있다. 제1 재배선층(40) 및 제2 재배선층(50)은 도 6과 동일한 방법으로 배치될 수 있다.
도 14를 참조하면, 제1 연결부(60), 몰딩부(80) 및 이미지 센서부(100)가 배치될 수 있다. 제1 연결부(60) 및 이미지 센서부(100)는 도 7과 동일한 방법으로 배치될 수 있다.
몰딩부(80)는 일측 외측면이 제1 재배선층(40)의 외측면과 얼라인되도록 배치될 수 있고, 타측 외측면에 제2 재배선층(50)의 외측면과 얼라인되도록 배치될 수 있다. 몰딩부(80)는 내측면이 제1 연결부(60)의 외측면 및 이미지 센서부(100)의 측면 및 상면과 접하도록 배치될 수 있다.
몰딩부(80)에는 캐비티(82)가 형성될 수 있다. 캐비티(82)는 몰딩부(80)를 관통하여 형성될 수 있다. 캐비티(82)는 제1 재배선층(40) 및 제2 재배선층(50)의 상면으로부터 몰딩부(80)의 상면으로 연장되어 형성될 수 있다. 캐비티(82)는 제1 재배선층(40) 및 제2 재배선층(50) 각각을 일부 노출할 수 있다.
도 15를 참조하면, 제2 연결부(70)가 캐비티(82) 내에 형성될 수 있다. 제2 연결부(70)는 캐비티(82)를 채우는 방식으로 형성될 수 있다. 제1 수직 연결 부재(72)는 일측에 형성된 캐비티(82)에 배치될 수 있고, 제2 수직 연결 부재(74)는 타측에 형성된 캐비티(82)에 배치될 수 있다.
도 16을 참조하면, 베이스 기판(10), 외부 연결 단자(20) 및 광 필터(32)가 배치될 수 있다. 베이스 기판(10), 외부 연결 단자(20) 및 광 필터(32)는 도 10 내지 12과 동일한 방법으로 배치될 수 있다.
이상, 첨부된 도면을 참조하여 본 개시의 기술적 사상에 따른 실시 예들을 설명하였지만, 본 개시가 속하는 기술분야에서 통상의 지식을 가진 자는 본 개시가 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해하여야 한다.
SAR: 센서 어레이 영역 PCR: 주변 회로 영역
CR: 회로 영역 PR: 패드 영역
PA: 픽셀 어레이 PU: 단위 픽셀 영역
1: 이미지 센서 패키지 10: 베이스 기판
12: 상부 패드 14: 하부 패드
20: 외부 연결 단자 30: 광 공급부
32: 광 필터 34: 글래스 기판
40, 600: 제1 재배선층 42, 52, 234, 312: 절연층
44, 54: 재배선 패턴 46, 56, 260: 도전성 비아
48, 250, 820: 도전성 패드 49: 개구부
50, 700: 제2 재배선층 60: 제1 연결부
62, 72: 제1 수직 연결 부재 64, 74: 제2 수직 연결 부재
70: 제2 연결부 80: 몰딩부
82: 캐비티 100: 이미지 센서부
210: 기판 220: 광전 변환층
222: 광전 변환 소자 230: 배선층
232: 금속층 240: 컬러 필터
300: 처리부 310: 재배선층
320: 배선 구조층 322: TSV 컨택
800: 메모리부 810: 메모리 칩
900: 제3 연결부 910: 제1 수직 연결 부재
920: 제2 수직 연결 부재

Claims (10)

  1. 외부로부터 조사되는 광을 집광 시키는 글래스 기판;
    상기 글래스 기판 하부에 서로 수평 방향으로 제1 거리만큼 이격되어 배치되는 제1 재배선층 및 제2 재배선층;
    상면이 상기 제1 재배선층의 하면 및 상기 제2 재배선층의 하면과 수직 방향으로 제2 거리만큼 이격되어 배치되는 이미지 센서부; 및
    상기 제1 재배선층 및 상기 이미지 센서부 사이 및 상기 제2 재배선층 및 상기 이미지 센서부 사이에 배치되어, 상기 제1 재배선층 및 상기 제2 재배선층을 상기 이미지 센서부에 연결시키는 제1 연결부를 포함하고,
    상기 글래스 기판의 두께는 0.6mm 내지 0.8mm이고,
    상기 제1 거리는 상기 이미지 센서의 수평 방향 길이보다 50um 내지 1mm 작고,
    상기 제2 거리는 0.1mm 이하인, 이미지 센서 패키지.
  2. 제1 항에 있어서,
    상기 글래스 기판의 상면은 상기 이미지 센서부의 반대 방향을 향해 볼록하고, 상기 글래스 기판의 하면은 상기 이미지 센서부를 향해 볼록하며,
    상기 글래스 기판의 두께가 커짐에 따라 초점 거리가 커지는, 이미지 센서 패키지.
  3. 제1 항에 있어서,
    상기 글래스 기판의 상면은 상기 이미지 센서부를 향해 오목하고, 상기 글래스 기판의 하면은 상기 이미지 센서부의 반대 방향을 향해 볼록하며
    상기 글래스 기판의 두께가 커짐에 따라 초점 거리가 작아지는, 이미지 센서 패키지.
  4. 제1 항에 있어서,
    상기 글래스 기판 상에 배치되는 광 필터를 더 포함하고,
    상기 광 필터의 두께는 0.5mm 이하인, 이미지 센서 패키지.
  5. 제1 항에 있어서,
    상기 제1 거리에 따라 구경비가 조절되는, 이미지 센서 패키지.
  6. 제1 항에 있어서,
    상기 제1 재배선층 및 상기 제2 재배선층의 두께는 0.01mm 내지 0.05mm인, 이미지 센서 패키지.
  7. 제1 항에 있어서,
    상기 이미지 센서부의 두께는 0.2mm 내지 0.4mm인, 이미지 센서 패키지.
  8. 외부로부터 조사되는 광을 집광 시키는 글래스 기판;
    상기 글래스 기판 하부에 서로 이격되어 배치되는 제1 재배선층 및 제2 재배선층;
    상면이 상기 제1 재배선층의 하면 및 상기 제2 재배선층의 하면으로부터 수직 방향으로 제1 거리만큼 이격되어 배치되는 이미지 센서부;
    상기 제1 재배선층의 하면으로부터 수직 방향으로 제2 거리만큼 이격되고, 상기 이미지 센서부로부터 수평 방향으로 제3 거리만큼 이격되어 배치되는 메모리부;
    상기 제1 재배선층 및 상기 이미지 센서부 사이 및 상기 제2 재배선층 및 상기 이미지 센서부 사이에 배치되어, 상기 제1 재배선층 및 상기 제2 재배선층을 상기 이미지 센서부와 연결하는 제1 연결부; 및
    상기 제1 재배선층 및 상기 메모리부 사이에 배치되어, 상기 제1 재배선층을 상기 메모리부와 연결하는 제2 연결부를 포함하고,
    상기 제1 거리 및 상기 제2 거리는 0.1mm 이하이고,
    상기 제3 거리는 50um 내지 300um인, 이미지 센서 패키지.
  9. 제8항에 있어서,
    상기 제1 재배선층의 수평 방향 길이는 상기 제2 재배선층의 수평 방향 길이보다 큰, 이미지 센서 패키지.
  10. 제8항에 있어서,
    상기 이미지 센서부의 하면 및 상기 메모리부의 하면으로부터 수직 방향으로 각각 제4 거리 및 제5 거리만큼 이격되어 배치되는 베이스 기판을 포함하는, 이미지 센서 패키지.
KR1020200157673A 2020-11-23 2020-11-23 글래스 기판을 포함하는 이미지 센서 패키지 KR20220070766A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020200157673A KR20220070766A (ko) 2020-11-23 2020-11-23 글래스 기판을 포함하는 이미지 센서 패키지
US17/363,931 US11955499B2 (en) 2020-11-23 2021-06-30 Image sensor package including glass substrate and a plurality of redistribution layers disposed below the glass substrate and spaced apart from each other by a predetermined distance

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200157673A KR20220070766A (ko) 2020-11-23 2020-11-23 글래스 기판을 포함하는 이미지 센서 패키지

Publications (1)

Publication Number Publication Date
KR20220070766A true KR20220070766A (ko) 2022-05-31

Family

ID=81657310

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200157673A KR20220070766A (ko) 2020-11-23 2020-11-23 글래스 기판을 포함하는 이미지 센서 패키지

Country Status (2)

Country Link
US (1) US11955499B2 (ko)
KR (1) KR20220070766A (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12035060B2 (en) * 2021-11-05 2024-07-09 Omnivision Technologies, Inc. Stacked image sensor
CN115881652B (zh) * 2022-12-07 2024-04-26 苏州思萃车规半导体产业技术研究所有限公司 芯片封装结构及其制作方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4943710A (en) * 1987-06-25 1990-07-24 Semiconductor Energy Laboratory Co., Ltd. Image sensor and manufacturing method for the same
US6571466B1 (en) * 2000-03-27 2003-06-03 Amkor Technology, Inc. Flip chip image sensor package fabrication method
JP2006128625A (ja) 2004-09-30 2006-05-18 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
JP2007299929A (ja) 2006-04-28 2007-11-15 Matsushita Electric Ind Co Ltd 光学デバイス装置とそれを用いた光学デバイスモジュール
JP5690466B2 (ja) 2008-01-31 2015-03-25 インヴェンサス・コーポレイション 半導体チップパッケージの製造方法
US8466997B2 (en) 2009-12-31 2013-06-18 Stmicroelectronics Pte Ltd. Fan-out wafer level package for an optical sensor and method of manufacture thereof
US8212297B1 (en) 2011-01-21 2012-07-03 Hong Kong Applied Science and Technology Research Institute Company Limited High optical efficiency CMOS image sensor
US8796800B2 (en) 2011-11-21 2014-08-05 Optiz, Inc. Interposer package for CMOS image sensor and method of making same
US10042165B2 (en) 2015-08-03 2018-08-07 Oculus Vr, Llc Optical system for retinal projection from near-ocular display
US9842788B2 (en) * 2015-12-31 2017-12-12 Taiwan Semiconductor Manufacturing Company, Ltd. Underfill control structures and method
US10204947B2 (en) 2016-09-09 2019-02-12 Omnivision Technologies, Inc. Cover-glass-free array camera with individually light-shielded cameras
US10446504B2 (en) * 2017-05-18 2019-10-15 Xintec Inc. Chip package and method for forming the same
US10312276B2 (en) 2017-08-02 2019-06-04 Omnivision Technologies, Inc. Image sensor package to limit package height and reduce edge flare
TWI713842B (zh) * 2018-05-10 2020-12-21 恆勁科技股份有限公司 覆晶封裝基板之製法及其結構
US11329083B2 (en) * 2018-09-26 2022-05-10 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer level image sensor package
KR102561724B1 (ko) * 2018-12-07 2023-07-31 삼성전자주식회사 안테나 모듈 및 그를 포함하는 전자 장치

Also Published As

Publication number Publication date
US11955499B2 (en) 2024-04-09
US20220165778A1 (en) 2022-05-26

Similar Documents

Publication Publication Date Title
US11600608B2 (en) Semiconductor package
US10008533B2 (en) Semiconductor package
US10109559B2 (en) Electronic device package and fabrication method thereof
US20090085134A1 (en) Wafer-level image sensor module, method of manufacturing the same, and camera module
US9293630B2 (en) Semiconductor package and method of forming semiconductor package
JP6140965B2 (ja) 半導体装置およびその製造方法
KR20080069549A (ko) 이미지 센서 모듈 및 그 방법
US11251174B2 (en) Image sensor package and manufacturing method thereof
US11955499B2 (en) Image sensor package including glass substrate and a plurality of redistribution layers disposed below the glass substrate and spaced apart from each other by a predetermined distance
TWI688059B (zh) 半導體封裝結構及其製造方法
US11380726B2 (en) Sensor device
JP2020077855A (ja) チップパッケージおよびその製造方法
US11545512B2 (en) Image sensor package with underfill and image sensor module including the same
US8604578B2 (en) Chip package
US8575759B2 (en) Semiconductor device and electronic apparatus including the same
CN109585434B (zh) 一种晶圆级光感***封装结构及其制造方法
US11710757B2 (en) Semiconductor package and method of fabricating the same
KR20210080718A (ko) 반도체 패키지
US20230238408A1 (en) Chip package and method for forming the same
US20240030254A1 (en) Image sensor chip and semiconductor package including the same
JP6385515B2 (ja) 半導体装置およびその製造方法
KR20220063964A (ko) 이미지 센서 패키지
JP2023087210A (ja) 光半導体パッケージ及び光半導体パッケージの製造方法

Legal Events

Date Code Title Description
A201 Request for examination