TWI804313B - 電子裝置及其製造方法 - Google Patents

電子裝置及其製造方法 Download PDF

Info

Publication number
TWI804313B
TWI804313B TW111118092A TW111118092A TWI804313B TW I804313 B TWI804313 B TW I804313B TW 111118092 A TW111118092 A TW 111118092A TW 111118092 A TW111118092 A TW 111118092A TW I804313 B TWI804313 B TW I804313B
Authority
TW
Taiwan
Prior art keywords
insulating layer
drain electrode
source electrode
electronic device
electrode
Prior art date
Application number
TW111118092A
Other languages
English (en)
Other versions
TW202314660A (zh
Inventor
林辰宇
Original Assignee
群創光電股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 群創光電股份有限公司 filed Critical 群創光電股份有限公司
Publication of TW202314660A publication Critical patent/TW202314660A/zh
Application granted granted Critical
Publication of TWI804313B publication Critical patent/TWI804313B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)
  • Control Of Vending Devices And Auxiliary Devices For Vending Devices (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

一種電子裝置，包括基板、半導體層、汲極電極、源極電極以及絕緣層。半導體層設置於基板上。汲極電極電性連接至半導體層。源極電極電性連接至半導體層。絕緣層設置於源極電極與汲極電極之間。源極電極與汲極電極至少部分重疊。電子裝置的製造方法包括以下步驟：提供基板；形成半導體層於基板上；形成汲極電極，以電性連接至半導體層；形成源極電極，以電性連接至半導體層；以及形成絕緣層於源極電極與汲極電極之間。

Description

電子裝置及其製造方法
本揭露是有關於一種電子裝置及其製造方法，且特別是有關於一種可提高解析度、降低阻值或提高產品效能的電子裝置及其製造方法。
電子裝置如行動電話、電視、監視器、平板電腦、車用顯示器、穿戴裝置以及桌上型電腦等均具有顯示影像的功能。隨電子裝置蓬勃發展，對於影像解析度等電子裝置的品質之要求越來越高。
本揭露提供一種電子裝置及其製造方法，其可提高解析度、降低阻值或提高產品效能。
本揭露的電子裝置包括基板、半導體層、汲極電極、源極電極以及絕緣層。半導體層設置於基板上。汲極電極電性連接至半導體層。源極電極電性連接至半導體層。絕緣層設置於源極電極與汲極電極之間。源極電極與汲極電極至少部分重疊。
本揭露的電子裝置的製造方法包括以下步驟：首先，提供基板。接著，形成半導體層於基板上。接著，形成汲極電極以電性連接至半導體層。接著，形成源極電極以電性連接至半導體層。然後，形成絕緣層於源極電極與汲極電極之間，其中源極電極與汲極電極至少部分重疊。
為讓本揭露的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
透過參考以下的詳細描述並同時結合附圖可以理解本揭露，須注意的是，為了使讀者能容易瞭解及為了圖式的簡潔，本揭露中的多張圖式只繪出電子裝置的一部分，且圖式中的特定元件並非依照實際比例繪圖。此外，圖中各元件的數量及尺寸僅作為示意，並非用來限制本揭露的範圍。
在下文說明書與申請專利範圍中，「含有」與「包括」等詞為開放式詞語，因此其應被解釋為「含有但不限定為…」之意。
應了解到，當元件或膜層被稱為在另一個元件或膜層「上」或「連接到」另一個元件或膜層時，它可以直接在此另一元件或膜層上或直接連接到此另一元件或層，或者兩者之間存在有***的元件或膜層(非直接情況)。相反地，當元件被稱為「直接」在另一個元件或膜層「上」或「直接連接到」另一個元件或膜層時，兩者之間不存在有***的元件或膜層。且此關於接合、連接之用語亦可包括兩個結構都可移動，或者兩個結構都固定之情況。此外，用語「耦接」、「電性連接」則包含任何直接及間接的電性連接手段。
雖然術語「第一」、「第二」、「第三」…可用以描述多種組成元件，但組成元件並不以此術語為限。此術語僅用於區別說明書內單一組成元件與其他組成元件。申請專利範圍中可不使用相同術語，而依照申請專利範圍中元件宣告的順序以第一、第二、第三…取代。因此，在下文說明書中，第一組成元件在申請專利範圍中可能為第二組成元件。
在本揭露中，長度、寬度、厚度、高度或面積、或元件之間的距離或間距的量測方式可以是採用光學顯微鏡(optical microscopy，OM)、掃描式電子顯微鏡(scanning electron microscope，SEM)、薄膜厚度輪廓測量儀(α-step)、橢圓測厚儀、或其它合適的方式量測而得，詳細而言，根據一些實施例，可使用掃描式電子顯微鏡取得包含欲量測的元件的剖面結構影像，並量測各元件的寬度、厚度、高度或面積、或元件之間的距離或間距，但不以此為限。另外，任兩個用來比較的數值或方向，可存在著一定的誤差。
於文中，「約」、「大約」、「實質上」、「大致上」之用語通常表示在一給定值的10%內、或5%內、或3%之內、或2%之內、或1%之內、或0.5%之內的範圍。在此給定的數量為大約的數量，亦即在沒有特定說明「約」、「大約」、「實質上」、「大致上」的情況下，仍可隱含「約」、「大約」、「實質上」、「大致上」之含義。
電子裝置可包括顯示裝置、天線裝置(例如液晶天線)、感測裝置、發光裝置、觸控裝置或拼接裝置，但不以此為限。電子裝置可包括可彎折、可撓式電子裝置。電子裝置的外型可為矩形、圓形、多邊形、具有彎曲邊緣的形狀或其他適合的形狀。顯示裝置中的電子元件陣列可為畫素陣列，其中畫素可例如包括液晶（liquid crystal）層與畫素電極、發光二極體(light emitting diode，LED)、螢光（fluorescence）、磷光（phosphor）、量子點（quantum dot，QD）、其它合適之材料或前述之組合，但不以此為限。發光二極體可例如包括有機發光二極體(organic light emitting diode，OLED)、次毫米發光二極體(mini LED)、微發光二極體(micro LED)或量子點發光二極體(QDLED或QLED)、其他適合之材料或前述的任意排列組合，但不以此為限。顯示裝置也可例如包括拼接顯示裝置，但不以此為限。天線裝置可例如是液晶天線，其電子元件可例如包括天線單元，但不以此為限。天線裝置可例如包括天線拼接裝置，但不以此為限。需注意的是，電子裝置可為前述之任意排列組合，但不以此為限。此外，電子裝置的外型可為矩形、圓形、多邊形、具有彎曲邊緣的形狀或其他適合的形狀。電子裝置可以具有驅動系統、控制系統、光源系統、層架系統…等週邊系統以支援顯示裝置、天線裝置或拼接裝置。下文將以電子裝置中的畫素陣列來說明本揭露內容，但本揭露不以此為限。
須知悉的是，以下所舉實施例可以在不脫離本揭露的精神下，可將數個不同實施例中的特徵進行替換、重組、混合以完成其他實施例。各實施例間特徵只要不違背發明精神或相衝突，均可任意混合搭配使用。
現將詳細地參考本揭露的示範性實施例，示範性實施例的實例說明於附圖中。只要有可能，相同元件符號在圖式和描述中用來表示相同或相似部分。
圖1A為本揭露一實施例的電子裝置的局部區域的俯視示意圖。圖1B為圖1A的電子裝置沿剖面線Ⅰ-Ⅰ’的剖面示意圖。圖1C為圖1A的電子裝置沿剖面線Ⅱ-Ⅱ’的剖面示意圖。為了附圖清楚及方便說明，圖1A省略繪示了電子裝置中的若干元件。
請同時參照圖1A、圖1B以及圖1C，本實施例的電子裝置100可包括基板110、半導體層120、汲極電極130、源極電極140以及絕緣層150。半導體層120、汲極電極130、源極電極140以及絕緣層150皆設置於基板110上。其中，基板110可包括硬性基板、軟性基板或前述之組合。舉例來說，基板110的材料可包括玻璃、石英、藍寶石(sapphire)、陶瓷、聚碳酸酯(polycarbonate，PC)、聚醯亞胺(polyimide，PI)、聚對苯二甲酸乙二酯(polyethylene terephthalate，PET)、其它合適的基板材料、或前述的組合，但不以此為限。
具體來說，在本實施例中，電子裝置100具有多個畫素單元，且電子裝置100還可包括緩衝層160、閘極絕緣層GI、介電層162、絕緣層164、閘極GE、畫素電極170、掃描線SL以及數據線DL。緩衝層160、閘極絕緣層GI、介電層162、絕緣層164、閘極GE、畫素電極170與170a、掃描線SL以及數據線DL皆設置於基板110上。其中，緩衝層160、閘極絕緣層GI、介電層162以及絕緣層164可以為單層或多層結構，且可例如包括有機材料、無機材料或前述的組合，但不以此為限。
須說明的是，在本實施例中，掃描線SL橫跨數據線DL、汲極電極130與源極電極140，閘極GE可為掃描線SL的一部份，且源極電極140可為數據線DL的一部份，但是本揭露並不限於此。例如在一些實施例中，閘極GE可為自掃描線SL伸出的分支狀結構，源極電極140也可為自掃描線SL伸出的分支狀結構。如圖1A與圖1C所示，位於於圖1A上半部的畫素單元的畫素電極170可透過絕緣層164的開孔1642與絕緣層150的第二孔洞150b而與汲極電極130電性連接。同理，位於圖1A下半部的另一畫素單元的畫素電極170a也可透過絕緣層164的開孔1642與絕緣層150的第二孔洞150b而與汲極電極130電性連接。此外，圖1A所示的畫素電極170與畫素電極170a的尺寸大小僅為一示例，本揭露並不限於此。在本實施例中，方向X、方向Y以及方向Z分別為不同的方向。方向X例如是掃描線SL的延伸方向，方向Y例如是數據線DL的延伸方向，方向Z例如是基板110的法線方向。其中，方向X大致上垂直於方向Y，且方向X與方向Y分別大致上垂直於方向Z，但不以此為限。
在本實施例中，半導體層120設置於緩衝層160上。半導體層120包括源極接觸區121、通道區CH以及汲極接觸區123。通道區CH連接源極接觸區121與汲極接觸區123，且通道區CH位於源極接觸區121與汲極接觸區123之間。在電子裝置100的俯視示意圖(如圖1A所示)中，半導體層120的輪廓可以為C字型，但不以此為限。半導體層120的材料可包括非晶質矽(amorphous silicon)、低溫多晶矽(LTPS)、金屬氧化物(例如氧化銦鎵鋅IGZO)、其他合適的材料或上述的組合，但不以此為限。
在本實施例中，閘極絕緣層GI設置於半導體層120上，以覆蓋半導體層120與緩衝層160。閘極絕緣層GI可具有開孔GIa與開孔GIb。其中，開孔GIa可暴露出半導體層120的部分的源極接觸區121，且開孔GIb可暴露出半導體層120的部分的汲極接觸區123。
在本實施例中，閘極GE設置於閘極絕緣層GI上。閘極GE可對應於半導體層120中的通道CH設置。也就是說，在基板110的法線方向(即方向Z)上，閘極GE可重疊於半導體層120的通道區CH。閘極GE可電性連接至掃描線SL。
在本實施例中，介電層162設置於閘極GE上，以覆蓋閘極GE與閘極絕緣層GI。介電層162可具有開孔162a與開孔162b。其中，開孔162a連通開孔GIa，以暴露出半導體層120的部分的源極接觸區121；且開孔162b連通開孔GIb，以暴露出半導體層120的部分的汲極接觸區123。須說明的是，如圖1A所示，在俯視圖中，開孔162b的範圍可同時與畫素電極170與170a部分重疊，但本揭露並不限於此。在本實施例中，在電子裝置100的俯視示意圖(如圖1A所示)中，開孔162a與開孔162b之間具有距離D1，且距離D1例如是約3微米(μm)至15微米(3微米≦D1≦15微米)，但不以此為限。其中，距離D1例如是開孔162a的底部與開孔162b的底部之間在俯視圖中所量測到的最小距離。
在本實施例中，汲極電極130設置於介電層162上。汲極電極130還可部份設置於介電層162的開孔162b與閘極絕緣層GI的開孔GIb內，以使汲極電極130可透過開孔162b與開孔GIb電性連接至半導體層120的汲極接觸區123。其中，汲極電極130的材料可包括金屬材料，例如是鎢(tungsten，W)、鉬(molybdenum，Mo)、鉬/鋁/鉬合金(Mo/Al/Mo alloy)、鈦/鋁/鈦合金(Ti/Al/Ti alloy)、其它合適的金屬材料、或上述材料的合金或的組合，但不以此為限。
在本實施例中，絕緣層150設置於汲極電極130上，以覆蓋汲極電極130與介電層162。絕緣層150可設置於源極電極140與汲極電極130之間。絕緣層150可具有第一孔洞150a與第二孔洞150b。其中，第一孔洞150a連通開孔162a與開孔GIa，以暴露出半導體層120的部分的源極接觸區121；且第二孔洞150b暴露出部分的汲極電極130。
在本實施例中，在電子裝置100的剖面示意圖(如圖1B與圖1C所示)中，絕緣層150具有厚度T。絕緣層150的厚度T例如是介於1100埃(Å)至4600埃之間(1100埃≦T≦4600埃)，以降低源極電極140與汲極電極130之間的電容效應或短路的風險，但不以此為限。其中，厚度T可例如是絕緣層150沿著基板110的法線方向(即方向Z)進行量測到的最小厚度。在本實施例中，絕緣層150可以為單層或多層結構，且絕緣層150可以為無機絕緣層，但不以此為限。在一些實施例中，絕緣層也可為有機絕緣層，或是無機絕緣層與有機絕緣層重疊形成的多層結構。
在本實施例中，源極電極140設置於絕緣層150上，以使源極電極140與汲極電極130可分別設置在不同的膜層。源極電極140還可部分設置於絕緣層150的第一孔洞150a、介電層162的開孔162a以及閘極絕緣層GI的開孔GIa內，以使源極電極140可透過第一孔洞150a、開孔162a以及開孔GIa電性連接至半導體層120的源極接觸區121。源極電極140可電性連接至數據線DL，且源極電極140可為數據線DL的一部分。其中，源極電極140的材料可包括金屬材料，例如是鎢、鉬、鉬/鋁/鉬合金、鈦/鋁/鈦合金、其它合適的金屬材料、或上述材料的合金或的組合，但不以此為限。
在本實施例中，在電子裝置100的剖面示意圖(如圖1B與圖1C所示)中，源極電極140在基板110的法線方向(即方向Z)上可與汲極電極130至少部分重疊，以定義出源極電極140與汲極電極130的重疊區OL。也就是說，從俯視圖看，源極電極140於基板110上的正投影可至少部分重疊於汲極電極130於基板110上的正投影。此外，在本實施例中，在源極電極140與汲極電極130的重疊區OL，源極電極140與汲極電極130之間於基板110的法線方向(即方向Z)上具有距離D2。其中，距離D2例如是源極電極140與汲極電極130之間沿著基板110的法線方向(即方向Z)上進行量測到的最小距離(例如是源極電極140鄰接絕緣層150的下表面與汲極電極130鄰接絕緣層150的上表面之間的距離)。在本實施例中，距離D2可大致上等於絕緣層150的厚度T。也就是說，在源極電極140與汲極電極130的重疊區OL，源極電極140與汲極電極130之間的距離D2例如是介於1100埃至4600埃之間(1100埃≦T≦4600埃)。但在另外一些實施例中，距離D2與絕緣層150的厚度T可不相同。須說明的是，在一些實施例中，源極電極140的正投影可與汲極電極130的正投影可不重疊或是僅於邊緣處切齊，以減少兩電極之間的電容。
在本實施例中，由於汲極電極130與源極電極140可分別設置在不同的膜層，且源極電極140在基板110的法線方向(即方向Z)上可與汲極電極130至少部分重疊(即重疊區OL)，因而可使畫素單元在俯視圖中所量測到的整體寬度減少，使得電子裝置100中畫素單元的密度增加而提高解析度，或是可增加汲極電極130的線寬與源極電極140的線寬，進而可降低阻值或可提高產品效能。其中，汲極電極130的線寬(或源極電極140的線寬)例如是汲極電極130 (或源極電極140)在俯視圖中沿著方向X進行量測到的最大寬度。汲極電極130與源極電極140之間重疊部分的寬度(即重疊區OL的寬度W)，可定義為在剖面圖中汲極電極130與源極電極140重疊的區域內，汲極電極130的邊緣到源極電極140的邊緣在掃描線SL的延伸方向(即方向X)上所量測到的距離。在一些實施例中，重疊部分的寬度W可介於0.5微米到2微米之間(0.5微米≦W≦2微米)。
在本實施例中，絕緣層164設置於源極電極140上，以覆蓋源極電極140與絕緣層150。絕緣層164可具有開孔1642以連通第二孔洞150b，以暴露出部分的汲極電極130。
在本實施例中，畫素電極170設置於絕緣層164上。畫素電極170還可部分設置於絕緣層164的開孔1642與絕緣層150的第二孔洞150b內，以使畫素電極170可透過開孔1642與第二孔洞150b電性連接至汲極電極130。其中，畫素電極170的材料可不同於源極電極140與汲極電極130的材料，例如可包括透明導電材料，但不以此為限。
在本實施例中，電子裝置100的製造方法可例如是包括但不限於以下步驟：首先，提供基板110。接著，在基板110上方形成緩衝層160之後，形成半導體層120於基板110以及緩衝層160上。接著，在半導體層120上方形成閘極絕緣層GI與介電層162，並形成閘極絕緣層GI的開孔GIa與GIb，以及介電層162的開孔162a與162b。之後形成汲極電極130，以使汲極電極130可透過介電層162的開孔162b以及閘極絕緣層GI的開孔GIb電性連接至半導體層120。接著在汲極電極130上方形成絕緣層150，並形成絕緣層150的第一孔洞150a與第二孔洞150b。在形成絕緣層150之後，在絕緣層150上方形成源極電極140，以使源極電極140可透過絕緣層150的第一孔洞150a、介電層162的開孔162a以及閘極絕緣層GI的開孔GIa電性連接至半導體層120；其中，絕緣層150可形成於源極電極140與汲極電極130之間，且源極電極140與汲極電極130可至少部分重疊。之後，在源極電極140上方形成絕緣層164並形成開孔1642。最後，在絕緣層164上方形成畫素電極170，以使畫素電極170可透過絕緣層164的開孔1642以及絕緣層150的第一孔洞150a電性連接至汲極電極130。至此，已製作完成本實施例的電子裝置100。
如前面所述，在本實施例的電子裝置100的製造方法中，由於汲極電極130與源極電極140為分開進行的製程，因而可使汲極電極130與源極電極140可分別設置在不同的膜層，並使源極電極140在基板110的法線方向(即方向Z)上可與汲極電極130至少部分重疊(即重疊區OL)，因而可使畫素單元在俯視圖中所量測到的整體寬度減少，使得電子裝置100中畫素單元的密度增加而提高解析度，或是可增加汲極電極130的線寬與源極電極140的線寬，以使本實施例的電子裝置100的製造方法具有可降低阻值或可提高產品效能的效果。
在本實施例的電子裝置100的製造方法中，雖然是先形成汲極電極130再形成源極電極140 (即汲極電極130與源極電極140為分開進行的製程)，但本揭露並不對汲極電極130與源極電極140的形成順序加以限制，只要使汲極電極130與源極電極140可分別設置在不同的膜層，且使汲極電極130與源極電極140可在基板110的法線方向(即方向Z)上至少部分重疊即可。也就是說，在一些實施例中，可依據產品與設計的需求，先形成源極電極再形成汲極電極，如圖1D至圖1E所示。
以下將列舉其他實施例以作為說明。在此必須說明的是，下述實施例沿用前述實施例的元件標號與部分內容，其中採用相同的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，下述實施例不再重複贅述。
圖1D為圖1A的另一實施例的電子裝置沿剖面線Ⅰ-Ⅰ’的剖面示意圖。圖1E為圖1A的另一實施例的電子裝置沿剖面線Ⅱ-Ⅱ’的剖面示意圖。請同時參照圖1B至圖1C以及圖1D至圖1E，本實施例的電子裝置100a大致相似於圖1B至圖1C的電子裝置100，因此兩實施例中相同與相似的構件於此不再重述。本實施例的電子裝置100a不同於電子裝置100之處在於，在本實施例的電子裝置100a中，先形成源極電極140a再形成汲極電極130a，以使源極電極140a與汲極電極130a可分別設置在不同的膜層。
具體來說，請參照圖1D與圖1E，在本實施例中，源極電極140a設置於介電層162上，源極電極140a還可部分設置於介電層162的開孔162a以及閘極絕緣層GI的開孔GIa內，以使源極電極140a可透過開孔162a以及開孔GIa電性連接至半導體層120的源極接觸區121。
絕緣層150設置於源極電極140a上，以覆蓋源極電極140a與介電層162。絕緣層150的第二孔洞150b連通開孔162b與開孔GIb，以暴露出半導體層120的部分的汲極接觸區123。
汲極電極130a設置於絕緣層150上，汲極電極130a還可部分設置於絕緣層150的第二孔洞150b、介電層162的開孔162b以及閘極絕緣層GI的開孔GIb內，以使汲極電極130a可透過第二孔洞150b、開孔162b以及開孔GIb電性連接至半導體層120的汲極接觸區123。
絕緣層164設置於汲極電極130a上，以覆蓋汲極電極130a與絕緣層150。絕緣層164的開孔1642可暴露出部分的汲極電極130a。
畫素電極170設置於絕緣層164上。畫素電極170還可部分設置於絕緣層164的開孔1642內，以使畫素電極170可透過開孔1642電性連接至汲極電極130a。
在本實施例中，由於汲極電極130a與源極電極140a可分別設置在不同的膜層，且源極電極140a在基板110的法線方向(即方向Z)上可與汲極電極130a至少部分重疊(即重疊區OL)，因而可使畫素單元在俯視圖中所量測到的整體寬度減少，使得電子裝置100中畫素單元的密度增加而提高解析度，或是可增加汲極電極130的線寬與源極電極140的線寬，進而可降低阻值或可提高產品效能。
圖2A為本揭露另一實施例的電子裝置的局部區域的俯視示意圖。圖2B為圖2A的電子裝置沿剖面線Ⅲ-Ⅲ’的剖面示意圖。圖2C為圖2A的電子裝置沿剖面線Ⅳ-Ⅳ’的剖面示意圖。圖2D為圖2A的電子裝置沿剖面線Ⅴ-Ⅴ’的剖面示意圖。請同時參照圖1A至圖1C以及圖2A至圖2D，本實施例的電子裝置100b大致相似於圖1A至圖1C的電子裝置100，因此兩實施例中相同與相似的構件於此不再重述。本實施例的電子裝置100b不同於電子裝置100之處在於，在本實施例的電子裝置100b的俯視示意圖(如圖2A所示)中，半導體層120’的輪廓可以為U字型。
具體來說，請參照圖2A至圖2D，在本實施例中，汲極電極130b設置於介電層162上，汲極電極130b還可部分設置於介電層162的開孔162b以及閘極絕緣層GI的開孔GIb內，以使汲極電極130b可透過開孔162b以及開孔GIb電性連接至半導體層120’的汲極接觸區123。
絕緣層150設置於汲極電極130b上，以覆蓋汲極電極130b與介電層162。絕緣層150的第一孔洞150a連通開孔162a與開孔GIa，以暴露出半導體層120’的部分的源極接觸區121。
源極電極140b設置於絕緣層150上，源極電極140b還可部分設置於絕緣層150的第一孔洞150a、介電層162的開孔162a以及閘極絕緣層GI的開孔GIa內，以使源極電極140b可透過第一孔洞150a、開孔162a以及開孔GIa電性連接至半導體層120’的源極接觸區121。
絕緣層164設置於源極電極140b上，以覆蓋源極電極140b與絕緣層150。絕緣層164的開孔1642連通絕緣層150的第二孔洞150b，以暴露出部分的汲極電極130b。
畫素電極170設置於絕緣層164上。畫素電極170還可部分設置於絕緣層164的開孔1642與絕緣層150的第二孔洞150b內，以使畫素電極170可透過開孔1642與第二孔洞150b電性連接至汲極電極130b。
在本實施例中，由於汲極電極130b與源極電極140b可分別設置在不同的膜層，且源極電極140b在基板110的法線方向(即方向Z)上可與汲極電極130b至少部分重疊(即重疊區OL)，其中，汲極電極130與源極電極140重疊部分的寬度(即重疊區OL的寬度W)，可定義為在剖面圖中汲極電極130與源極電極140重疊的區域內，汲極電極130的邊緣到源極電極140的邊緣在掃描線SL的延伸方向(即方向X)上所量測到的距離。在一些實施例中，重疊部分的寬度W可介於0.5微米到2微米之間(0.5微米≦W≦2微米)。
由於汲極電極130與源極電極140部分重疊，畫素單元在俯視圖中所量測到的整體寬度可以減少，使得電子裝置100中畫素單元的密度增加而提高解析度，或是可增加汲極電極130的線寬與源極電極140的線寬。進而可降低阻值或可提高產品效能。
在本實施例的電子裝置100b的製造方法中，雖然是先形成汲極電極130b再形成源極電極140b，但本揭露並不對汲極電極130b與源極電極140b的形成順序加以限制，只要使汲極電極130b與源極電極140b可分別設置在不同的膜層，且使汲極電極130b與源極電極140b可在基板110的法線方向(即方向Z)上至少部分重疊即可。也就是說，在一些實施例中，可依據產品與設計的需求，先形成源極電極再形成汲極電極，如圖2E到圖2G所示。
圖2E為圖2A的另一實施例的電子裝置沿剖面線Ⅲ-Ⅲ’的剖面示意圖。圖2F為圖2A的另一實施例的電子裝置沿剖面線Ⅳ-Ⅳ’的剖面示意圖。圖2G為圖2A的另一實施例的電子裝置沿剖面線Ⅴ-Ⅴ’的剖面示意圖。請同時參照圖2B至圖2D以及圖2E至圖2G，本實施例的電子裝置100c大致相似於圖2B至圖2D的電子裝置100b，因此兩實施例中相同與相似的構件於此不再重述。本實施例的電子裝置100c不同於電子裝置100b之處在於，在本實施例的電子裝置100c中，先形成源極電極140c再形成汲極電極130c，以使源極電極140c與汲極電極130c可分別設置在不同的膜層。
具體來說，請參照圖2E至圖2G，在本實施例中，源極電極140c設置於介電層162上，源極電極140c還可部分設置於介電層162的開孔162a以及閘極絕緣層GI的開孔GIa內，以使源極電極140c可透過開孔162a以及開孔GIa電性連接至半導體層120’的源極接觸區121。
絕緣層150設置於源極電極140c上，以覆蓋源極電極140c與介電層162。絕緣層150的第二孔洞150b連通開孔162b與開孔GIb，以暴露出半導體層120’的部分的汲極接觸區123。
汲極電極130c設置於絕緣層150上，汲極電極130c還可部分設置於絕緣層150的第二孔洞150b、介電層162的開孔162b以及閘極絕緣層GI的開孔GIb內，以使汲極電極130c可透過第二孔洞150b、開孔162b以及開孔GIb電性連接至半導體層120’的汲極接觸區123。
絕緣層164設置於汲極電極130c上，以覆蓋汲極電極130c與絕緣層150。絕緣層164的開孔1642可暴露出部分的汲極電極130c。
畫素電極170設置於絕緣層164上。畫素電極170還可設置於絕緣層164的開孔1642內，以使畫素電極170可透過開孔1642電性連接至汲極電極130c。
在本實施例中，由於汲極電極130c與源極電極140c可分別設置在不同的膜層，且源極電極140c在基板110的法線方向(即方向Z)上可與汲極電極130c至少部分重疊(即重疊區OL)。如前面所述，由於汲極電極130與源極電極140部分重疊，畫素單元在俯視圖中所量測到的整體寬度可以減少，使得電子裝置100中畫素單元的密度增加而提高解析度，或是可增加汲極電極130的線寬與源極電極140的線寬，進而可降低阻值或可提高產品效能。
綜上所述，在本揭露實施例的電子裝置及其製造方法中，由於汲極電極與源極電極為分開進行的製程，因而可使汲極電極與源極電極可分別設置在不同的膜層，並使源極電極在基板的法線方向(即方向Z)上可與汲極電極至少部分重疊(即重疊區)，進而可增加汲極電極的線寬(或面積)與源極電極的線寬(或面積)，並增加汲極電極與源極電極之間的線距，以使本實施例的電子裝置的製造方法具有可降低阻值或可提高產品效能的效果。
雖然本揭露已以實施例揭露如上，然其並非用以限定本揭露，任何所屬技術領域中具有通常知識者，在不脫離本揭露的精神和範圍內，當可作些許的更動與潤飾，故本揭露的保護範圍當視後附的申請專利範圍所界定者為準。
100、100a、100b、100c:電子裝置 110:基板 120、120’:半導體層 121:源極接觸區 123:汲極接觸區 130、130a、130b、130c:汲極電極 140、140a、140b、140c:源極電極 150:絕緣層 150a:第一孔洞 150b:第二孔洞 160:緩衝層 162:介電層 162a、162b:開孔 164:絕緣層 1642:開孔 170、170a:畫素電極 CH:通道區 D1、D2:距離 DL:數據線 GE:閘極 GI:閘極絕緣層 GIa、GIb:開孔 OL:重疊區 SL:掃描線 T:厚度 W:寬度 X、Y、Z:方向
圖1A為本揭露一實施例的電子裝置的局部區域的俯視示意圖。 圖1B為圖1A的電子裝置沿剖面線Ⅰ-Ⅰ’的剖面示意圖。 圖1C為圖1A的電子裝置沿剖面線Ⅱ-Ⅱ’的剖面示意圖。 圖1D為圖1A的另一實施例的電子裝置沿剖面線Ⅰ-Ⅰ’的剖面示意圖。 圖1E為圖1A的另一實施例的電子裝置沿剖面線Ⅱ-Ⅱ’的剖面示意圖。 圖2A為本揭露另一實施例的電子裝置的局部區域的俯視示意圖。 圖2B為圖2A的電子裝置沿剖面線Ⅲ-Ⅲ’的剖面示意圖。 圖2C為圖2A的電子裝置沿剖面線Ⅳ-Ⅳ’的剖面示意圖。 圖2D為圖2A的電子裝置沿剖面線Ⅴ-Ⅴ’的剖面示意圖。 圖2E為圖2A的另一實施例的電子裝置沿剖面線Ⅲ-Ⅲ’的剖面示意圖。 圖2F為圖2A的另一實施例的電子裝置沿剖面線Ⅳ-Ⅳ’的剖面示意圖。 圖2G為圖2A的另一實施例的電子裝置沿剖面線Ⅴ-Ⅴ’的剖面示意圖。
100:電子裝置 110:基板 120:半導體層 121:源極接觸區 130:汲極電極 140:源極電極 150:絕緣層 150a:第一孔洞 160:緩衝層 162:介電層 162a:開孔 164:絕緣層 170:畫素電極 D2:距離 GI:閘極絕緣層 GIa:開孔 OL:重疊區 T:厚度 W:寬度 X、Y、Z:方向

Claims (10)

  1. 一種電子裝置，包括：基板；半導體層，設置於所述基板上；汲極電極，電性連接至所述半導體層；源極電極，電性連接至所述半導體層；以及絕緣層，設置於所述源極電極與所述汲極電極之間，其中所述源極電極與所述汲極電極至少部分重疊。
  2. 如請求項1所述的電子裝置，其中所述絕緣層設置於所述汲極電極上，所述源極電極設置於所述絕緣層上，所述絕緣層包括第一孔洞，且所述源極電極透過所述第一孔洞電性連接至所述半導體層。
  3. 如請求項1所述的電子裝置，其中所述絕緣層設置於所述源極電極上，所述汲極電極設置於所述絕緣層上，所述絕緣層包括第二孔洞，且所述汲極電極透過所述第二孔洞電性連接至所述半導體層。
  4. 如請求項1所述的電子裝置，更包括：畫素電極，電性連接至所述汲極電極。
  5. 如請求項1所述的電子裝置，其中所述汲極電極與所述源極電極包含金屬材料。
  6. 如請求項1所述的電子裝置，其中所述絕緣層的厚度介於1100埃至4600埃之間。
  7. 如請求項6所述的電子裝置，其中所述絕緣層為無機絕緣層。
  8. 一種電子裝置的製造方法，包括：提供基板；形成半導體層於所述基板上；形成汲極電極，以電性連接至所述半導體層；形成源極電極，以電性連接至所述半導體層；以及形成絕緣層於所述源極電極與所述汲極電極之間，其中所述源極電極與所述汲極電極至少部分重疊。
  9. 如請求項8所述的電子裝置的製造方法，更包括：形成所述絕緣層於所述汲極電極上，其中所述絕緣層包括第一孔洞；以及形成所述源極電極於所述絕緣層上，以使所述源極電極透過所述第一孔洞電性連接至所述半導體層。
  10. 如請求項8所述的電子裝置的製造方法，更包括：形成所述絕緣層於所述源極電極上，其中所述絕緣層包括第二孔洞；以及形成所述汲極電極於所述絕緣層上，以使所述汲極電極透過所述第二孔洞電性連接至所述半導體層。
TW111118092A 2021-09-26 2022-05-13 電子裝置及其製造方法 TWI804313B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN202111130397.2 2021-09-26
CN202111130397.2A CN115881788A (zh) 2021-09-26 2021-09-26 电子装置及其制造方法

Publications (2)

Publication Number Publication Date
TW202314660A TW202314660A (zh) 2023-04-01
TWI804313B true TWI804313B (zh) 2023-06-01

Family

ID=85762629

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111118092A TWI804313B (zh) 2021-09-26 2022-05-13 電子裝置及其製造方法

Country Status (3)

Country Link
US (1) US20230103531A1 (zh)
CN (1) CN115881788A (zh)
TW (1) TWI804313B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104143573A (zh) * 2013-05-08 2014-11-12 群创光电股份有限公司 光开关元件及显示面板
TW201629587A (zh) * 2015-02-09 2016-08-16 群創光電股份有限公司 顯示面板
US20190033675A1 (en) * 2006-08-31 2019-01-31 Semiconductor Energy Laboratory Co., Ltd. Liquid Crystal Display Device
US20210257425A1 (en) * 2004-09-29 2021-08-19 Semiconductor Energy Laboratory Co., Ltd. Display device, electronic apparatus, and method of fabricating the display device
US20210257432A1 (en) * 2013-12-02 2021-08-19 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20210257425A1 (en) * 2004-09-29 2021-08-19 Semiconductor Energy Laboratory Co., Ltd. Display device, electronic apparatus, and method of fabricating the display device
US20190033675A1 (en) * 2006-08-31 2019-01-31 Semiconductor Energy Laboratory Co., Ltd. Liquid Crystal Display Device
CN104143573A (zh) * 2013-05-08 2014-11-12 群创光电股份有限公司 光开关元件及显示面板
US20210257432A1 (en) * 2013-12-02 2021-08-19 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
TW201629587A (zh) * 2015-02-09 2016-08-16 群創光電股份有限公司 顯示面板

Also Published As

Publication number Publication date
TW202314660A (zh) 2023-04-01
US20230103531A1 (en) 2023-04-06
CN115881788A (zh) 2023-03-31

Similar Documents

Publication Publication Date Title
US10957718B2 (en) Pixel structure
CN110501847B (zh) 显示设备
US20230387142A1 (en) Electronic device
TWI804313B (zh) 電子裝置及其製造方法
CN112863329B (zh) 显示装置
US11658207B2 (en) Capacitor and electronic device
TWI754393B (zh) 電子裝置
US11973085B2 (en) Electronic device
US11575075B2 (en) Electronic device
US11488985B2 (en) Semiconductor device
US20240234442A1 (en) Electronic device
TWI728916B (zh) 電子裝置
US11676973B2 (en) Display device
TWI752508B (zh) 顯示裝置
CN112786618B (zh) 半导体装置
US11604497B2 (en) Electronic device
EP4002477A2 (en) Display device and method of providing the same
EP4149236A1 (en) Display device and method of providing the same
US20230155027A1 (en) Electronic device
US20230420463A1 (en) Connection structure and electronic device including the same
TW202425350A (zh) 電子裝置
TW202403974A (zh) 電子裝置
TW202406040A (zh) 電子裝置