CN115825685A - 隔离逻辑测试电路及相关测试方法 - Google Patents

隔离逻辑测试电路及相关测试方法 Download PDF

Info

Publication number
CN115825685A
CN115825685A CN202211124765.7A CN202211124765A CN115825685A CN 115825685 A CN115825685 A CN 115825685A CN 202211124765 A CN202211124765 A CN 202211124765A CN 115825685 A CN115825685 A CN 115825685A
Authority
CN
China
Prior art keywords
input
test
signal
isolation
power domain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211124765.7A
Other languages
English (en)
Inventor
V·N·斯里尼瓦桑
G·加格
D·P·库玛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics International NV Switzerland
Original Assignee
STMicroelectronics International NV Switzerland
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics International NV Switzerland filed Critical STMicroelectronics International NV Switzerland
Publication of CN115825685A publication Critical patent/CN115825685A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318575—Power distribution; Power saving
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31701—Arrangements for setting the Unit Under Test [UUT] in a test mode
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31712—Input or output aspects
    • G01R31/31713—Input or output interfaces for test, e.g. test pins, buffers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318555—Control logic

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明的实施例涉及隔离逻辑测试电路及相关测试方法。一种电路包括：第一功率域，该第一功率域包括隔离单元、具有用于接收第一功能信号和第一测试信号的输入以及用于控制隔离单元的输出的第一选择电路、以及具有用于接收第二功能信号和第二测试信号的输入以及耦合到隔离单元的信号输入的输出的第二选择电路；第二功率域，该第二功率域包括具有耦合到隔离单元的信号输出的输入的第一电路、耦合到隔离单元的信号输出的第一观察元件、以及耦合到第一电路的输出的第二观察元件；其中，当处于测试模式时，第一选择电路基于第一测试信号来控制隔离单元，并且第二选择电路向隔离单元的信号输入提供第二测试信号。

Description

隔离逻辑测试电路及相关测试方法
技术领域
本公开总体上涉及电子***和方法，并且在特定实施例中涉及隔离逻辑测试电路和相关测试方法。
背景技术
源自未被供电的逻辑电路的信号的状态通常是不确定的(通常由符号“X”来指代)。如果这样的信号被馈送到有源逻辑电路，则有源逻辑电路可能不正确地操作。例如，图1A和图1B分别示出了两个串联连接的反相器(102和104)的示意图和相关波形。
如图1A中所示，反相器102由电源电压VCC供电，并且反相器104由电源电压VDD供电。如图1B中所示，当电源电压VCC和VDD都被供电时(在时间t1之前)，信号V2是信号V1的反相版本，而信号V3是信号V2的反相版本。当反相器102变成未被供电时(当电源电压VCC为低时，诸如在时间t1处)，电压V2和V3变得不确定。
为了避免信号V3的不确定状态，可以使用隔离电路，也称为隔离单元。例如，图2A和图2B分别示出了串联连接并且在它们之间具有隔离单元202的反相器102和104的示意图，以及相关波形。如图2A中所示，象征性地绘制了反相器102和104以及与(AND)门202。同样如图2A中所示，反相器102由电源电压VCC供电，而反相器104和与门202由电源电压VDD供电。
与门202作为隔离单元(在这里称为隔离单元202)而操作。例如，当隔离单元202被禁用时(当信号Iso_en202为1时)，信号V’2等于信号V2。当隔离单元202被启用时(当Iso_en202为0时)，无论信号V2的状态如何，信号V’2为0。当反相器102变成未被供电时(当VCC变成低时)，隔离单元202可以被启用。这种反应如图2B中所图示。
如图2A和图2B所图示，隔离单元202的使用允许在电源电压VCC未被供电时避免反相器104的输出中的不确定状态。
图2A示出了在被启用时生成0的隔离单元的可能实施方式。可以实现当被启用时生成1的隔离单元。例如，图3示出了串联连接并且在它们之间具有隔离单元302的反相器102和104的示意图。如图3中所示，为清楚起见，逻辑门102、104和302的供应端子已被省略，而以标示功率域(power domain)代之。
如图3中可见，当隔离302被禁用时(当信号Iso_en302为0时)，信号V’2等于信号V2。当隔离单元202被启用时(当Iso_en202为1时)，无论信号V2的状态如何，信号V’2为1。当反相器102变成未被供电时(当VCC变成低时)，隔离单元202可以被启用。
具有多个功率域的集成电路(IC)通常针对从未供电域(unpowered domain)传播到常开域(always-on domain)(只要IC被供电就被供电的功率域)的信号而使用隔离单元。
发明内容
根据一个实施例，一种电子电路，包括第一功率域和第二功率域，第一功率域包括：第一隔离单元，其包括信号输入、信号输出和控制输入，其中第一隔离单元被配置为基于第一隔离单元的控制输入而被启用或禁用；第一选择电路，其具有被配置为接收第一功能信号的第一输入、被配置为接收第一测试信号的第二输入、以及耦合到第一隔离单元的控制输入的输出；以及第二选择电路，其具有被配置为接收第二功能信号的第一输入、被配置为接收第二测试信号的第二输入、以及耦合到第一隔离单元的信号输入的输出，第二功率域包括：第一电路，具有耦合到第一隔离单元的信号输出的输入；第一观察元件，耦合到第一中间节点，该第一中间节点耦合在第一隔离单元的信号输出和第一电路的输入之间；以及第二观察元件，耦合到第一电路的输出，其中电子电路包括多个功能模式，以及第一测试模式，其中针对多个功能模式中的每个功能模式，第一功率域被配置为在第二功率域开启时开启，并且第二功率域被配置为在第一功率域被配置为开启的至少一个功能模式下关闭，其中，当电子电路处于第一测试模式时，第一选择电路被配置为向第一隔离单元的控制输入提供第一测试信号，并且第二选择电路被配置为向第一隔离单元的信号输入提供第二测试信号，以及其中，当电子电路处于多个功能模式中的任一个功能模式时，第一选择电路被配置为向第一隔离单元的控制输入提供第一功能信号，并且第二选择电路被配置为向第一隔离单元的信号输入提供第二功能信号。
根据一个实施例，一种集成电路包括第一功率域和第二功率域，第一功率域包括：上电复位(POR)电路，被配置为生成POR信号，其中POR电路被配置为当第一功率域的第一电源电压达到预定阈值时使POR信号生效；第一隔离单元，包括信号输入、信号输出和控制输入，其中第一隔离单元被配置为基于第一隔离单元的控制输入而被启用或禁用；第一选择电路，具有被配置为接收第一功能信号的第一输入、被配置为接收第一测试信号的第二输入、以及耦合到第一隔离单元的控制输入的输出；以及第二选择电路，其具有被配置为接收POR信号的第一输入、被配置为接收第二测试信号的第二输入、以及耦合到第一隔离单元的信号输入的输出，第二功率域包括：测试控制器，具有耦合到第一隔离单元的信号输出的输入；第一引脚或焊盘，耦合到第一中间节点，该第一中间节点耦合在第一隔离单元的信号输出和测试控制器之间，以及第二引脚或焊盘，耦合到测试控制器的输出，其中集成电路包括多个功能模式和第一测试模式，其中针对多个功能模式中的每个功能模式，第一功率域被配置为在第二功率域开启时开启，并且第二功率域被配置为在其中第一功率域被配置为开启的至少一个功能模式下关闭，其中，当集成电路处于第一测试模式时，第一选择电路被配置为向第一隔离单元的控制输入提供第一测试信号，并且第二选择电路被配置为向第一隔离单元的信号输入提供第二测试信号，其中，当集成电路处于多个功能模式中的任一个功能模式时，第一选择电路被配置为向第一隔离单元的控制输入提供第一功能信号，并且第二选择电路被配置为向第一隔离单元的信号输入提供POR信号。
根据一个实施例，一种用于测试具有多个功率域、多个功能模式和第一测试模式的集成电路的方法，该方法包括，在第一测试模式期间：使具有用于接收第一功能信号的第一输入、用于接收第一测试信号的第二输入、以及耦合到第一隔离单元的控制输入的输出的第一选择电路将第一测试信号递送到第一隔离单元的控制输入；使具有用于接收第二功能信号的第一输入、用于接收第二测试信号的第二输入、以及耦合到第一隔离单元的信号输入的输出的第二选择电路将第二测试信号递送到第一隔离单元的信号输入，其中多个功率域中的第一功率域包括第一和第二选择电路以及第一隔离单元；将第二测试信号设置为逻辑1；使第一测试信号生效以启用第一隔离单元；在将第二测试信号设置为逻辑1，并且使第一测试信号生效之后，测量耦合到第一隔离单元的信号输出的第一引脚或焊盘处的第一电压，其中多个功率域中的第二功率域包括第一引脚或焊盘，其中，针对多个功能模式中的每个功能模式，当第二功率域开启时，第一功率域开启，并且在第一功率域开启的至少一个功能模式下，第二功率域关闭；将第二测试信号设置为逻辑0；使第一测试信号取消生效以禁用第一隔离单元；在将第二测试信号设置为逻辑0并使第一测试信号取消生效之后，测量第一引脚或焊盘处的第二电压；将第一功率域的第一测试位设置为逻辑0，其中第一测试位耦合到或门的第一输入，或门具有第二输入和输出，该第二输入耦合到第一隔离单元的信号输出和第一引脚或焊盘，并且输出耦合到测试控制器的输入，其中第二功率域包括或门和测试控制器；在将第二测试信号设置为逻辑0、使第一测试信号取消生效、并将第一测试位设置为逻辑0之后，测量耦合到测试控制器的输出的第二引脚或焊盘处的第三电压，其中第二功率域包括第二引脚或焊盘；当第一电压对应于逻辑0、第二电压对应于逻辑0、并且第三电压指示测试控制器处于复位模式时，生成第一指示，该第一指示表明耦合到第一隔离单元的信号输入的第一路径不具有卡在1的故障(stuck-at 1faults)并且耦合到第一隔离单元的信号输出的第二路径不具有卡在1的故障；当第一电压对应于逻辑0、并且第二电压对应于逻辑1时，生成表明第一路径具有卡在1的故障的第二指示；并且当第一电压对应于逻辑0、第二电压对应于逻辑0、并且第三电压指示测试控制器未处于复位模式时，生成表明第二路径具有卡在1的故障的第三指示。
附图说明
为更全面地理解本发明及其优点，现在对结合附图做出的以下说明进行参考，在附图中：
图1A和图1B分别示出了串联连接的两个反相器的示意图以及相关波形；
图2A和图2B分别示出了串联连接并且在它们之间具有隔离单元的两个反相器的示意图以及相关波形；
图3示出了串联连接并且在它们之间具有隔离单元的两个反相器的示意图；
图4示出了根据本发明的一个实施例的具有多个功率域的IC的示意图；
图5示出了图示出根据本发明的一个实施例的图4的IC的一些功率域在图4的IC的不同功率模式下的状态的表格；
图6示出了根据本发明的一个实施例的测试电路的示意图；
图7示出了图示出根据本发明的一个实施例的图4的IC的各种测试模式的表格；
图8示出了根据本发明的一个实施例的用于测试隔离单元的一个实施例方法的流程图；
图9示出了根据本发明的一个实施例的隔离***和仿真流程；以及
图10示出了根据本发明的一个实施例的测试电路的示意图。
除非另有说明，不同附图中的对应数字和符号通常是指对应的部分。绘制这些图是为了清楚地图示优选实施例的相关方面并且不一定按比例绘制。
具体实施方式
下面详细讨论所公开的实施例的制造和使用。然而，应当了解，本发明提供了许多可应用的发明概念，这些概念可以被体现在各种各样的特定上下文中。所讨论的具体实施例仅用于说明制造和使用本发明的具体方式，而并不限制本发明的范围。
下面的描述说明了各种具体细节以提供对根据描述的几个示例实施例的深入理解。这些实施例可以在没有一个或多个具体细节的情况下而被获得，或者可以通过其他方法、组件、材料等而被获得。在其他情况下，未详细示出或描述已知的结构、材料或操作，以免混淆实施例的不同方面。在本说明书中对“实施例”的引用指示与该实施例相关地描述的特定配置、结构或特征被包括在至少一个实施例中。因此，可能出现在本说明书的不同点处的诸如“在一个实施例中”之类的短语不一定完全指代同一实施例。此外，可以在一个或多个实施例中以任何适当的方式组合特定的格式、结构或特征。
将在具体内容中描述本发明的实施例，一个集成电路(IC)具有多个功率域，并且包括针对从供电域传播到未供电域的信号的隔离单元，并且包括供电复位(POR)电路和相关的隔离单元测试方法。一些实施例可以被实现在没有POR电路的电路中和/或针对与POR电路无关的信号。在一些实施例中，可以在IC设计仿真、IC表征、IC调试、IC生产期间和/或在场(field)中执行一种或多种测试方法。
在本发明的一个实施例中，测试电路被用来确定缺失的隔离单元、错误连接的隔离单元以及在通过隔离单元的信号路径中的卡在1的故障的位置。在一些实施例中，测试电路被***到寄存器传输级代码(RTL)中，而隔离单元由基于RTL以及统一功率格式(UPF)的综合工具自动***。
图4示出了根据本发明的一个实施例的IC 400的示意图。IC 400包括三个不同的功率域：超低功率(ULP)域、低功率(LP)域和运行域。IC 400包括ULP域中的POR电路402和运行域中的测试控制器404。IC 400还包括多个隔离单元(406、408、410、412、414、416)。IC400还可以包括一个或多个模拟电路和/或一个或多个数字电路。这种模拟电路的示例包括PLL、OTP、NVM等。
POR电路402被配置为监控ULP域的(一个或多个)供电电平，并且在ULP域的(一个或多个)电源电平(例如，带隙或常开LDO的输出)达到(相应的)(一个或多个)阈值电压时(当ULP域被供电时)使复位信号(PORrst)生效。复位信号PORrst被配置为在生效时复位ULP域的模拟和/或数字电路，以将这些块初始化为已知状态。在一些实施例中，可以以本领域已知的任何方式来实现POR电路402。
如稍后将更详细地描述的，在一些实施例中，信号PORrst还可以被用来将与ULP域不同的功率域(例如，LP域和/或运行域)中的模拟和/或数字电路复位。
测试控制器404被配置为执行或帮助执行对IC 400的一个或多个电路的测试。例如，在一些实施例中，测试控制器404可以包括常规的自动测试模式生成器(ATPG)，以用于以一种已知的方式运行测试模式，从而检测与IC 400的一个或多个电路相关的故障。在一些实施例中，测试控制器404还可以包括联合测试动作组(JTAG)接口，其可以以本领域已知的任何方式来实现。
IC 400可以包括多个引脚和/或焊盘。例如，图4图示了引脚或焊盘420、422、422’、422”、424、426、426’、426”、432、434、436、438、440和442。也可以使用更少的引脚或焊盘，或者更多的引脚或焊盘。
如图4中所示，在一些实施例中，引脚或焊盘420、422、422’、422”、424、426、426’和426”可以由ULP域中的电路在所有功率模式下访问，并且当该域被供电时可以由其他域中的电路访问(例如，由LP域中的电路在除待机模式之外的所有电源模式下访问，以及由运行域中的电路在处于运行模式时访问，并且如果被供电则可以在其他电源模式下访问)。引脚或焊盘432、434和436可由LP域和ULP域中的电路访问，在处于运行模式时可由运行域中的电路访问，并且如果被供电则可以在其他功率模式下访问。引脚或焊盘438、440和442可由运行域、LP域和ULP域中的电路访问。
一个或多个隔离单元406、408、410、412、414、416可以以本领域已知的任何方式(例如，作为隔离单元202或302)来实现。在一些实施例中，隔离单元408、412、410和414由ULP域供电，并且隔离单元406和416由LP域供电。
如图所示，在一些实施例中，IC 400包括三个不同的功率域。在一些实施例中，IC400可以仅具有两个不同的功率域。在一些实施例中，IC 400可以具有三个或更多不同的功率域。
在一些实施例中，ULP域被设计为常开功率域，LP域被设计为在除待机之外的所有功率模式下开启，并且运行域被设计为仅在运行供电模式下开启。例如，图5示出了图示出根据本发明的一个实施例的IC 400的一些功率域在IC 400的不同功率模式下的状态的表格500。
如图5中所图示，存在至少一种状态，在该状态中从LP域跨越到ULP域的信号从未供电域跨越到供电域。至少存在一种状态，在该状态中从运行域跨越到ULP域的信号从未供电域跨越到供电域。至少存在一种状态，在该状态中从运行域跨越到LP域的信号从未供电域跨越到供电域。
在一些实施例中，从未供电域跨越到供电域的所有信号都经过隔离单元，以避免在供电域的电路中导致不确定状态。例如，在一些实施例中，从运行域跨越到LP域的所有信号都经过相应的隔离单元，从运行域跨越到ULP域的所有信号都经过相应的隔离单元，并且从LP域跨越到ULP域的所有信号都经过相应的隔离单元。隔离单元406、408和410图示了针对从未供电域跨越到供电域的信号的隔离单元。
在一些实施例中，从供电域跨越到未供电域的一些信号可以在不经过隔离单元而跨越域(例如，因为在未供电域中可能没有导致不确定状态的风险)。如稍后将更详细描述的，一些实施例可以受益于具有针对从供电域跨越到未供电域的至少一些(例如，关键的)信号的隔离单元。隔离单元412、414和416图示了针对从供电域跨越到未供电域的信号的隔离单元。
可以受益于具有隔离单元的从供电域跨越到未供电域的信号的示例包括复位信号、使能信号和供电正常(power-ok)信号。例如，在一些实施例中，可以在没有POR电路的情况下实现未供电域(例如，LP域、运行域)。在IC 400上电后，POR电路402复位ULP域中的逻辑(例如，使用信号PORrst)。在一些实施例中，信号PORrst经由隔离单元(例如，分别为414、412)而被路由到LP域和/或运行域，以在LP/运行域上电时复位LP/运行域上的逻辑。
在一些实施例中，将信号从供电域路由到未供电域的隔离单元可以仅在未供电域上电时被禁用。例如，在一些实施例中，信号PORrst经过隔离单元412，隔离单元412保持被启用直到运行域上电，并且在运行域上电之后，隔离单元412被禁用。由于在运行域上电之前隔离单元412是被启用的，所以运行域的逻辑电路在运行域上电时处于已知(例如，默认)状态。
在IC的设计期间，隔离单元(例如，特别是针对从供电域跨越到未供电域的信号的隔离单元)缺失和/或使能信号(Iso_en4xx)被连接到错误的隔离单元的情况并不少见。在一些实施例中，测试电路403被配置为检测缺失的隔离单元和/或检测隔离单元的错误连接/放置。在一些实施例中，测试电路403可以被配置为检测输入耦合到隔离单元的输出的缓冲器上的卡在1的故障和/或检测输出耦合到隔离单元的输入的缓冲器上的卡在1的故障。
图6示出了根据本发明的一个实施例的测试电路600的示意图。测试电路403可以被实现为测试电路600。图7示出了图示出根据本发明的一个实施例的IC 400的各种测试模式的表格700。图6和图7可以一起进行理解。
测试电路600包括多个测试位(602、604、606、608、610、612)和多路复用器(MUX)614、616、618、620。例如通过使用JTAG，或者使用任何其他常规的数字通信协议，多个测试位可以被编程。在一些实施例中，多个测试位中的一个或多个测试位可以由IC 400的引脚或焊盘来控制。
电路634可以是数字电路或模拟电路。例如，在一些实施例中，电路634可以对应于数字电路，诸如测试控制器404。在一些实施例中，电路634可以对应于模拟电路，诸如时钟源(例如，振荡器或PLL)或存储器(NVM[非易失性存储器]或保险丝[一次性可编程])。为了说明目的，图7假设电路634对应于测试控制器404。
图6图示了用于单个隔离单元(在此示例中为412)的测试电路600，在此示例中，该测试电路600耦合到测试电路634。可以针对其他隔离单元实现类似的电路，例如其可以耦合(例如，出于复位目的)到其他数字电路。例如，引脚或焊盘422’和422”图示了IC 400的其他隔离单元(例如，414或416)的典型输入引脚或焊盘。例如，引脚或焊盘422’可以通过MUX618’和620’(例如，与MUX 618和620类似地进行布置)耦合以控制另一个隔离单元(例如，414)，并且引脚或焊盘422”可以通过MUX 618”和620”(例如，与MUX 618和620类似地进行布置)耦合以控制另一个隔离单元(例如，416)。类似的布置(例如，经由MUX 618、620使用引脚或焊盘来控制隔离使能信号，并且在隔离测试期间使用引脚或焊盘观察信号)可以被用于隔离单元，例如IC 400的所有隔离单元IC 400可以包括多个引脚或焊盘422，以用于在隔离测试模式期间控制IC 400的相应隔离单元。
如图6中所示，在一些实施例中，缓冲器622、624和626可以在信号PORrst的路径中。此类缓冲器以及信号PORrst路径中的其他元件可能容易受到卡在1的故障的影响。
在正常操作期间(在功能模式期间)，信号PORrst在上电期间被生效(例如，低)，而ULP域的供应电平低于预定阈值，并且一旦ULP域的供应电平达到预定阈值，则被取消生效(例如，高)。在信号PORrst生效后，测试位602(TESTBIT0)、604(TESTBIT1)、608(TESTBIT3)、610(TESTBIT4)和612(TESTBIT5)被复位(例如，低)。因此，在正常操作期间，信号PORrst流向隔离单元412(PORrst＝POR412)，其中隔离单元由信号Func_EN来控制(启用/禁用)。当信号Func_EN被取消生效以禁用隔离单元412时，信号PORrst流向电路634(PORrst＝POR412＝POR’412)，例如，从而导致电路634复位到已知状态。
通过使用从供电域到非供电域的隔离单元，诸如针对源自POR电路402的信号的隔离单元，一些实施例可以在常开功率域(例如，ULP)中实现(例如，单个)POR电路，并且可以通过使用来自POR电路402(例如，PORrst)、经由隔离单元(例如，412、414)路由的信号来有利地省略其他功率域(例如，LP域、运行域)中的POR电路，以通过例如在对这些域施加功率后启用相关隔离单元来复位未供电域中的电路，并且仅当这些域的功率超过允许这些域开始起作用的电压监控器的阈值时禁用隔离单元。
在一些实施例中，隔离单元412可以被实现为使得当隔离单元412被启用(例如，作为隔离单元202)时它为低。因此，在启用隔离单元412后，信号POR’412为低，从而使电路634保持在复位模式(处于已知静态)，并且在禁用隔离单元412之后，信号POR’412从低转变成高，并且电路634从已知状态开始操作。
如表格700中所图示，当电路634对应于测试控制器404时，IC400的引脚或焊盘根据功能模式(“F”)进行操作，并且测试控制器404处于复位模式(因为信号POR’412在上电期间或每当隔离单元412被启用时复位测试控制器404)。
如表格700中所图示，在一些实施例中，测试控制器404在功能模式期间保持在复位状态。在一些实施例中，在功能模式期间将测试控制器404保持在复位或已知状态可以有利地防止可能由测试控制器404和其他功能电路之间的交互而产生的不稳定反应。
可以在上电之后进入测试模式(例如，ATPG模式或表格700中所图示的任何隔离测试模式)。例如，可以通过对IC 400的多个测试位(602、604、606、608、610、612)中的一个或多个测试位进行编程(例如，根据表格700)来进入测试模式(例如，在信号PORrst被取消生效之后)。
在ATPG模式期间(如表格700中所图示)，测试控制器404是激活的，并由测试位608(TESTBIT3)强制启用，以避免在测试控制器正在执行ATPG模式时复位测试控制器。在ATPG模式期间，隔离单元412由信号ATPG_EN来控制。在ATPG模式期间，IC 400的引脚或焊盘可以根据模式(“P”)来操作。
在隔离测试模式1到8(如表格700中所图示)期间，测试位602(TESTBIT0)、604(TESTBIT1)、612(TESTBIT5)被生效(例如，高)，并且测试位610被取消生效(例如，低)以使得信号POR412由测试位606(TESTBIT2)来控制，并且隔离单元412由引脚或焊盘422来控制。
在一些实施例中，当测试位602(TESTBIT0)被生效(例如，高)时，将IC 400(例如，420、422、426、432、434、436、438、440、442)的一个或多个引脚或焊盘配置为测试模式输入/输出引脚或焊盘。例如，在一些实施例中，当测试位602(TESTBIT0)被生效时，引脚或焊盘420和422(例如，包括422’、422”等)被配置为输入，并且引脚或焊盘426、438和440被配置为输出。
如图6中所示，例如在引脚或焊盘438和440中，可以观察隔离单元412的输出。使用与运行域相关的引脚或焊盘来观察隔离单元412的输出有利地允许对信号POR’412的观察而无需经过附加的隔离单元(如果信号要跨越到另一个功率域，诸如返回ULP域，则可能需要经过附加的隔离单元)。
当测试位604(TESTBIT1)被生效(例如，高)时，其配置MUX614和616以使信号POR412受测试位606(TESTBIT2)控制。
当测试位608(TESTBIT3)被生效(例如，高)时，其强制启用信号SEN404为高，以保持测试控制器404被启用。
测试位610(TESTBIT4)和612(TESTBIT5)分别控制MUX 620和618的状态。
在一些实施例中，测试位602、604、606、608、610、612(TESTBIT0、TESTBIT1、TESTBIT2、TESTBIT3、TESTBIT4、TESTBIT5)可经由JTAG(或其他数字接口)进行编程。如图6中所示，在一些实施例中，测试位602、604、608、610和612(TESTBIT0、TESTBIT1、TESTBIT3、TESTBIT4、TESTBIT5)可以在PORrst被生效时被异步地复位为逻辑0，并且也可以被编程为逻辑1或逻辑0(例如，经由JTAG)。
在一些实施例中，测试位606(TESTBIT2)可以在PORrst被生效时(或者在信号Sin420在TESTBIT1等于逻辑1时被强制为低的情况下)被异步地设置(为逻辑1)，并且也可以被编程为逻辑1或逻辑0(例如，经由JTAG)。在一些实施例中，提供引脚或焊盘420以异步地设置TESTBIT2，有利地允许致使测试控制器404(以及例如JTAG逻辑)脱离复位。例如，在一些实施例中，致使TESTBIT2为逻辑0(例如，如图7中所图示，在一些隔离测试中)可能导致JTAG逻辑处于复位模式，并且因此当JTAG逻辑处于复位模式时，引脚或焊盘420可以被用来将TESTBIT2设置为逻辑1。
隔离测试1至8(列438、440和“TCU状态”)的输出分别反映了当相应的隔离测试通过时引脚和焊盘438和440以及测试控制器404的状态。
如表格700中所图示，在隔离测试1期间，引脚或焊盘422被设置为0(例如，通过在引脚或焊盘422上强制0V)以启用隔离单元412，并且TESTBIT2被设置为1，以将信号POR412设置为1。如果在引脚或焊盘438中测得0(例如，如果在引脚或焊盘438中测量到低电压，诸如0V)，那么隔离测试1通过，并且在从隔离单元412的输出到引脚或焊盘438的路径中没有卡在1的故障。如果在引脚或焊盘438中测得1(例如，如果在引脚或焊盘438中测量到诸如1.0V的高电压)，那么隔离测试1失败。
在一些实施例中，可以在隔离测试1失败之后执行隔离测试2。如表格700中所图示，在隔离测试2期间，其他引脚或焊盘422(例如，422’、422”等)中的一个引脚或焊盘被设置为0，而引脚或焊盘422被设置为1，并且TESTBIT2被设置为1以将信号POR412设置为1。如果在引脚或焊盘438中测得0，那么隔离测试2通过，并且其他引脚或焊盘422(例如，422’、422”等)正在控制隔离单元412。隔离测试2通过意味着隔离单元412没有缺失，但是表明错误隔离连接，因为引脚或焊盘422没有正确控制隔离单元412(因为隔离测试1失败)并且其他引脚或焊盘422(例如，422’、422”等)正在控制隔离单元412。在一些实施例中，如果隔离测试1失败，则对每个其他引脚或焊盘422(422’、422”、等)执行隔离测试2，以检查隔离单元412是否错误地连接(隔离测试2通过)或缺失(隔离测试2失败)。当隔离测试1或2均失败时，它可能是隔离缺失或从引脚或焊盘422/其他引脚或焊盘422到隔离单元412有卡在1的故障(如果在引脚或焊盘422/其他引脚或焊盘422到隔离单元412之间存在卡在1的故障，这相当于隔离缺失)
在一些实施例中，可以在确认隔离单元412被正确放置之后(例如，在隔离测试1或2通过之后)或者如果看到隔离单元412缺失或在引脚或焊盘422/其他引脚或焊盘422到隔离单元412之间存在卡在1的故障(例如，当隔离测试1和2均失败时)，则可以执行隔离测试3。如表格700中所图示，在隔离测试3期间，例如通过将引脚或焊盘422设置为1(如果隔离测试1通过)，将其他引脚或焊盘422(例如，422’，422”等)设置为1(如果隔离测试2通过)，而禁用隔离单元412。在一些实施例中，所有引脚或焊盘422(例如，422、422’、422”等)都被设置为1(如果隔离测试1和隔离测试2均失败，那么存在隔离缺失条件)。在隔离测试3期间，TESTBIT2被强制为0(例如，使用JTAG)以将信号POR412设置为0。如果在引脚或焊盘438中测得0，那么在从测试位606(TESTBIT2)的输出到引脚或焊盘438的路径中没有卡在1的故障。如果在引脚或焊盘438中测得1，那么隔离测试3失败。
在隔离测试4期间，信号POR’412被强制为0，并且TESTBIT3被设置为0。如果在焊盘440处观察到测试控制器404处于复位模式(例如，通过在引脚或焊盘440中观察到0，那么从缓冲器624的输出到测试控制器404没有卡在1的故障。如果测试控制器404不处于复位模式，则隔离测试4失败。
如表格700中所示，当隔离测试4失败时，隔离测试5通过。因此，通过隔离测试5表明在从缓冲器624到测试控制器404的路径中有卡在1的故障。
如表格700中所示，当隔离测试3失败时，隔离测试6通过。因此，如果隔离单元正确(隔离测试1通过)或隔离单元错误(如果隔离测试2通过)，则隔离测试6的通过表明从TESTBIT2到隔离单元412的路径中有卡在1的故障，并且如果隔离缺失(如果隔离测试1和2均失败)，则表明从TESTBIT2到引脚或焊盘438的路径中有卡在1的故障。
如表格700中所示，在隔离测试7期间，隔离单元412被启用，因此以与隔离测试1和2中类似的方式将信号POR’412强制为0。因此，隔离测试7的通过表明在缓冲器624和测试控制器404之间没有卡在1的故障。隔离测试7的失败表明在缓冲器624和测试控制器404之间有卡在1的故障。
如表格700中所示，当隔离测试7失败时，隔离测试8通过。因此，隔离测试8通过表明在从缓冲器624到测试控制器404的路径中有卡在1的故障。
如图6和图7中所示，可以使用引脚或焊盘438和440在路径的不同点处观察隔离单元412的输出。在一些实施例中，可以不使用引脚或焊盘或者除了使用引脚或焊盘之外，还使用诸如触发器之类的非易失性存储器而观察隔离单元412的输出。例如，如图6中所示，在一些实施例中，可以使用引脚或焊盘440，并且另外使用测试移位寄存器632来观察电路634的输出。与门630的输出也可以经由测试移位寄存器632来访问。在一些实施例中，测试移位寄存器632可以是例如可经由JTAG访问的扫描链。
尽管在图7中图示了各种隔离测试，但是另外的测试也是可能的。例如，在一些实施例中，可以执行隔离测试以找到在与FUNC_EN对应的隔离单元测试模式中进行复用的引脚或焊盘(例如，426)(例如，检查引脚或焊盘422是否与对应于从ULP功率域跨越到运行功率域的FUNC_EN复用)或检查引脚或焊盘422与隔离单元412的使能输入之间是否有卡在1的故障(通过观察引脚或焊盘426)。
图8示出了根据本发明的一个实施例的用于测试隔离单元412的实施例方法800的流程图。结合图6和图7可以理解图8。
在步骤802期间，执行隔离测试1。隔离测试1的通过表明隔离单元412存在并正确连接，并且从引脚或焊盘422到引脚或焊盘438没有卡在1的故障。如果隔离测试1失败，则在步骤806期间执行隔离测试2。如果隔离测试1通过，隔离测试2可以被跳过。在隔离测试1失败之后隔离测试2通过，则表明隔离单元412存在但是连接错误(由其他引脚或焊盘422(诸如422’或422”)控制，而不是由引脚或焊盘422控制)并且从其他引脚或焊盘422到引脚或焊盘438没有卡在1的故障。隔离测试1和2均失败表明隔离单元412不存在(缺失)或从引脚或焊盘422到引脚或焊盘438/其他引脚或焊盘422到引脚或焊盘438存在卡在1的故障。
在步骤812期间，执行隔离测试3。在一些实施例中，隔离测试3的设置可能取决于隔离1和2的结果。例如，如果在步骤804之后(在隔离测试1通过之后)执行隔离测试3，那么将引脚或焊盘422设置为1以禁用隔离单元412。如果在步骤808之后(在隔离测试1失败并且隔离测试2通过之后)执行隔离测试3，那么被发现正在控制隔离单元412的引脚或焊盘422(例如，422’、422”等)被设置为1以禁用隔离单元412。如果在步骤810之后(在隔离测试1和2失败之后)执行隔离测试3，那么引脚或焊盘422、422’、422”等的状态是不相关的，并且可以省略引脚或焊盘422、422’、422”等的设置。
由于在隔离测试3期间，TESTBIT2被强制为0(例如，通过JTAG)，并且由于隔离单元412被禁用或缺失(并且因此不阻塞从TESTBIT2到引脚或焊盘438的路径)，如果隔离测试3失败(在引脚或焊盘438中读取到1)，那么在隔离测试1或隔离测试2早先都通过的情况下，在从TESTBIT2到隔离单元412的路径中有卡在1的故障，或者在隔离测试1和隔离测试2早先都失败的情况下，在从TESTBIT2到引脚或焊盘438的路径中存在卡在1的故障。如果隔离测试3通过，那么在从TESTBIT2到引脚或焊盘438的路径中没有卡在1的故障。
在步骤818期间，执行隔离测试4。在隔离测试4期间，信号POR’412被强制为0(例如，通过具有与隔离测试3中类似的设置)，并且TESTBIT3被设置为0以避免或门628屏蔽信号POR412。如果在隔离测试3通过之后隔离测试4失败，则在从缓冲器624的输出到电路634的路径中检测到卡在1的故障。如果隔离测试4通过(例如，无论隔离测试1和2的状态如何)，那么在从缓冲器624的输出到电路634的路径中没有检测到卡在1的故障。
如图8中所图示，通过组合不同的隔离测试，一些实施例可以有利地检测故障(例如，隔离单元缺失、隔离单元的错误连接和/或卡在故障的情形)以及这些故障的位置。例如，在一些实施例中：
隔离测试1通过，然后隔离测试3通过，然后隔离测试4通过的结果为隔离单元412存在、正确连接、并且在隔离单元412之前或之后的信号路径中没有卡在1的故障、并且在隔离单元的启用路径(从引脚或焊盘422到隔离单元412的路径)上也没有卡在1的故障；
隔离测试1通过，然后隔离测试3通过，然后隔离测试4失败的结果为隔离单元412存在、正确连接、并且在耦合到隔离单元412的扇出中存在的缓冲器624的输出的信号中具有卡在1的故障；
隔离测试1通过，然后隔离测试3失败的结果为隔离单元412存在、正确连接、并且在耦合到隔离单元412输入的信号路径中具有卡在1的故障；
隔离测试1通过，然后隔离测试3失败，然后隔离测试4通过的结果为隔离单元412存在、正确连接、并且在耦合到隔离单元412的输入的信号路径中具有卡在1的故障，并且在耦合到隔离单元412的输出的信号中没有卡在1的故障；
隔离测试1通过，然后隔离测试3失败，然后隔离测试4失败的结果为隔离单元412存在、正确连接、并且在隔离单元412之前和在隔离单元412中存在的缓冲器624之后的信号路径中具有卡在1的故障；
隔离测试1失败，然后隔离测试2通过，然后隔离测试3通过，然后隔离测试4通过的结果为隔离单元412存在、错误连接、并且在隔离单元412之前或之后的信号路径中不具有卡在1的故障、并且在隔离单元的启用路径(从其他引脚或焊盘422到隔离单元412的路径)上也不具有卡在1的故障；
隔离测试1失败，然后隔离测试2通过，然后隔离测试3通过，然后隔离测试4失败的结果为隔离单元412存在、错误连接、并且在耦合到在隔离单元412的扇出中存在的缓冲器624的输出的信号中具有卡在1的故障；
隔离测试1失败，然后隔离测试2通过，然后隔离测试3失败的结果为隔离单元412存在、错误连接、并且在耦合到隔离单元412的输入的信号路径中具有卡在1的故障；
隔离测试1失败，然后隔离测试2通过，然后隔离测试3失败，然后隔离测试4通过的结果为隔离单元412存在、错误连接、并且在耦合到隔离单元412的输入的信号路径中具有卡在1的故障，并且在耦合到隔离单元412的输出的信号中不具有卡在1的故障；
隔离测试1失败，然后隔离测试2通过，然后隔离测试3失败，然后隔离测试4失败的结果为隔离单元412存在、错误连接、并且在隔离单元412之前和在隔离单元412的扇出中存在的缓冲器624之后的信号路径中具有卡在1的故障；
隔离测试1失败，然后隔离测试2失败，然后隔离测试3通过，然后隔离测试4通过的结果为隔离单元412缺失或在从引脚或焊盘422/其他引脚或焊盘422到隔离单元412的路径上具有卡在1的故障、并且在从测试位606到电路634的信号路径中没有卡在1的故障；
隔离测试1失败，然后隔离测试2失败，然后隔离测试3通过，然后隔离测试4失败的结果为隔离单元412缺失或在从引脚或焊盘422/其他引脚或焊盘422到隔离单元412的路径上具有卡在1的故障、并且在缓冲器624和电路634之间的信号路径中具有卡在1的故障；
隔离测试1失败，然后隔离测试2失败，然后隔离测试3失败的结果为隔离单元412缺失或在从引脚或焊盘422/其他引脚或焊盘422到隔离单元412的路径上具有卡在1的故障、并且在测试位606和引脚或焊盘438之间的信号路径中具有卡在1的故障；
隔离测试1失败，然后隔离测试2失败，然后隔离测试3失败，然后隔离测试4失败的结果为隔离单元412缺失或在从引脚或焊盘422/其他引脚或焊盘422到隔离单元412的路径上具有卡在1的故障、并且在测试位606和引脚或焊盘438之间以及在缓冲器624和电路634之间的信号路径中具有卡在1的故障。
如图6-图8中所图示，隔离测试1-8中的一个或多个隔离测试的组合有利地允许检测缺失的隔离单元、错误连接的隔离单元以及在隔离单元之前或之后的路径中和在隔离单元的启用路径上的卡在1的故障的位置。
在一些实施例中，通过隔离测试1-8中的一个或多个隔离测试所获得的测试覆盖范围大于仅依赖于ATPG模式的常规测试方法。例如，当电路634对应于测试控制器404时，ATPG模式可能不会检测到从或(OR)门628到测试控制器404的路径中的卡在1的故障(因为信号SEN404被TESTBIT3强制为高，以防止测试控制器404在ATPG模式的运行期间被复位)。在一些实施例中，例如通过执行隔离测试4来实现这种覆盖。
在一些实施例中，能够检测在隔离单元412之后的卡在1的故障可以防止场中的问题。例如，在一些实施例中，诸如当电路634对应于测试控制器404时，与门630的第二输入可以对应于JTAG复位引脚。JTAG复位引脚可以在例如执行功能测试(诸如低功率的进入/退出和待机模式)的期间被强制为0，以使测试控制器404保持在复位模式。如果从或门628到测试控制器404的路径中仍然留有未检测到的卡在1的故障，则在场中拉高JTAG复位引脚可能会导致测试控制器在功能模式期间退出复位模式，这可能会导致故障。例如，所执行的隔离测试4可以有利地检测到这种卡在1的故障。
在一些实施例中，信号PORrst可以对应于振荡器、PLL、NVM或OTP的供电正常信号。在一些这样的实施例中，由于振荡器、PLL、NVM、OTP在测试期间可能是可操作的，因此信号PORrst可以在测试期间被强制为高(取消生效)。在一些实施例中，测试电路600有利地允许检测供电正常信号中的卡在1的故障(这可以防止一个或多个电路在退出待机/低功率模式时复位)，这可以有利地防止场中的问题。
在一些实施例中，测试电路600有利地允许确定卡在1的位置(例如，在隔离单元之前，或在隔离单元之后并且还在隔离单元的使能引脚上)，这可以有利地允许IC设计者基于检测到的更频繁的卡在1的故障的位置来解决IC布局中的弱点。
在一些实施例中，测试电路600可以有利地在IC测试期间检测缺失或错误连接的隔离单元。单独利用ATPG模式可能无法获得此类覆盖。
在一些实施例中，当测试控制器404处于复位模式(或被禁用)时，可以有利地分别使用和执行测试电路600和相关隔离测试(例如，图7和图8中所图示)。
在一些实施例中，一个或多个隔离测试(例如，如图7和图8中所示)可以由常规自动测试设备(ATE)执行。在一些实施例中，ATE可以(例如，使用日志文件、信号、耦合到ATE的屏幕上的图像、数字标志或者通过任何其他常规机制)报告每个隔离测试的结果(例如，特定的隔离测试是否通过或失败)，特定的隔离单元是否存在并正确连接，存在但不正确地连接，或者缺失，是否检测到卡在1的故障，和/或检测到的卡在1的故障的位置。
在一些实施例中，测试电路600可以在IC设计和仿真阶段期间有利地帮助检测缺失或错误连接的隔离单元。例如，在一些实施例中，(例如，在具有耦合到存储器的处理器的计算机中运行的)电路设计软件工具可以被用来将测试电路403包含到IC设计中，这可以致使隔离测试的一个或多个实施例(例如，如图7和图8中所示)在电路仿真期间运行，并且可能会产生表明隔离单元是否存在、缺失或连接错误的指示。
虽然图6-图8图示了测试从供电域(例如，ULP)到未供电域(例如，运行域)的隔离单元(例如，412)的电路和方法，但是可以理解，类似的电路和方法可以被用来测试从未供电域到供电域的隔离单元(例如，诸如隔离单元406、408、410)。
图9示出了根据本发明的一个实施例的隔离***和仿真流程900。在一些实施例中，可以执行方法900，例如使用常规计算机并且使用常规电路设计软件工具，诸如来自Synopsys、Cadence和Mentor Graphics的工具。
在步骤902期间，生成寄存器传输级代码(RTL)。例如，可以使用例如Verilog或VHDL来生成RTL。在一个实施例中，在RTL中添加隔离单元启用逻辑(例如，iso_en412)和测试逻辑(例如，元件602、604、606、608、610、612、614、616、618、620)而不添加隔离单元(例如，412)。
在步骤904期间，可以在没有来自统一功率格式(UPF)文件的信息的情况下执行数字仿真(诸如RTL仿真和/或门级仿真(GLS))。UPF文件通常包括有关IC的不同功率域的功率状态和供应网络的信息。由于没有关于不同功率域的供电信息，并且由于通常在数字仿真期间在上电时对电路进行初始化，因此即使隔离缺失，数字仿真也可能通过。
在步骤906期间，生成UPF文件。在UPF文件中，提供了要被***到隔离单元的信号的名称(例如，PORrst)。
在步骤908期间，可以利用来自UPF文件的信息来执行数字仿真(例如，RTL)。
在步骤910期间，使用综合工具而基于RTL代码生成网表。网表包括所期望的隔离单元，这些隔离单元由综合工具基于RTL和UPF而被自动***。
在步骤912期间，利用来自UPF文件的信息执行网表仿真(例如，GLS)。
在步骤914期间，利用来自UPF文件的信息执行模拟和混合信号仿真。在步骤616期间，针对低功率模式和超低功率模式的进入和退出执行全芯片仿真电路模拟器(spice)仿真。
基于UPF的数字仿真(例如，在步骤908、912和914期间)将信号从未供电域强制到不确定状态“X”。因此，当从未供电域到供电域有缺失的隔离单元，或者如果隔离单元连接不正确(例如，由错误信号控制)时，则基于UPF的仿真失败。因此，当关键信号(如从供电域到未供电域的POR)上存在缺失的隔离单元时，基于UPF的仿真也可能失败，因为隔离可能会在未供电域再次上电(低功率退出/待机退出)时将未供电域复位，或者如果隔离单元不正确地连接(例如，由错误信号控制)时，基于UPF的仿真也可能失败。然而，通常，仿真不会提供附加的信息，并且可能需要手动调试来确定仿真失败的原因(例如，确定哪个隔离单元缺失或不正确地连接)。
在一些实施例中，在步骤912、914和/或916期间对隔离测试1-8中的一个或多个隔离测试进行仿真可以有利地致使检测到缺失或错误连接的隔离单元，以及识别缺失或错误连接的隔离单元。
一些实施例的优点包括能够依靠综合工具将隔离单元自动添加到IC设计，同时确保隔离单元存在并正确连接。在一些实施例中，相比执行手动调试，使用例如隔离测试1-8中的一个或多个隔离测试有利地更快验证隔离单元存在且正确连接、以及识别缺失或错误连接的隔离单元。
一些实施例的附加优点包括，通过依赖于隔离单元的自动放置，可以避免与隔离单元(例如，在RTL中)的手动放置相关的人为错误。
虽然图6-图9已经针对提供从ULP域到运行域的隔离的隔离单元进行了描述，但是可以针对提供从ULP域到LP域、从运行域到LP域、从运行域到ULP域、从LP域到运行域、以及从LP域到ULP域的隔离的隔离单元来实现类似的实现(电路和测试模式)。
在一些实施例中，综合工具可以为了优化目的而重新路由信号(例如，PORrst)的路径。例如，在一些实施例中，综合工具可以将信号PORrst经由LP域进行重新路由，而不是直接路由到运行域。在这种情况下，综合工具可能不会将隔离单元放置在跨越ULP域到LP域之间的域中以及跨越LP域和运行域之间的域中。在仿真期间(例如，在步骤904、912、914或916期间)可能不会报告这种缺失的隔离单元，因为信号正从供电域跨越到未供电域。
在一些实施例中，冗余信号路径(例如，覆盖所有可能的域跨越的路径)在RTL和UPF期间被指定。通过指定冗余路径，即使综合工具重新路由信号，这种重新路由的信号也将具有指定的隔离单元。例如，图10示出了根据本发明的一个实施例的测试电路1000的示意图。测试电路403可以被实现为测试电路1000。测试电路1000以与测试电路600类似的方式操作。然而，测试电路1000包括用于测试隔离单元414的附加MUX 618’和620’、用于测试隔离单元416的附加MUX 618”和620”、以及与门1028。
在一些实施例中，MUX 618’、618”、620’、620”以及信号Iso_en414和Iso_en416在RTL中被指定(例如，在步骤902期间)，例如以允许综合工具(例如，在步骤910期间)自动***隔离单元(例如，414、416)。
隔离单元414和416可以以与图6-图8中关于隔离单元412所示的方式类似的方式进行测试。
如图10中可见，信号PORrst可以经由使用隔离412从ULP域跨越到运行域的信号路径或者经由使用隔离单元414从ULP域跨越到LP域，然后使用隔离单元416从LP域跨越到运行域的信号路径而到达或门628。
如果综合工具(例如，在步骤910期间)通过经由隔离单元412路由信号PORrst来优化设计，则综合工具可以省略实现经过隔离单元414和416的路径以及相关电路(例如，618’、618”、620’、620”)以及与门1028。在这种场景中，测试电路1000可能变得与测试电路600相同。
如果综合工具(例如，在步骤910期间)通过经由隔离单元414和416路由信号PORrst来优化设计，则综合工具可以省略实现经过隔离单元412和相关联的电路(例如，618、620)以及与门1028的路径。在这种场景中，隔离单元414和416由综合工具基于RTL和UPF文件而被自动***(例如，在步骤910期间)，并且例如，可以在与关于隔离单元412描述的方式类似的方式来测试这种隔离单元。
如果两个路径都由综合工具来实现，则测试电路1000可以被实现为如图10中所示，并且IC 400可以正常运行，因为冗余路径由与门1028来进行与操作。在这种情况下，隔离单元412、414和416的测试可以以与关于图6-图8中的隔离单元412所描述的方式类似的方式来执行。例如，隔离单元412的测试可以在检查引脚或焊盘438的同时以与关于图6-图8所描述的方式类似的方式(隔离测试1、2、3)来执行。隔离单元414和隔离单元416的组合测试可以在分别检查引脚或焊盘432和引脚或焊盘442的同时以与图6-图8中以与关于隔离单元412所描述的方式类似的方式(隔离测试1、2、3)来执行。然后，可以通过强制TESTBIT3为“0”并观察引脚或焊盘440上的输出来执行隔离测试4。
一些实施例的优点包括，通过在可以受益于隔离的关键路径中添加冗余，一些实施例有利地允许综合工具执行电路优化，而在通往未供电域的关键路径上没有缺失的隔离单元。
一些实施例的其他优点包括在数字仿真期间使用独立测试模式执行测试以检测用于诸如使能信号、复位信号和供电正常信号等信号的关键路径上的缺失或错误连接的隔离单元的能力。在一些实施例中，独立测试模式有利地允许在来自功能模式的覆盖不可用的时间期间(诸如表征为低温(例如-30℃)的期间)测试隔离单元的路径中的缓冲器(例如，针对卡在1的故障)，因为在可以在外部SMPS组件可能不可用的EWS(电子晶圆分类)中执行冷态测试。
在这里总结了本发明的示例实施例。还可以从说明书的全部内容和在此提交的权利要求来理解其他实施例。
示例1.一种电子电路，包括：第一功率域，第一功率域包括：第一隔离单元，第一隔离单元包括信号输入、信号输出和控制输入，其中第一隔离单元被配置为基于第一隔离单元的控制输入而被启用或禁用，第一选择电路，第一选择电路具有被配置为接收第一功能信号的第一输入、被配置为接收第一测试信号的第二输入、以及耦合到第一隔离单元的控制输入的输出，以及第二选择电路，第二选择电路具有被配置为接收第二功能信号的第一输入、被配置为接收第二测试信号的第二输入、以及耦合到第一隔离单元的信号输入的输出；第二功率域，第二功率域包括：第一电路，第一电路具有耦合到第一隔离单元的信号输出的输入，第一观察元件，耦合到第一中间节点，该第一中间节点耦合在第一隔离单元的信号输出和第一电路的输入之间，以及第二观察元件，耦合到第一电路的输出；其中电子电路包括多个功能模式和第一测试模式；其中，针对多个功能模式中的每个功能模式，第一功率域被配置为在第二功率域开启时开启，并且第二功率域被配置为在第一功率域被配置为开启的至少一个功能模式下关闭；其中，当电子电路处于第一测试模式时，第一选择电路被配置为向第一隔离单元的控制输入提供第一测试信号，第二选择电路被配置为向第一隔离单元的信号输入提供第二测试信号；其中，当电子电路处于多个功能模式中的任一个功能模式时，第一选择电路被配置为向第一隔离单元的控制输入提供第一功能信号，并且第二选择电路被配置为向第一隔离单元的信号输入提供第二功能信号。
示例2.示例1的电子电路，其中第二功率域还包括具有第一输入、第二输入和输出的或门，该第一输入耦合到第一隔离单元的信号输出和第一观察元件，该第二输入被配置为接收来自第一功率域的第三测试信号，并且输出耦合到第一电路的输入，其中，当电子电路处于多个功能模式中的任一个功能模式时，该第三测试信号被配置为低。
示例3.示例1或2中的一个示例的电子电路，其中第三测试信号被配置为不经过隔离单元而从第一功率域跨越到第二功率域。
示例4.示例1至3中的一个示例的电子电路，其中第二功率域还包括具有第一输入、第二输入和输出的与门，该第一输入耦合到第一隔离单元的信号输出和第一观察元件，该第二输入被配置为接收第三测试信号，并且输出耦合到第一电路的输入，其中，当电子电路处于多个功能模式中的任一个功能模式时，该第三测试信号被配置为高。
示例5.示例1至4中的一个示例的电子电路，其中第一选择电路包括被配置为接收第三测试信号的第三输入，其中电子电路包括第二测试模式，并且其中，当电子电路处于第二测试模式时，该第一选择电路被配置为向第一隔离单元的控制输入提供第三测试信号。
示例6.示例1至5中的一个示例的电子电路，其中第一选择电路包括：第一多路复用器，具有耦合到第一选择电路的第一输入的第一输入和耦合到第一选择电路的第二输入的第二输入；以及第二多路复用器，具有耦合到第一多路复用器的输出的第一输入、耦合到第一多路复用器的第三输入的第二输入、以及耦合到第一选择电路的输出的输出。
示例7.示例1至6中的一个示例的电子电路，其中第一电路包括测试控制器，该测试控制器被配置为当电子电路处于第二测试模式时控制第三测试信号。
示例8.示例1至7中的一个示例的电子电路，其中第二选择电路包括多路复用器，该多路复用器具有耦合到第二选择电路的第一输入的第一输入、耦合到第二选择电路的第二输入的第二输入、以及耦合到第二选择电路的输出的输出。
示例9.示例1至8中的一个示例的电子电路，其中第一功率域还包括第三选择电路，该第三选择电路具有被配置为接收第二功能信号的第一输入、被配置为接收第三测试信号的第二输入以及被配置为控制第二测试信号的输出，其中，当电子电路处于多个功能模式中的任一个功能模式时，该第三选择电路被配置为向第二选择电路的第二输入提供第二功能信号。
示例10.示例1至9中的一个示例的电子电路，其中第一功率域还包括：第一测试位，被配置为控制第一选择电路；第二测试位，被配置为控制第二选择电路；以及第三测试位，被配置为提供第二测试信号。
示例11.示例1至10中的一个示例的电子电路，其中第一、第二和第三测试位能够经由联合测试动作组(JTAG)接口进行编程。
示例12.示例1至11中的一个示例的电子电路，还包括多个引脚或焊盘，其中第一和第二观察元件分别是多个引脚或焊盘中的第一和第二引脚或焊盘。
示例13.示例1至12中的一个示例的电子电路，其中第一功率域包括第三引脚或焊盘，其中，当电子电路处于第一测试模式时，第三引脚或焊盘被配置为控制第二测试信号。
示例14.示例1至13中的一个示例的电子电路，其中第一隔离单元包括具有第一输入、第二输入和输出的与门，第一输入耦合到第一隔离单元的信号输入，第二输入耦合到第一隔离单元的控制输入，并且输出耦合到第一隔离单元的信号输出。
示例15.示例1至14中的一个示例的电子电路，其中第一功率域包括被配置为生成第二功能信号的上电复位(POR)电路。
示例16.根据示例1至15中的一个示例的电子电路，还包括第三功率域，该第三功率域包括第二隔离单元，其中，针对功能模式中的每个功能模式，该第一功率域被配置为在第三功率域开启时开启，该第三功率域被配置为在第一功率域被配置为开启的至少一个功能模式下关闭，第三功率域被配置为在第二功率域开启时开启，并且第二功率域被配置为在第三功率域被配置为开启的至少一个功能模式下关闭；其中第二功率域包括具有第一输入、第二输入和输出的与门，第一输入耦合到第一隔离单元的信号输出，第二输入耦合到第二隔离单元的信号输出，并且输出耦合到第一电路的输入；以及其中第一功率域包括：第三隔离单元，具有耦合到第二选择电路的输出的信号输入、以及耦合到第二隔离单元的信号输入的信号输出，第三选择电路，具有被配置为接收第三功能信号的第一输入、被配置为接收第三测试信号的第二输入、以及耦合到第三隔离单元的控制输入的输出，以及第四选择电路，具有被配置为接收第四功能信号的第一输入、被配置为接收第四测试信号的第二输入、以及耦合到第二隔离单元的控制输入的输出。
示例17.一种集成电路，包括：第一功率域，该第一功率域包括：上电复位(POR)电路，被配置为生成POR信号，其中POR电路被配置为当第一功率域的第一电源电压达到预定阈值时使POR信号生效；第一隔离单元，包括信号输入、信号输出和控制输入，其中第一隔离单元被配置为基于第一隔离单元的控制输入而被启用或禁用，第一选择电路，具有被配置为接收第一功能信号的第一输入、被配置为接收第一测试信号的第二输入、以及耦合到第一隔离单元的控制输入的输出，以及第二选择电路，具有被配置为接收POR信号的第一输入、被配置为接收第二测试信号的第二输入、以及耦合到第一隔离单元的信号输入的输出；第二功率域，该第二功率域包括：测试控制器，具有耦合到第一隔离单元的信号输出的输入，第一引脚或焊盘，耦合到第一中间节点，该第一中间节点耦合在第一隔离单元的信号输出和测试控制器的输入之间，以及第二引脚或焊盘，耦合到测试控制器的输出的；其中集成电路包括多个功能模式和第一测试模式；其中，针对多个功能模式中的每个功能模式，该第一功率域被配置为在第二功率域开启时开启，并且第二功率域被配置为在第一功率域被配置为开启的至少一个功能模式下关闭；其中，当集成电路处于第一测试模式时，该第一选择电路被配置为向第一隔离单元的控制输入提供第一测试信号，并且第二选择电路被配置为向第一隔离单元的信号输入提供第二测试信号；其中当集成电路处于多个功能模式中的任一个功能模式时，该第一选择电路被配置为向第一隔离单元的控制输入提供第一功能信号，并且第二选择电路被配置为向第一隔离单元的信号输入提供POR信号。
示例18.示例17的集成电路，其中第二功率域还包括具有第一输入、第二输入和输出的或门，该第一输入耦合到第一隔离单元的信号输出和第一引脚或焊盘，该第二输入被配置为接收第三测试信号，并且输出耦合到测试控制器的输入，其中，当集成电路处于多个功能模式中的任一个功能模式时，该第三测试信号被配置为低。
示例19.示例17或18中的一个示例的集成电路，其中第一功率域还包括：第一测试位，被配置为控制第一选择电路；第二测试位，被配置为控制第二选择电路；第三测试位，被配置为提供第二测试信号；以及第四测试位，被配置为不经过隔离单元而将第三测试信号提供给或门的第二输入。
示例20.示例17至19中的一个示例的集成电路，其中第一功率域是常开功率域。
示例21.示例17至20中的一个示例的集成电路，其中POR电路是集成电路的唯一POR电路。
示例22.一种用于测试具有多个功率域、多个功能模式和第一测试模式的集成电路的方法，该方法包括，在第一测试模式期间：使具有用于接收第一功能信号的第一输入、用于接收第一测试信号的第二输入、以及耦合到第一隔离单元的控制输入的输出的第一选择电路将第一测试信号递送到第一隔离单元的控制输入；使具有用于接收第二功能信号的第一输入、用于接收第二测试信号的第二输入、以及耦合到第一隔离单元的信号输入的输出的第二选择电路将第二测试信号递送到第一隔离单元的信号输入，其中多个功率域中的第一功率域包括第一和第二选择电路以及第一隔离单元；将第二测试信号设置为逻辑1；使第一测试信号生效以启用第一隔离单元；在将第二测试信号设置为逻辑1，并且使第一测试信号生效之后，测量耦合到第一隔离单元的信号输出的第一引脚或焊盘处的第一电压，其中多个功率域中的第二功率域包括第一引脚或焊盘，其中，针对多个功能模式中的每个功能模式，当第二功率域开启时，该第一功率域开启，并且在第一功率域开启的至少一个功能模式下，该第二功率域关闭；将第二测试信号设置为逻辑0；使第一测试信号取消生效以禁用第一隔离单元；在将第二测试信号设置为逻辑0，并使第一测试信号取消生效之后，测量第一引脚或焊盘处的第二电压；将第一功率域的第一测试位设置为逻辑0，其中第一测试位耦合到或门的第一输入，该或门具有第二输入和输出，该第二输入耦合到第一隔离单元的信号输出和第一引脚或焊盘，并且输出耦合到测试控制器的输入，其中第二功率域包括或门和测试控制器；在将第二测试信号设置为逻辑0、使第一测试信号取消生效、并将第一测试位设置为逻辑0之后，测量耦合到测试控制器的输出的第二引脚或焊盘处的第三电压，其中第二功率域包括第二引脚或焊盘；当第一电压对应于逻辑0、第二电压对应于逻辑0并且第三电压指示测试控制器处于复位模式时，生成第一指示，该第一指示表明耦合到第一隔离单元的信号输入的第一路径不具有卡在1的故障并且耦合到第一隔离单元的信号输出的第二路径不具有卡在1的故障；当第一电压对应于逻辑0、并且第二电压对应于逻辑1时，生成表明第一路径具有卡在1的故障的第二指示；以及当第一电压对应于逻辑0、第二电压对应于逻辑0、并且第三电压指示测试控制器未处于复位模式时，生成表明第二路径具有卡在1的故障的第三指示。
示例23.示例22的方法，还包括，在第一测试模式期间：当第一电压对应于逻辑1时；使第三测试信号生效以启用第二隔离单元；在使第三测试信号生效、并将第二测试信号设置为逻辑1之后，测量第一引脚或焊盘处的第四电压；当第四电压对应于逻辑0时，生成表明第一隔离单元错误地连接的指示。
示例24.示例22或23中的一个示例的方法，其中生成第一、第二或第三指示包括使用自动化测试设备(ATE)生成日志文件。
虽然已经参考说明性实施例描述了本发明，但是该描述不旨在限制的意义上进行解释。通过参考描述，本领域技术人员将清楚说明性实施例以及本发明的其他实施例的各种修改和组合。因此，所附权利要求旨在涵盖任何此类修改或实施例。

Claims (24)

1.一种电子电路，包括：
第一功率域，所述第一功率域包括：
第一隔离单元，包括信号输入、信号输出和控制输入，其中所述第一隔离单元被配置为基于所述第一隔离单元的所述控制输入而被启用或禁用，
第一选择电路，具有被配置为接收第一功能信号的第一输入、被配置为接收第一测试信号的第二输入、以及耦合到所述第一隔离单元的所述控制输入的输出，以及
第二选择电路，具有被配置为接收第二功能信号的第一输入、被配置为接收第二测试信号的第二输入、以及耦合到所述第一隔离单元的所述信号输入的输出；
第二功率域，所述第二功率域包括：
第一电路，具有耦合到所述第一隔离单元的所述信号输出的输入，
第一观察元件，耦合到第一中间节点，所述第一中间节点耦合在所述第一隔离单元的所述信号输出和所述第一电路的所述输入之间，以及
第二观察元件，耦合到所述第一电路的输出；
其中所述电子电路包括多个功能模式和第一测试模式；
其中，针对所述多个功能模式中的每个功能模式，所述第一功率域被配置为在所述第二功率域开启时开启，并且所述第二功率域被配置为在所述第一功率域被配置为开启的至少一个功能模式下关闭；
其中，当所述电子电路处于所述第一测试模式时，所述第一选择电路被配置为向所述第一隔离单元的所述控制输入提供所述第一测试信号，并且所述第二选择电路被配置为向所述第一隔离单元的所述信号输入提供所述第二测试信号；以及
其中，当所述电子电路处于所述多个功能模式中的任一个功能模式时，所述第一选择电路被配置为向所述第一隔离单元的所述控制输入提供所述第一功能信号，并且所述第二选择电路被配置为向所述第一隔离单元的所述信号输入提供所述第二功能信号。
2.根据权利要求1所述的电子电路，其中所述第二功率域还包括具有第一输入、第二输入和输出的或门，所述第一输入耦合到所述第一隔离单元的所述信号输出和所述第一观察元件，所述第二输入被配置为接收来自所述第一功率域的第三测试信号，并且所述输出耦合到所述第一电路的所述输入，其中，当所述电子电路处于所述多个功能模式中的任一个功能模式时，所述第三测试信号被配置为低。
3.根据权利要求2所述的电子电路，其中所述第三测试信号被配置为不经过隔离单元而从所述第一功率域跨越到所述第二功率域。
4.根据权利要求1所述的电子电路，其中所述第二功率域还包括具有第一输入、第二输入和输出的与门，所述第一输入耦合到所述第一隔离单元的所述信号输出和所述第一观察元件，所述第二输入被配置为接收第三测试信号，并且所述输出耦合到所述第一电路的所述输入，其中，当所述电子电路处于所述多个功能模式中的任一个功能模式时，所述第三测试信号被配置为高。
5.根据权利要求1所述的电子电路，其中所述第一选择电路包括被配置为接收第三测试信号的第三输入，其中所述电子电路包括第二测试模式，并且其中，当所述电子电路处于所述第二测试模式时，所述第一选择电路被配置为向所述第一隔离单元的所述控制输入提供所述第三测试信号。
6.根据权利要求5所述的电子电路，其中所述第一选择电路包括：
第一多路复用器，具有耦合到所述第一选择电路的所述第一输入的第一输入和耦合到所述第一选择电路的所述第二输入的第二输入；以及
第二多路复用器，具有耦合到所述第一多路复用器的所述输出的第一输入、耦合到所述第一多路复用器的第三输入的第二输入、以及耦合到所述第一选择电路的所述输出的输出。
7.根据权利要求5所述的电子电路，其中所述第一电路包括测试控制器，所述测试控制器被配置为当所述电子电路处于所述第二测试模式时控制所述第三测试信号。
8.根据权利要求1所述的电子电路，其中所述第二选择电路包括多路复用器，所述多路复用器具有耦合到所述第二选择电路的所述第一输入的第一输入、耦合到所述第二选择电路的所述第二输入的第二输入、以及耦合到所述第二选择电路的所述输出的输出。
9.根据权利要求1所述的电子电路，其中所述第一功率域还包括第三选择电路，所述第三选择电路具有被配置为接收所述第二功能信号的第一输入、被配置为接收第三测试信号的第二输入、以及被配置为控制所述第二测试信号的输出，其中，当所述电子电路处于所述多个功能模式中的任一个功能模式时，所述第三选择电路被配置为向所述第二选择电路的所述第二输入提供所述第二功能信号。
10.根据权利要求1所述的电子电路，其中所述第一功率域还包括：
第一测试位，被配置为控制所述第一选择电路；
第二测试位，被配置为控制所述第二选择电路；以及
第三测试位，被配置为提供所述第二测试信号。
11.根据权利要求10所述的电子电路，其中所述第一测试位、第二测试位和第三测试位能够经由联合测试动作组JTAG接口进行编程。
12.根据权利要求1所述的电子电路，还包括多个引脚或焊盘，其中所述第一观察元件和第二观察元件分别是所述多个引脚或焊盘中的第一引脚或焊盘和第二引脚或焊盘。
13.根据权利要求12所述的电子电路，其中所述第一功率域包括第三引脚或焊盘，其中，当所述电子电路处于所述第一测试模式时，所述第三引脚或焊盘被配置为控制所述第二测试信号。
14.根据权利要求1所述的电子电路，其中所述第一隔离单元包括具有第一输入、第二输入和输出的与门，所述第一输入耦合到所述第一隔离单元的所述信号输入，所述第二输入耦合到所述第一隔离单元的所述控制输入，并且所述输出耦合到所述第一隔离单元的所述信号输出。
15.根据权利要求1所述的电子电路，其中所述第一功率域包括被配置为生成所述第二功能信号的上电复位POR电路。
16.根据权利要求1所述的电子电路，还包括第三功率域，所述第三功率域包括第二隔离单元，其中，针对所述功能模式中的每个功能模式，所述第一功率域被配置为在所述第三功率域开启时开启，所述第三功率域被配置为在所述第一功率域被配置为开启的至少一个功能模式下关闭，所述第三功率域被配置为在所述第二功率域开启时开启，并且所述第二功率域被配置为在所述第三功率域被配置为开启的至少一个功能模式下关闭；
其中所述第二功率域包括具有第一输入、第二输入和输出的与门，所述第一输入耦合到所述第一隔离单元的所述信号输出，所述第二输入耦合到所述第二隔离单元的信号输出，并且所述输出耦合到所述第一电路的输入；以及
其中所述第一功率域包括：
第三隔离单元，具有耦合到所述第二选择电路的所述输出的信号输入、以及耦合到所述第二隔离单元的信号输入的信号输出，
第三选择电路，具有被配置为接收第三功能信号的第一输入、被配置为接收第三测试信号的第二输入、以及耦合到所述第三隔离单元的控制输入的输出，以及
第四选择电路，具有被配置为接收第四功能信号的第一输入、被配置为接收第四测试信号的第二输入、以及耦合到所述第二隔离单元的控制输入的输出。
17.一种集成电路，包括：
第一功率域，所述第一功率域包括：
上电复位POR电路，被配置为生成POR信号，其中所述POR电路被配置为当所述第一功率域的第一电源电压达到预定阈值时使所述POR信号生效；
第一隔离单元，包括信号输入、信号输出和控制输入，其中所述第一隔离单元被配置为基于所述第一隔离单元的所述控制输入而被启用或禁用，
第一选择电路，具有被配置为接收第一功能信号的第一输入、被配置为接收第一测试信号的第二输入、以及耦合到所述第一隔离单元的所述控制输入的输出，以及
第二选择电路，具有被配置为接收所述POR信号的第一输入、被配置为接收第二测试信号的第二输入、以及耦合到所述第一隔离单元的所述信号输入的输出；
第二功率域，所述第二功率域包括：
测试控制器，具有耦合到所述第一隔离单元的所述信号输出的输入，
第一引脚或焊盘，耦合到第一中间节点，所述第一中间节点耦合在所述第一隔离单元的所述信号输出和所述测试控制器的所述输入之间，以及
第二引脚或焊盘，耦合到所述测试控制器的输出；
其中所述集成电路包括多个功能模式和第一测试模式；
其中，针对所述多个功能模式中的每个功能模式，所述第一功率域被配置为在所述第二功率域开启时开启，并且所述第二功率域被配置为在所述第一功率域被配置为开启的至少一个功能模式下关闭；
其中，当所述集成电路处于所述第一测试模式时，所述第一选择电路被配置为向所述第一隔离单元的所述控制输入提供所述第一测试信号，并且所述第二选择电路被配置为向所述第一隔离单元的所述信号输入提供所述第二测试信号；以及
其中当所述集成电路处于所述多个功能模式中的任一个功能模式时，所述第一选择电路被配置为向所述第一隔离单元的所述控制输入提供所述第一功能信号，并且所述第二选择电路被配置为向所述第一隔离单元的所述信号输入提供所述POR信号。
18.根据权利要求17所述的集成电路，其中所述第二功率域还包括具有第一输入、第二输入和输出的或门，所述第一输入耦合到所述第一隔离单元的所述信号输出和所述第一引脚或焊盘，所述第二输入被配置为接收第三测试信号，并且所述输出耦合到所述测试控制器的所述输入，其中，当所述集成电路处于所述多个功能模式中的任一个功能模式时，所述第三测试信号被配置为低。
19.根据权利要求18所述的集成电路，其中所述第一功率域还包括：
第一测试位，被配置为控制所述第一选择电路；
第二测试位，被配置为控制所述第二选择电路；
第三测试位，被配置为提供所述第二测试信号；以及
第四测试位，被配置为不经过隔离单元而将所述第三测试信号提供给所述或门的所述第二输入。
20.根据权利要求17所述的集成电路，其中所述第一功率域是常开功率域。
21.根据权利要求17所述的集成电路，其中所述POR电路是所述集成电路的唯一POR电路。
22.一种用于测试具有多个功率域、多个功能模式和第一测试模式的集成电路的方法，所述方法包括，在所述第一测试模式期间：
使具有用于接收第一功能信号的第一输入、用于接收第一测试信号的第二输入、以及耦合到第一隔离单元的控制输入的输出的第一选择电路将所述第一测试信号递送到所述第一隔离单元的所述控制输入；
使具有用于接收第二功能信号的第一输入、用于接收第二测试信号的第二输入、以及耦合到所述第一隔离单元的信号输入的输出的第二选择电路将所述第二测试信号递送到所述第一隔离单元的所述信号输入，其中所述多个功率域中的第一功率域包括所述第一选择电路和所述第二选择电路以及所述第一隔离单元；
将所述第二测试信号设置为逻辑1；
使所述第一测试信号生效以启用所述第一隔离单元；
在将所述第二测试信号设置为逻辑1，并且使所述第一测试信号生效之后，测量耦合到所述第一隔离单元的信号输出的第一引脚或焊盘处的第一电压，其中所述多个功率域中的第二功率域包括所述第一引脚或焊盘，其中，针对所述多个功能模式中的每个功能模式，当所述第二功率域开启时，所述第一功率域开启，并且在所述第一功率域开启的至少一个功能模式下，所述第二功率域关闭；
将所述第二测试信号设置为逻辑0；
使所述第一测试信号取消生效以禁用所述第一隔离单元；
在将所述第二测试信号设置为逻辑0，并使所述第一测试信号取消生效之后，测量所述第一引脚或焊盘处的第二电压；
将所述第一功率域的第一测试位设置为逻辑0，其中所述第一测试位耦合到或门的第一输入，所述或门具有第二输入和输出，所述第二输入耦合到所述第一隔离单元的所述信号输出和所述第一引脚或焊盘，并且所述输出耦合到测试控制器的输入，其中所述第二功率域包括所述或门和所述测试控制器；
在将所述第二测试信号设置为逻辑0、使所述第一测试信号取消生效、并将所述第一测试位设置为逻辑0之后，测量耦合到所述测试控制器的输出的第二引脚或焊盘处的第三电压，其中所述第二功率域包括所述第二引脚或焊盘；
当所述第一电压对应于逻辑0、所述第二电压对应于逻辑0、并且所述第三电压指示所述测试控制器处于复位模式时，生成第一指示，所述第一指示表明耦合到所述第一隔离单元的所述信号输入的第一路径不具有卡在1的故障，并且耦合到所述第一隔离单元的所述信号输出的第二路径不具有卡在1的故障；
当所述第一电压对应于逻辑0、并且所述第二电压对应于逻辑1时，生成表明所述第一路径具有卡在1的故障的第二指示；以及
当所述第一电压对应于逻辑0、所述第二电压对应于逻辑0、并且所述第三电压指示所述测试控制器未处于复位模式时，生成表明所述第二路径具有卡在1的故障的第三指示。
23.根据权利要求22所述的方法，还包括：在所述第一测试模式期间：
当所述第一电压对应于逻辑1时；
使第三测试信号生效以启用第二隔离单元；
在使所述第三测试信号生效、并将所述第二测试信号设置为逻辑1之后，测量所述第一引脚或焊盘处的第四电压；以及
当所述第四电压对应于逻辑0时，生成表明所述第一隔离单元错误地连接的指示。
24.根据权利要求22所述的方法，其中生成所述第一、第二或第三指示包括使用自动化测试设备ATE生成日志文件。
CN202211124765.7A 2021-09-16 2022-09-15 隔离逻辑测试电路及相关测试方法 Pending CN115825685A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/477,237 2021-09-16
US17/477,237 US11442108B1 (en) 2021-09-16 2021-09-16 Isolation logic test circuit and associated test method

Publications (1)

Publication Number Publication Date
CN115825685A true CN115825685A (zh) 2023-03-21

Family

ID=83196053

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211124765.7A Pending CN115825685A (zh) 2021-09-16 2022-09-15 隔离逻辑测试电路及相关测试方法

Country Status (2)

Country Link
US (1) US11442108B1 (zh)
CN (1) CN115825685A (zh)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100019774A1 (en) 2008-07-24 2010-01-28 Faraday Technology Corporation Isolation cell with test mode
US8001433B1 (en) * 2008-12-30 2011-08-16 Cadence Design Systems, Inc. Scan testing architectures for power-shutoff aware systems
US8713388B2 (en) * 2011-02-23 2014-04-29 Qualcomm Incorporated Integrated circuit testing with power collapsed
US10310013B2 (en) * 2016-12-12 2019-06-04 Samsung Electronics Co., Ltd. Test mode isolation and power reduction in embedded core-based digital systems of integrated circuits (ICs) with multiple power domains
US11047909B2 (en) 2018-10-30 2021-06-29 Maxlinear, Inc. Inter-domain power element testing using scan
US10955472B1 (en) * 2019-06-18 2021-03-23 Amazon Technologies, Inc. Yield-oriented design-for-test in power-switchable cores
US11119153B1 (en) * 2020-05-29 2021-09-14 Stmicroelectronics International N.V. Isolation enable test coverage for multiple power domains

Also Published As

Publication number Publication date
US11442108B1 (en) 2022-09-13

Similar Documents

Publication Publication Date Title
US7853847B1 (en) Methods and apparatuses for external voltage test of input-output circuits
US8289044B2 (en) Semiconductor integrated circuit including a power controllable region
JP2007200300A (ja) 方法、プロセッサ・システム、情報処理システム（プロセッサ・システムでエラー情報を処理し、エラーを注入する方法および装置）
US11307251B1 (en) Circuit and testing circuit thereof
US10060978B2 (en) Implementing prioritized compressed failure defects for efficient scan diagnostics
US8250504B2 (en) Designing method of semiconductor integrated circuit
US8140923B2 (en) Test circuit and method for testing of infant mortality related defects
US20060242505A1 (en) Apparatus for performing stuck fault testings within an integrated circuit
US7279996B2 (en) Method of functionality testing for a ring oscillator
US11442108B1 (en) Isolation logic test circuit and associated test method
US7900103B2 (en) Scan chain architecture for increased diagnostic capability in digital electronic devices
EP0151694B1 (en) Logic circuit with built-in self-test function
Kafka et al. FPGA-based fault simulator
US7500165B2 (en) Systems and methods for controlling clock signals during scan testing integrated circuits
JP2991994B2 (ja) 半導体回路システム，半導体集積回路の検査方法及びその検査系列の生成方法
JP2007003338A (ja) 半導体装置及びそのテスト方法
US6421810B1 (en) Scalable parallel test bus and testing method
Lee et al. Design for Test
JP2001296334A (ja) 集積回路および故障検出方法
Praneeth et al. A Novel Architecture Design of a USB Module in Wireless Modem for IOT Applications
Favalli et al. Problems due to open faults in the interconnections of self-checking data paths
Chakravarthi SoC Design for Testability (DFT)
Kermouche et al. Defect and fault tolerant scan chains
JP2007183188A (ja) 半導体試験システム、テストパターン生成方法及びテストパターン生成プログラム
JP4902511B2 (ja) 半導体集積回路の高速テスト

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination