CN115775567A - 磁盘装置以及与谐波干扰对应的高次谐波的补偿方法 - Google Patents

Abstract

提供能够提高可靠性的磁盘装置以及与谐波干扰对应的高次谐波的补偿方法。本实施方式涉及的磁盘装置具备：盘；头，其对所述盘写入数据，从所述盘读取数据；致动器，其进行旋转驱动，进行所述盘上所搭载的所述头的移动控制；以及控制器，其推定与具有谐波的干扰对应的在所述头的定位控制中产生的位置误差信号的基频，决定所述基频，基于所述基频决定延迟采样数，对作为与所述延迟采样数相应的所述基频的高次谐波的倍频进行抑制。

Description

磁盘装置以及与谐波干扰对应的高次谐波的补偿方法

本申请享受以日本特许申请2021-146119号(申请日：2021年9月8日)为基础申请的优先权。本申请通过参照该基础申请而包含基础申请的全部内容。

技术领域

本发明的实施方式涉及磁盘装置以及与谐波(harmonics)干扰对应的高次谐波的补偿方法。

背景技术

磁盘装置通过致动器在盘的半径方向上对头进行定位控制以使得被配置在沿着磁盘(以下简称为盘)的圆周方向延长的磁道上。磁盘装置在被从外部向基台施加了振动和冲击等的干扰的情况下，检测头在盘上的位置与盘的作为目标的磁道之间的误差来作为位置误差信号(或者定位误差信号)，所述基台具有搭载头的致动器和盘。磁盘装置通过使位置误差信号为零的反馈环路进行定位控制。

近年来，构成了搭载数十个～数百个等的磁盘装置的大规模储存***。在大规模储存***中，除了***控制用的CPU、***电路之外，还搭载有用于对多个磁盘装置进行冷却的***FAN(风扇)。***FAN为了得到使***机柜内的空气高效地更替所需要的空气流量而不断高速旋转化。***FAN会产生轴承的振动声、风噪声，因此，会通过其声压使磁盘装置的基台振动，可能会使与头的位置误差信号相当的PES(Position Error Signal，位置误差信号)恶化。***FAN多会在***侧对内部的温度进行监视、自主地对空气流量、即FAN转速进行控制，因此，因FAN的转速控制(或者变化)而恶化了的PES的频率会变化。另外，因***FAN的旋转而恶化了的PES可能包含许多其基频的高次谐波(谐波)。为了对这样的因***FAN的旋转而恶化了的PES的基频的高次谐波进行压制，需要构成多级数的环路整形滤波器。当环路整形滤波器的级数变多时，为了用固件实现这些环路整形滤波器，会加大存储器容量的压力，并且，可能产生需要许多的滤波器运算时间等的问题。

发明内容

发明要解决的技术问题

本发明的实施方式要解决的课题在于提供一种能够提高可靠性的磁盘装置以及与谐波干扰对应的高次谐波的补偿方法。

本实施方式涉及的磁盘装置具备：盘；头，其对所述盘写入数据，从所述盘读取数据；致动器，其进行旋转驱动，进行所述盘上所搭载的所述头的移动控制；以及控制器，其推定与具有谐波的干扰对应的在所述头的定位控制中产生的位置误差信号的基频，决定所述基频，基于所述基频决定延迟采样数，对作为与所述延迟采样数相应的所述基频的高次谐波的倍频进行抑制。

附图说明

图1是表示第1实施方式涉及的磁盘装置的构成的框图。

图2是表示第1实施方式涉及的盘的一个例子的示意图。

图3是表示第1实施方式涉及的访问处理时的头的定位控制***的一个例子的框图。

图4是表示图3所示的重复控制***RC的可变延迟存储器单元的一个例子的框图。

图5是表示第1实施方式涉及的访问处理时的头的定位控制***的一个例子的框图。

图6是表示第1实施方式涉及的访问处理时的头的定位控制***的一个例子的框图。

图7是表示第1实施方式涉及的访问处理时的头的定位控制***的一个例子的框图。

图8是表示图7所示的重复控制***的可变延迟存储器单元的一个例子的框图。

图9是表示与图6对应的重复控制***的输入输出特性的一个例子的图。

图10是表示谐波干扰的基频的推定值的高次谐波的滤波器和定位控制***的灵敏度特性的变化的一个例子的图。

图11是表示具有谐波干扰的环境中的PES的频谱和该PES的频谱的累积平方和的一个例子的图。

图12是表示未应用低通滤波器的情况下的图8所示的高次谐波滤波器和定位控制***的灵敏度特性的变化的一个例子的图。

图13是表示未应用低通滤波器的具有高次谐波的干扰的环境中的PES的频谱和该PES的频谱的累积平方和的一个例子的图。

图14是表示第1实施方式涉及的与谐波干扰对应的高次谐波的补偿方法的一个例子的流程图。

图15是表示第1实施方式涉及的与干扰对应的高次谐波的补偿方法的一个例子的流程图。

图16是表示第2实施方式涉及的可变延迟存储器单元的一个例子的框图。

图17是表示第2实施方式涉及的可变延迟存储器单元的一个例子的框图。

图18是表示第2实施方式涉及的定位控制***的灵敏度特性的变化的一个例子的图。

图19是将图18的目标抑制基频附近的频率的波形放大而得到的放大图。

图20是将作为图18的目标抑制基频的15次谐波的频率附近的频率的波形放大而得到的放大图。

图21是表示在图18、图19以及图20所示的灵敏度特性相对于两个频率的变化中进行了抑制的高次谐波的频率与目标抑制频率的抑制频率误差的图。

图22是表示第2实施方式涉及的与谐波干扰对应的高次谐波的补偿方法的一个例子的流程图。

标号说明

1磁盘装置、10磁盘、10a用户数据区域、10b***区、12主轴马达(SPM)、13臂、14音圈马达(VCM)、15头、15W写入头、15R读取头、20驱动器IC、30头放大器IC、40读/写(R/W)通道、50硬盘控制器(HDC)、60微处理器(MPU)、70易失性存储器、80非易失性存储器、90缓冲存储器、100主机***(主机)、130***控制器。

具体实施方式

以下，参照附图对实施方式进行说明。此外，附图是一个例子，并不是限定发明的范围。

(第1实施方式)

图1是表示第1实施方式涉及的磁盘装置1的构成的框图。

磁盘装置1具备后述的头盘组件(HDA)、驱动器IC20、头放大器集成电路(以下记载为头放大器IC或者预放大器)30、易失性存储器70、非易失性存储器80、缓冲存储器(缓存)90以及作为一个芯片的集成电路的***控制器130。另外，磁盘装置1与主机***(以下简称为主机)100连接。

HAD具有磁盘(以下称为盘)10、主轴马达(以下称为SPM)12、搭载头15的臂13以及音圈马达(以下称为VCM)14。盘10安装于SPM12，通过SPM12的驱动进行旋转。臂13和VCM14构成致动器。致动器通过VCM14的驱动，将搭载于臂13的头15移动控制到盘10的预定位置。盘10和头15也可以设置有两个以上的数量。

盘10对其能够写入数据的区域分配有能由用户利用的用户数据区域10a和写入***管理所需要的信息的***区10b。以下，将从盘10的内周朝向外周的方向或者从盘10的外周朝向内周的方向称为半径方向。在半径方向上，将从内周朝向外周的方向称为外方向(或者外侧)，将从内周朝向外周的方向称为内方向(或者内侧)。圆周方向相当于沿着盘10的圆周的方向。半径方向和圆周方向相互正交。另外，有时也将盘10的半径方向上的预定位置称为半径位置，将盘10的圆周方向上的预定位置称为圆周位置。有时也将半径位置和圆周位置一并简称为位置。盘10的用户数据区域10a可以被区分为多个区域。例如，在半径方向上，用户数据区域10a可以被按包含预定数量的磁道的区域(以下有时也称为分区(zone))进行区分。分区在半径方向上可以被按磁道进行区分。

此外，“磁道”以将盘10在半径方向上区分而得到的多个记录区域中的一个记录区域、盘10的预定的半径位置的1周量的记录区域、盘10的预定的半径位置的预定的记录区域、盘10的在圆周方向上延长的记录区域、与定位于了盘10的预定的半径位置的头15的路径相当的记录区域、定位于了盘10的预定的半径位置的头15的路径、在将盘10在半径方向上区分而得到的多个记录区域中的一个记录区域所写入的数据、在盘10的预定的半径位置的1周量的记录区域所写入的数据、在盘10的预定的半径位置的预定的记录区域所写入的数据、在盘10的在圆周方向上延长的记录区域所写入的数据、在与定位于了盘10的预定的半径位置的头15的路径相当的记录区域所写入的数据、沿着定位于了盘10的预定的半径位置的头15的路径进行了写入的数据、在盘10中在圆周方向上延长的数据、在盘10的预定磁道所写入的数据、在盘10的预定磁道所写入的1周量的数据、在盘10的预定磁道所写入的数据的一部分、其他各种含义来使用。“扇区”以将盘10的预定磁道在圆周方向上区分而得到的多个记录区域中的一个记录区域、将在盘10的预定的半径位置沿着圆周方向延长的记录区域区分而得到的多个记录区域中的一个记录区域、盘10的预定磁道的预定的记录区域、盘10的预定磁道的预定的圆周位置、盘10的预定的半径位置处的预定的圆周位置(预定位置)、在将盘10的预定磁道在圆周方向上区分而得到的多个记录区域中的一个记录区域所写入的数据、在将在盘10的预定的半径位置沿着圆周方向延长的记录区域区分而得到的多个记录区域中的一个记录区域所写入的数据、在盘10的预定磁道的预定的记录区域所写入的数据、在盘10的预定磁道的预定的圆周位置所写入的数据、在盘10的预定的半径位置处的预定的圆周位置(预定位置)所写入的数据、在预定扇区所写入的数据、其他各种含义来使用。有时也将“磁道的半径方向上的宽度”称为“磁道宽度”。有时也将“在预定磁道中的磁道宽度的中心位置通过的路径”称为“磁道中央”。有时也将在用户数据区域10a所写入的能够由用户利用的数据称为用户数据。

头15将滑块作为主体，具备安装于该滑块的写入头15W和读取头15R。写入头15W向盘10写入数据。读取头15R对记录于盘10的数据进行读取。此外，既有时将“写入头15W”简称为“头15”，也有时将“读取头15R”简称为“头15”，还有时将“写入头15W和读取头15R”一并简称为“头15”。有时也将“头15的中心部”称为“头15”，将“写入头15W的中心部”称为“写入头15W”，将“读取头15R的中心部”称为“读取头15R”。既有时将“写入头15W的中心部”简称为“头15”，也有时将“读取头15R的中心部”简称为“头15”。有时也通过“将头15定位于预定磁道”、“将头15配置于预定磁道”或者“使头15位于预定磁道”等来表现“将头15的中心部定位于预定磁道的磁道中央”。

图2是表示本实施方式涉及的盘10的一个例子的示意图。如图2所示，在圆周方向上，将盘10旋转的方向称为旋转方向。此外，在图2所示的例子中，旋转方向由逆时针方向表示，但也可以是相反方向(顺时针方向)。在图2中，盘10被区分为位于内方向的内周区域IR、位于外方向的外周区域OR以及位于内周区域IR和外周区域OR之间的中周区域MR。

在图2所示的例子中，盘10包含用户数据区域10a和***区10b。在图2中，用户数据区域10a和***区10b在半径方向上相邻。在此，“相邻”当然包括数据、物体、区域以及空间等相接地排列，但也包括空开预定间隔来排列。在图2中，***区10b在用户数据区域10a的外方向上与用户数据区域10a相邻。此外，***区10b也可以在用户数据区域10a的内方向上与用户数据区域10a相邻。另外，***区10b也可以在半径方向上配置在用户数据区域10a的中间。

在图2所示的例子中，用户数据区域10a从内周区域IR配置到外周区域OR。***区10b配置在外周区域OR。此外，***区10b也可以配置在内周区域IR或者中周区域MR。***区10b也可以分散地配置在外周区域OR、中周区域MR或者内周区域IR。

如图2所示，相对于盘10，头15通过VCM14的驱动来绕旋转轴旋转而从内方向向外方向移动并被配置在预定位置，或者从外方向向内方向移动并被配置在预定位置。

驱动器IC20按照***控制器130(详细而言为后述的MPU60)的控制，对SPM12和VCM14的驱动进行控制。

头放大器IC(预放大器)30具备读取放大器和写入驱动器。读取放大器对从盘10读取到的读信号进行放大，并输出到***控制器130(详细而言为后述的读/写(R/W)通道40)。写入驱动器向头15输出与从R/W通道40输出的写数据相应的写入电流。

易失性存储器70是当电力供给被断开时、所保存的数据会丢失的半导体存储器。易失性存储器70保存磁盘装置1的各部中的处理所需要的数据等。易失性存储器70例如为DRAM(Dynamic RandomAccess Memory，动态随机访问存储器)或者SDRAM(SynchronousDynamic Random Access Memory，同步动态随机访问存储器)。

非易失性存储器80是即使电力供给被断开、也记录所保存的数据的半导体存储器。非易失性存储器80例如为NOR型或者NAND型的闪速ROM(Flash Read Only Memory(闪速只读存储器)：FROM)。

缓冲存储器90是暂时性地记录在磁盘装置1与主机100之间收发的数据等的半导体存储器。此外，缓冲存储器90也可以与易失性存储器70一体地构成。缓冲存储器90例如为DRAM、SRAM(Static RandomAccess Memory，静态随机访问存储器)、SDRAM、FeRAM(Ferroelectric Random Access memory，铁电随机访问存储器)或者MRAM(Magnetoresistive RandomAccess Memory，磁阻随机访问存储器)等。

***控制器(控制器)130例如使用多个元件集成于单一芯片的被称为片上***(System-on-a-Chip(SoC))的大规模集成电路(LSI)来实现。***控制器130包括读/写(R/W)通道40、硬盘控制器(HDC)50以及微处理器(MPU)60等。R/W通道40、HDC50以及MPU60分别相互电连接。***控制器130例如与驱动器IC20、头放大器IC30、易失性存储器70、非易失性存储器80、缓冲存储器90以及主机100等电连接。

R/W通道40按照来自后述的MPU60的指示，执行从盘10传送至主机100的数据、例如读数据和从主机100传送的数据、例如写数据的信号处理。R/W通道40具有对读数据的信号品质进行测定的电路或者功能。R/W通道40例如与头放大器IC30、HDC50以及MPU60等电连接。

HDC50对数据的传送进行控制。例如，HDC50按照来自后述的MPU60的指示，对主机100与R/W通道40之间的数据传送进行控制。HDC50例如与R/W通道40、MPU60、易失性存储器70、非易失性存储器80以及缓冲存储器90等电连接。

MPU60是对磁盘装置1的各部进行控制的主控制器。MPU60经由驱动器IC20对VCM14进行控制，执行进行头15的定位的伺服控制。MPU60经由驱动器IC20对SPM12进行控制，使盘10旋转。MPU60对向盘10写入数据的写入动作进行控制，并且，选择从主机100传送的数据、例如写数据的保存目的地。MPU60对从盘10读取数据的读动作进行控制，并且，对从盘10传送至主机100的数据、例如读数据的处理进行控制。另外，MPU60对记录数据的区域进行管理。MPU60与磁盘装置1的各部连接。MPU60例如与驱动器IC20、R/W通道40以及HDC50等电连接。

MPU60按照来自主机100的命令等，对从盘10读取数据的读处理和向盘10写入数据的写处理进行控制。MPU60经由驱动器IC20对VCM14进行控制，将头15定位于盘10的预定位置，执行读处理或者写处理。以下，有时也以包括向预定区域记录或者写入数据(或者写处理)、从预定区域读出或者读取数据(或者读处理)、使头15等移动至预定区域的含义使用“访问”这一术语。

MPU60通过致动器进行头15的半径位置的定位控制，以使头15对盘10的作为目标的磁道(以下有时也称为目标磁道)进行追踪。以下，有时也将执行该定位控制的***称为定位控制***。

MPU60具有定位控制***。例如具有如下定位控制***：MPU60在搭载了致动器和盘10的磁盘装置1的基台被从磁盘装置1的外部施加了振动和冲击等的干扰的情况下，检测与头15的位置目标磁道的误差相当的位置误差信号，形成反馈环路以使所检测到的位置误差信号成为零。

MPU60具有对PES(position error signal)的频率进行抑制的滤波器，PES是因被施加干扰而产生的位置误差信号。例如，MPU60具有滤波器，该滤波器对PES的基频(的推定值)和该基频(的推定值)的高次谐波(以下有时也称为谐波)进行抑制(压制或者补偿)，并且，能够根据与因***FAN的旋转而产生的谐波干扰对应的在定位控制中产生的PES的基频(的推定值)和伺服采样(采样)频率，变更重复控制***的延迟采样数(能够使延迟采样数可变)，所述PES是与如下干扰(以下有时也称为谐波干扰)对应的在定位控制中产生的，该干扰具有因从对搭载于大规模储存***的许多、例如数十个～数百个等的磁盘装置进行冷却的***FAN产生的轴承的振动声、风噪声的声压所引起的振动和冲击等的干扰被施加于基台等而产生的谐波。重复控制***依次输出周期性地重复的信号的内部模型。内部模型例如被用一个周期前(或者当前)的输出与最新的输入值之和进行更新。内部模型例如包含与谐波干扰对应的在定位控制中产生的PES的基频的基本成分和基频的倍频成分。

以下，有时也将与“对与谐波干扰对应的在定位控制中产生的PES的基频(的推定值)和基频(的推定值)的高次谐波进行抑制”称为“对谐波干扰进行补偿”。有时也将“对与谐波干扰对应的在定位控制中产生的PES的基频(的推定值)的高次谐波进行抑制”称为“对谐波干扰进行补偿”。

有时也将“与谐波干扰对应的在定位控制中产生的PES的基频(的推定值)”称为“与谐波干扰对应的基频(的推定值)”。有时也将“与谐波干扰对应的在定位控制中产生的PES的基频(的推定值)的高次谐波(的推定值)”称为“与谐波干扰对应的基频(的推定值)的高次谐波(的推定值)”。

另外，有时也将“对与谐波干扰对应的在定位控制中产生的PES的基频(的推定值)和基频(的推定值)的高次谐波进行抑制”称为“对与谐波干扰对应的基频(的推定值)进行抑制”。有时也将“对与谐波干扰对应的在定位控制中产生的PES的基频(的推定值)和基频(的推定值)的高次谐波进行抑制”称为“对与谐波干扰对应的基频(的推定值)的高次谐波进行抑制”。

MPU60在未执行谐波干扰的补偿的情况下，推定谐波干扰(所对应的基频)，检测谐波干扰。在判定为了检测到谐波干扰的情况下，决定与所检测到的谐波干扰对应的基频，基于与谐波干扰对应的基频，决定延迟采样数。MPU60将保存(或者记录)于重复控制器的记录区域的采样值清除、例如设为0(零)，从重复控制器开始与延迟采样数对应的采样值(以下有时也称为延迟采样值)的输出。MPU60对保存(或者记录)于重复控制器的记录区域的采样值进行更新。

MPU60在已经决定了延迟采样数、正在执行谐波干扰的补偿的情况下，从重复控制器输出延迟采样值，对保存(或者记录)于重复控制器的记录区域的采样值进行更新。

另外，MPU60在已经决定了延迟采样数、正在执行谐波干扰的补偿的情况下，判定正在执行补偿的谐波干扰是否变化。在判定为了正在执行补偿的谐波干扰变化的情况下，MPU60推定变化后的谐波干扰(所对应的基频)，对与所推定的谐波干扰对应的基频和与当前补偿中的谐波干扰对应的基频进行比较，判定与变化后的谐波干扰对应的基频是否变化。在判定为了基频变化的情况下，MPU60再次推定谐波干扰(所对应的基频)，再次决定与变化后的谐波干扰对应的基频，基于再次决定后的与谐波干扰对应的基频，再次决定延迟采样数。

图3是表示本实施方式涉及的访问处理时的头15的定位控制***SY的一个例子的框图。

磁盘装置1具有访问处理时的头15的定位控制***SY。定位控制***SY具有变换器A0、控制器A1、致动器A2、重复控制***RC、运算器CL0以及CL1。重复控制***RC具有可变延迟存储器单元A3和运算器CL2。变换器A0、控制器A1、致动器A2、重复控制***RC、运算器CL0以及运算器CL1例如包含于***控制器130、驱动器IC20、头放大器IC30、盘10、易失性存储器70、非易失性存储器80以及缓冲存储器90。致动器A2例如由臂13和VCM14等构成。定位控制***SY构成反馈***。致动器A2既可以使用具有2个以上的自由度的多个致动器，也可以使用与各个致动器对应的多个控制器。

在图3中，在盘10的预定磁道(柱面)中作为配置了头15的对象的扇区(以下有时也称为对象扇区)(C,H,S)、与作为头15的目标的半径位置(以下有时也称为目标半径位置)r和头15的实际位置(以下有时也称为实际位置)Y之差相当的位置误差信号(或者PES)e0、与延迟了延迟采样数L后的内部状态z＾(-L)×e2相当的重复控制信号(以下有时也称为延迟存储器输出信号)e1、、将位置误差信号e0和延迟存储器输出信号e1相加而得到的重复控制信号(以下有时也称为延迟存储器输入信号或者内部状态信号)e2、将位置误差信号e0和延迟存储器输出信号e1相加而得到的位置误差信号e、对象扇区中的致动器A2的驱动量U以及头15的实际位置Y分别在定位控制***SY中被作为信号(或者信息)来进行处理，所述延迟采样数L相当于与伺服采样频率fs相对于所推定的谐波干扰的基频f1(的推定值)之比。延迟采样数L是与伺服采样频率fs相对于基频f1(的推定值)之比对应的整数值。延迟采样数L是对伺服采样频率fs相对于基频f1(的推定值)之比进行四舍五入来被作为round值算出的。延迟采样数L即可以对伺服采样频率fs相对于基频f1(的推定值)之比进行舍去来作为舍去值进行算出，也可以对其进行进位来作为进位值进行算出。

变换器A0将与从上位装置、例如主机100指定了的盘10的逻辑上的位置(以下称为逻辑位置)对应的物理上的位置(以下称为物理位置)变换为盘10的半径位置(目标半径位置)。逻辑位置例如也可以是逻辑块地址(LBA)。物理位置例如也可以是表示盘10的物理位置的伺服信息排列。例如，变换器A0在从主机100等接受到对对象扇区(C,H,S)的访问命令的情况下，将对象扇区(C,H,S)变换为头15的目标半径位置r。变换器A0与运算器CL0连接。运算器CL0与重复控制***RC、例如运算器CL2以及运算器CL1连接。

控制器A1对致动器A2进行控制。控制器A1例如基于位置误差信号e，生成致动器A2的头15的驱动量U。控制器A1与运算器CL1以及致动器A2连接。

致动器A2根据控制器A1的输出进行驱动。致动器A2例如基于驱动量U进行驱动，使头15移动至实际位置Y。致动器A2与控制器A1以及运算器CL0连接。

重复控制***RC依次输出周期性地重复的信号的内部模型。重复控制***RC保存对位置误差信号e0加上延迟存储器输出信号e1而得到的延迟存储器输入信号e2。重复控制***RC基于延迟采样数L和延迟存储器输入信号e2，取得延迟存储器输出信号e1，该延迟采样数L是对与所推定的谐波干扰对应的基频f1(的推定值)和伺服采样频率fs之比进行四舍五入而算出的。重复控制***RC输出所取得的延迟存储器输出信号e1。运算器CL2与运算器CL0以及可变延迟存储器单元A3连接。可变延迟存储器单元A3与运算器CL2以及运算器CL1连接。运算器CL1与可变延迟存储器单元A3、运算器CL0以及控制器A1连接。

在由上位装置、例如主机100指定了要访问的盘10的逻辑位置、例如LBA的情况下，定位控制***SY将LBA预先变换为物理位置(C,H,S)，向变换器A0输出头15的半径位置(C,H,S)。变换器A0被输入头15的物理位置(C,H,S)。变换器A0将头15的物理位置(C,H,S)变换为头15的目标半径位置r。变换器A0向运算器CL0输出头15的目标半径位置r。运算器CL0被输入头15的目标半径位置r和头15的实际位置Y。运算器CL0算出与头15的目标半径位置r和头15的实际位置Y之差相当的位置误差信号e0。运算器CL0向重复控制***RC和运算器CL1输出位置误差信号e0。换言之，运算器CL0向运算器CL2和运算器CL1输出位置误差信号e0。

运算器CL2被输入位置误差信号e0和延迟存储器输出信号e1。运算器CL2算出将位置误差信号e0和延迟存储器输出信号e1相加而得到的延迟存储器输入信号e2。运算器CL2向可变延迟存储器单元A3输出延迟存储器输入信号e2。

可变延迟存储器单元A3被输入延迟采样数L和延迟存储器输入信号e2。可变延迟存储器单元A3基于延迟采样数L和延迟存储器输入信号e2，取得延迟存储器输出信号e1。可变延迟存储器单元A3向运算器CL1和运算器CL2输出延迟存储器输出信号e1。

运算器CL1被输入位置误差信号e0和延迟存储器输出信号e1。运算器CL1算出将位置误差信号e0和延迟存储器输出信号e1相加而得到的位置误差信号e。运算器CL1向控制器A1输出位置误差信号e。

控制器A1被输入位置误差信号e。控制器A1基于位置误差信号e生成驱动量U。控制器A1向致动器A2输出驱动量U。

致动器A2被输入驱动量U。致动器A2根据驱动量U进行驱动，使头15移动至与驱动量U对应的实际位置Y。致动器A2向运算器CL0输出实际位置Y。

图4是表示图3所示的重复控制***RC的可变延迟存储器单元A3的一个例子的框图。图4所示的可变延迟存储器单元A3与图3所示的可变延迟存储器单元A3对应。

可变延迟存储器单元A3具有多个延迟存储器DM(k-1)、DM(k-2)、DM(k-3)、……、DM(k-L)、……、DM(k-N)、延迟选择器SW。以下，有时也将多个延迟存储器DM(k-1)～DM(k-N)称为存储器单元。k例如相当于到当前为止的采样的总数。L相当于延迟采样数。N相当于能够保存(或者记录)于存储器单元的采样数的上限值。N例如比L大(N＞L)。

存储器单元DM(k-1)～DM(k-N)保存(或者记录)相当于延迟存储器输入信号的采样值。例如，多个延迟存储器DM(k-1)～DM(k-N)分别保存(或者记录)所被输入的信号的前1个采样的采样值。多个延迟存储器DM(k-1)～DM(k-N)分别与前一个的延迟存储器连接。例如，延迟存储器DM(k-1)和DM(k-2)连接，延迟存储器DM(k-2)和DM(k-3)连接，……，延迟存储器DM(k-L)和DM(k-(L+1))连接，延迟存储器DM(k-(N-1))和DM(k-N)连接。存储器单元DM(k-1)～DM(k-N)与延迟选择器SW连接。多个延迟存储器DM(k-1)～DM(k-N)分别与延迟选择器SW的多个输入端子I1～IN连接。例如，存储器单元DM(k-1)～DM(k-N)设定能够保存(或者记录)的采样数的上限值N。例如，存储器单元DM(k-1)～DM(k-N)依次保存第k个采样的延迟存储器输入信号e2[k]之前(或者过去)的采样值(以下有时也称为过去采样值或者过去存储器值)e2[k-1]、e2[k-2]、……、e2[k-N]。例如，延迟存储器DM(k-1)被输入第k个采样的延迟存储器输入信号e2[k]，保存(或者记录)延迟存储器输入信号e2[k]来作为第k个采样的前一个的过去采样值。此时，延迟存储器DM(k-2)被从延迟存储器DM(k-1)输入第k-1个采样的延迟存储器输入信号e2[k-1]，保存(或者记录)第k-1个采样的过去采样值e2[k-1]来作为第k-2个采样的过去采样值e2[k-2]。与延迟存储器DM(k-1)和DM(k-2)同样地，多个延迟存储器DM(k-3)～DM(k-N)分别被从前一个延迟存储器输入前1个采样的过去采样值，依次更新并保存(或者记录)所被输入了的过去采样值来作为新的过去采样值。

延迟选择器SW从分别记录于存储器单元DM(k-1)～DM(k-N)的过去采样值e2[k-1]～e2[k-N]选择预定的过去采样值。延迟选择器SW输出所选择的预定的过去采样值。例如，延迟选择器SW根据被输入到端子V的延迟采样数L，从分别记录于存储器单元DM(k-1)～DM(k-N)的过去采样值e2[k-1]～e2[k-N]选择相当于与延迟采样数L对应的过去采样值的延迟采样值e2[k-L]。例如，延迟选择器SW经由输出端子O输出延迟采样值(延迟存储器输出信号)e1＝e2[k-L]。

图5是表示本实施方式涉及的访问处理时的头15的定位控制***SY的一个例子的框图。图5所示的定位控制***SY与图3所示的定位控制***SY大致是同样的，但具有低通滤波器A4这一点与图3所示的定位控制***不同。在图5中，对与图3所示的定位控制***SY相同的部分赋予同一参照标号，省略其详细的说明。

重复控制***RC具有可变延迟存储器单元A3、低通滤波器A4以及运算器CL2。

在图5中，通过低通滤波器A4从延迟存储器输入信号e2截去与延迟采样数L相应的截止频率fc的信号(或者波形)而得到的延迟存储器输入信号(以下有时也称为截止延迟存储器输入信号)e3、和与延迟了延迟采样数L后的内部状态z＾(-L)×e3相当的延迟存储器输出信号e1在定位控制***SY中被作为信号(或者信息)来进行处理。

重复控制***RC保存(或者记录)通过低通滤波器A4从延迟存储器输入信号e2截去与延迟采样数L相应的截止频率fc的信号(或者波形)而得到的截止延迟存储器输入信号e3，基于截止延迟存储器输入信号e3，取得延迟存储器输出信号e1。重复控制***RC输出所取得的延迟存储器输出信号e1。运算器CL2与运算器CL0和低通滤波器A4连接。可变延迟存储器单元A3与低通滤波器A4和运算器CL1。低通滤波器A4与运算器CL2和可变延迟存储器单元A3连接。

在定位控制***SY中，运算器CL2被输入位置误差信号e0和延迟存储器输出信号e1。运算器CL2算出将位置误差信号e0和延迟存储器输出信号e1相加而得到的延迟存储器输入信号e2。运算器CL2向低通滤波器A4输出延迟存储器输入信号e2。

低通滤波器A4被输入延迟采样数L和延迟存储器输入信号e2。低通滤波器A4根据延迟采样数L设定截止频率fc，生成截去延迟存储器输入信号e2的截止频率fc的信号(或者波形)而得到的截止延迟存储器输入信号e3。此外，低通滤波器A4也可以根据基频f1(的推定值)设定截止频率fc，生成截去延迟存储器输入信号e2的截止频率fc的信号(或者波形)而得到的截止延迟存储器输入信号e3。另外，低通滤波器A4的截止频率fc也可以设定为不依赖于所被输入的延迟采样数L的固定值。低通滤波器A4向可变延迟存储器单元A3输出截止延迟存储器输入信号e3。由此，能够防止重复控制***RC因高次谐波而变得不稳定。

可变延迟存储器单元A3被输入延迟采样数L和延迟存储器输入信号e2。可变延迟存储器单元A3基于延迟采样数L和延迟存储器输入信号e2，取得延迟存储器输出信号e1。可变延迟存储器单元A3向运算器CL1和运算器CL2输出延迟存储器输出信号e1。

图6是表示本实施方式涉及的访问处理时的头15的定位控制***SY的一个例子的框图。图6所示的定位控制***SY与图5所示的定位控制***SY大致是同样的，但具有相位补偿器A5这一点与图5所示的定位控制***SY不同。在图6中，对与图5所示的定位控制***SY相同的部分赋予同一参照标号，省略其详细的说明。

定位控制***SY具有变换器A0、控制器A1、致动器A2、重复控制***RC、相位补偿器A5、运算器CL0以及CL1。重复控制***RC具有可变延迟存储器单元A3、低通滤波器A4以及运算器CL2。变换器A0、控制器A1、致动器A2、重复控制***RC、相位补偿器A5、运算器CL0、以及运算器CL1例如包含于***控制器130、驱动器IC20、头放大器IC30、盘10、易失性存储器70、非易失性存储器80以及缓冲存储器90。

在图6中，通过低通滤波器A4从延迟存储器输入信号e2截去截止频率fc的信号(或者波形)而得到的截止延迟存储器输入信号e4、与延迟了延迟采样数L后的内部状态z＾(-L)×e4相当的延迟存储器输出信号e1、执行延迟存储器输出信号e1的相位补偿而得到的输出信号e5(以下有时也称为相位补偿输出信号)在定位控制***SY中被作为信号(或者信息)来进行处理。

重复控制***RC保持通过低通滤波器A4从延迟存储器输入信号e2截去截止频率fc的信号(或者波形)而得到的截止延迟存储器输入信号e4，基于截止延迟存储器输入信号e4，取得延迟存储器输出信号e1。重复控制***RC输出所取得的延迟存储器输出信号e1。运算器CL2与运算器CL0和低通滤波器A4连接。可变延迟存储器单元A3与低通滤波器A4和相位补偿器A5连接。运算器CL1与相位补偿器A5、运算器CL0以及控制器A1连接。

相位补偿器A5执行相位补偿。例如，相位补偿器A5能够对定位控制***SY的具有闭环特性的相位延迟量进行补偿。相位补偿器A5通过输出与相对于记录于可变延迟存储器单元A3的过去采样值、例如延迟存储器输出信号e1为与延迟采样数L相应的d采样数之后(未来)的采样值相当的相位补偿输出信号e5，执行相位补偿。此外，对于相位补偿器A5的相位特性，也可以根据低通滤波器A4的相位特性来使之变化。相位补偿器A5与可变延迟存储器单元A3和运算器CL1连接。

在定位控制***SY中，运算器CL2被输入位置误差信号e0和延迟存储器输出信号e1。运算器CL2算出将位置误差信号e0和延迟存储器输出信号e1相加而得到的延迟存储器输入信号e2。运算器CL2向低通滤波器A4输出延迟存储器输入信号e2。

低通滤波器A4被输入延迟存储器输入信号e2。低通滤波器A4设定截止频率fc，生成将延迟存储器输入信号e2的截止频率fc的信号(或者波形)截去而得到的截止延迟存储器输入信号e4。低通滤波器A4向可变延迟存储器单元A3输出截止延迟存储器输入信号e4。

可变延迟存储器单元A3被输入延迟采样数L和截止延迟存储器输入信号e4。可变延迟存储器单元A3基于延迟采样数L和截止延迟存储器输入信号e4，取得延迟存储器输出信号e1。可变延迟存储器单元A3向运算器CL2和相位补偿器A5输出延迟存储器输出信号e1。

相位补偿器A5被输入延迟采样数L和延迟存储器输出信号e1。相位补偿器A5基于延迟采样数L和延迟存储器输出信号e1，取得相位补偿输出信号e5。相位补偿器A5向运算器CL1输出相位补偿输出信号e5。

运算器CL1被输入位置误差信号e0和相位补偿输出信号e5。运算器CL1算出将位置误差信号e0和相位补偿输出信号e5相加而得到的位置误差信号e。运算器CL1向控制器A1输出位置误差信号e。

图7是表示本实施方式涉及的访问处理时的头15的定位控制***SY的一个例子的框图。图7所示的定位控制***SY与图6所示的定位控制***SY对应。在图7中，对与图6所示的定位控制***SY相同的部分赋予同一参照标号，省略其详细的说明。

定位控制***SY具有变换器A0、控制器A1、致动器A2、重复控制***RC、运算器CL0以及CL1。重复控制***RC具有可变延迟存储器单元A6、低通滤波器A4以及运算器CL2。变换器A0、控制器A1、致动器A2、重复控制***RC、运算器CL0以及运算器CL1例如包含于***控制器130、驱动器IC20、头放大器IC30、盘10、易失性存储器70、非易失性存储器80以及缓冲存储器90。

运算器CL2与运算器CL0、低通滤波器A4以及可变存储器单元A6连接。低通滤波器A4与运算器CL2和可变延迟存储器单元A6连接。

可变延迟存储器单元A6相当于对可变延迟存储器单元A3和相位补偿器A5的功能进行整合而得到的存储器单元。低通滤波器A4与运算器CL2和可变延迟存储器单元A6连接。可变延迟存储器单元A6与低通滤波器A4、运算器CL1以及运算器CL2连接。

低通滤波器A4向可变延迟存储器单元A6输出截止延迟存储器输入信号e4。

可变延迟存储器单元A6被输入延迟采样数L和截止延迟存储器输入信号e4。可变延迟存储器单元A6基于延迟采样数L和截止延迟存储器输入信号e4，取得延迟存储器输出信号e1和相位补偿输出信号e5。可变延迟存储器单元A6向运算器CL2输出延迟存储器输出信号e1，向运算器CL1输出相位补偿输出信号e5。

图8是表示图7所示的重复控制***RC的可变延迟存储器单元A6的一个例子的框图。图8所示的可变延迟存储器单元A6与图7所示的可变延迟存储器单元A6对应。

可变延迟存储器单元A6具有存储器单元DM(k-1)、DM(k-2)、DM(k-3)、……、DM(k-L+d)、……、DM(k-L)、……、DM(k-N)以及延迟选择器SW。

例如，存储器单元DM(k-1)～DM(k-N)依次保存第k个采样的截止延迟存储器输入信号e4[k]之前(或者过去)的过去采样值(以下有时也称为截止过去采样值或者截止过去存储器值)e4[k-1]、e4[k-2]、……、e4[k-L+d]、……、e4[k-L]、……、e2[k-N]。例如，延迟存储器DM(k-1)被输入第k个采样的截止延迟存储器输入信号e4[k]，保存(或者记录)截止延迟存储器输入信号e4[k]来作为第k个采样的前一个的截止过去采样值。此时，延迟存储器DM(k-2)被从延迟存储器DM(k-1)输入第k-1个采样的截止延迟存储器输入信号e4[k-1]，保存(或者记录)第k-1个采样的截止过去采样值e2[k-1]来作为第k-2个采样的截止过去采样值e2[k-2]。与延迟存储器DM(k-1)以及DM(k-2)同样地，多个延迟存储器DM(k-3)～DM(k-N)分别被从前一个延迟存储器输入前1个采样的截止过去采样值，依次更新并保存(或者记录)所被输入的截止过去采样值来作为新的截止过去采样值。

延迟选择器SW从分别记录于存储器单元DM(k-1)～DM(k-N)的截止过去采样值e4[k-1]～e2[k-N]选择预定的截止过去采样值。延迟选择器SW输出所选择的预定的截止过去采样值。例如，延迟选择器SW根据被输入到端子V的延迟采样数L，从分别记录于存储器单元DM(k-1)～DM(k-N)的截止过去采样值e2[k-1]～e2[k-N]选择相当于与延迟采样数L对应的截止过去采样值的延迟存储器输出信号e1＝e4[k-L]。例如，延迟选择器SW取得与相对于所选择的延迟存储器输出信号e1为与延迟采样数L相应的d采样数之后(未来)的采样值相当的相位补偿输出信号e5＝e4[k-L+d]。例如，延迟选择器SW与经由输出端子O输出截止延迟采样值(延迟存储器输出信号)e1＝e4[k-L]同时地，经由输出端子Q输出截止延迟采样值(相位补偿输出信号)e5＝e4[k-L+d]。

图9是表示与图6对应的重复控制***RC的输入输出特性e5/e0的一个例子的图。在图9中，伺服采样频率fs＝62.4kHz。在图9的上图中，横轴表示频率(Freq.Hz)，纵轴表示为增益(Gain dB)。在图9的上图中示出了与因FAN的旋转而产生的谐波干扰对应的基频(的推定值)f1＝367Hz(延迟采样数L＝170)的情况下的重复控制***RC的输入输出特性e5/e0相对于频率的增益的变化IOGL1、和与因FAN的旋转而产生的谐波干扰对应的基频(的推定值)f1＝472Hz(延迟采样数L＝132)的情况下的重复控制***RC的输入输出特性e5/e0相对于频率的增益的变化IOGL2。在图9的上图中，增益的变化IOGL1由实线表示，增益的变化IOGL2由虚线表示。在图9的下图中，横轴表示频率(Freq.Hz)，纵轴表示相位(Phase)。在图9的下图中示出了与因FAN的旋转而产生的谐波干扰对应的基频(的推定值)f1＝367Hz(延迟采样数L＝170)的情况下的重复控制***RC的输入输出特性e5/e0相对于频率的相位的变化IOPL1、和与因FAN的旋转而产生的谐波干扰对应的基频(的推定值)f1＝472Hz(延迟采样数L＝132)的情况下的重复控制***RC的输入输出特性e5/e0相对于频率的相位的变化IOPL2。在图9的下图中，相位的变化IOPL1由实线表示，相位的变化IOPL2由虚线表示。

在图9所示的例子中，在伺服采样频率fs＝62.4kHz、且基频的推定值f1＝367Hz的情况下，成为延迟采样数L＝62400/367＝170，因此，重复控制***RC以延迟采样数170进行动作。如在图9中由实线(f1＝367Hz)的IOGL1和IOPL1表示的那样，重复控制***RC同时也提取作为基频的推定值f1＝367Hz的高次谐波的倍频。

在图9所示的例子中，在伺服采样频率fs＝62.4kHz、且基频的推定值f1＝472Hz的情况下，成为延迟采样数L＝62400/472＝132，因此，重复控制***RC以延迟采样数132进行动作。如在图9中由虚线(f1＝472Hz)的IOGL2和IOPL2表示的那样，重复控制***RC同时也提取作为基频的推定值f1＝472Hz的高次谐波的倍频。

根据以上可知：重复控制***RC的输入输出特性相当于基频的推定值f1的高次谐波滤波器。图10是表示谐波干扰的基频的推定值f1的高次谐波的滤波器HFL1和定位控制***SY的灵敏度特性的变化的一个例子的图。图10的上图与图9的上图对应。在图10的上图中，横轴表示频率(Hz)，纵轴表示增益(dB)。在图10的上图中示出了与谐波干扰所对应的基频(的推定值)f1＝472Hz的高次谐波的滤波器相当的重复控制***RC的输入输出特性e5/e0相对于频率的增益的变化(以下有时也称为高次谐波滤波器)HFL1。高次谐波滤波器HFL1例如与增益的变化IOGL2对应。在图10的下图中，横轴表示频率(Hz)，纵轴表示定位控制***SY的灵敏度特性(以下有时也简称为灵敏度特性)。在图10的下图中示出了未应用本实施方式的重复控制***RC、例如图6所示的重复控制***RC的情况下的灵敏度特性相对于频率的变化SCL1、和以与因FAN的旋转而产生的谐波干扰对应的基频f1＝472Hz应用了本实施方式的重复控制***RC、例如图6所示的重复控制***RC的情况下的灵敏度特性相对于频率的变化SCL2。在图10的下图中，灵敏度特性的变化SCL1由单点划线表示，灵敏度特性的变化SCL2由双点划线表示。

在图10所示的例子中，定位控制***SY的压制灵敏度在基频(的推定值)f1＝472Hz的倍频的频率下提高。

图11是表示具有谐波干扰的环境中的PES的频谱和该PES的频谱的累积平方和的一个例子的图。图11例如与图10对应。在图11的上图中，横轴表示频率(Hz)，纵轴表示具有谐波干扰的环境中的旋转非同步成分(NRPE：Non-Repeatable Positioning Error(不可重复位置误差))的PES(dBum(4.0Hz))。在图11的上图中示出了未应用本实施方式的重复控制***RC、例如图6所示的重复控制***RC的情况下的具有谐波干扰的环境中的旋转非同步成分的PES相对于频率的变化NSL1、和以与因FAN的旋转而产生的谐波干扰对应的基频f1＝472Hz应用了本实施方式的重复控制***RC、例如图6所示的重复控制***RC的情况下的具有谐波干扰的环境中的旋转非同步成分的PES相对于频率的变化NSL2。在图11的上图中，具有谐波干扰的环境中的旋转非同步成分的PES的变化NSL1由实线表示，具有谐波干扰的环境中的旋转非同步成分的PES的变化NSL2由虚线表示。在图11的下图中，横轴表示频率(Hz)，纵轴表示具有谐波干扰的环境中的旋转非同步成分的累积3σ(标准偏差的3倍)值(nm)。在图11的下图中示出了未应用本实施方式的重复控制***RC、例如图6所示的重复控制***RC的情况下的具有谐波干扰的环境中的旋转非同步成分的累积3σ值相对于频率的变化N3σL1、和以与因FAN的旋转而产生的谐波干扰对应的基频f1＝472应用了本实施方式的重复控制***RC、例如图6所示的重复控制***RC的情况下的具有谐波干扰的环境中的旋转非同步成分的累积3σ值相对于频率的变化N3σL2。在图11的下图中，具有谐波干扰的环境中的旋转非同步成分的累积3σ值相对于频率的变化N3σL1由实线表示，具有谐波干扰的环境中的旋转非同步成分的累积3σ值相对于频率的变化N3σL2由虚线表示。

如图11的旋转非同步成分的PES的变化NSL1所示，在具有谐波干扰的环境中，在未应用本实施方式的重复控制***RC的情况下，由于谐波干扰被施加于基台等，在与谐波干扰对应的基频的推定值f1＝472Hz的倍频下，PES恶化。因此，如图11的旋转非同步成分的累积3σ值的变化N3σL1所示，在具有谐波干扰的环境中，在应用了本实施方式的重复控制***RC的情况下，累积3σ值成为6.63nm。

如图11的旋转非同步成分的PES的变化NSL2所示，在具有谐波干扰的环境中，在应用了本实施方式的重复控制***RC的情况下，在干扰的基频的推定值f1＝472Hz的1、2、3、4以及5次倍频下，PES得到压制(抑制或者补偿)。因此，如图11的旋转非同步成分的累积3σ值的变化N3σL2所示，在具有谐波干扰的环境中，在应用了本实施方式的重复控制***RC的情况下，3σ值成为6.02nm。也即是，在具有谐波干扰的环境中，与未应用本实施方式的重复控制***RC的情况下的累积3σ值相比，应用了本实施方式的重复控制***RC的情况下的累积3σ值得到较大的改善。

图12是表示未应用低通滤波器A4的情况下的图10所示的高次谐波滤波器HFL1和定位控制***SY的灵敏度特性的变化的一个例子的图。图12与图10对应。在图12的上图中，横轴表示频率(Hz)，纵轴表示增益(dB)。在图12的上图中示出未应用低通滤波器A4的图10所示的高次谐波滤波器HFL1。在图12的下图中，横轴表示频率(Hz)，纵轴表示定位控制***SY的灵敏度特性。在图12的下图中示出了未应用低通滤波器A4和图6所示的重复控制***RC的图10所示的灵敏度特性相对于频率的变化SCL1、和未应用低通滤波器A4、且应用了图6所示的重复控制***RC的图10所示的灵敏度特性相对于频率的变化SCL2。在图12的下图中，灵敏度特性的变化SCL1由单点划线表示，灵敏度特性的变化SCL2由双点划线表示。

与图10所示的灵敏度特性的变化SCL2相比，图12所示的灵敏度特性的变化SCL2较大地变动。与图10所示的灵敏度特性的变化SCL2相比，图12所示的灵敏度特性的变化SCL2特别地在2k～5kHz的频带中呈现了较大地放大干扰的特性。

图13是表示未应用低通滤波器A4的具有高次谐波的干扰的环境中的PES的频谱和该PES的频谱的累积平方和的一个例子的图。图13例如与图12对应。在图13的上图中，横轴表示频率(Hz)，纵轴表示具有谐波干扰的环境中的旋转非同步成分的PES(dBum(4.0Hz))。在图13的上图中示出了未应用图6所示的重复控制***RC的图11所示的旋转非同步成分的PES相对于频率的变化NSL1、和未应用低通滤波器A4、且应用了图6所示的重复控制***RC的图11所示的旋转非同步成分的PES相对于频率的变化NSL2。在图13的上图中，具有谐波干扰的环境中的旋转非同步成分的PES的变化NSL1由实线表示，具有谐波干扰的环境中的旋转非同步成分的PES的变化NSL2由虚线表示。在图13的下图中，横轴表示频率(Hz)，纵轴表示具有谐波干扰的环境中的旋转非同步成分的累积3σ值(nm)。在图13的下图中示出了未应用图6所示的重复控制***RC的情况下的图11所示的旋转非同步成分的累积3σ值相对于频率的变化N3σL1、和未应用低通滤波器A4、且应用了图6所示的重复控制***RC的情况下的图11所示的旋转非同步成分的累积3σ值相对于频率的变化N3σL2。在图13的下图中，具有谐波干扰的环境中的旋转非同步成分的累积3σ值相对于频率的变化N3σL1由实线表示，具有谐波干扰的环境中的旋转非同步成分的累积3σ值相对于频率的变化N3σL2由虚线表示。

如图13的旋转非同步成分的PES相对于频率的变化NSL2所示，在具有谐波干扰的环境中，在未应用低通滤波器A4和本实施方式的重复控制***RC的情况下，在干扰的基频的推定值f1＝472Hz的1、2、3、以及4次倍频下，PES得到了压制(抑制或者补偿)。但是，在干扰的基频的推定值472Hz的5次倍频以后的频率下，倍频间的PES恶化高于倍频下的PES压制(抑制或者补偿)。因此，如图11的旋转非同步成分的累积3σ值的变化N3σL2所示，在具有谐波干扰的环境中，在不应用低通滤波器A4、且应用了本实施方式的重复控制***RC的情况下，3σ值成为6.71nm。也即是，在具有谐波干扰的环境中，与不应用低通滤波器A4和本实施方式的重复控制***RC的情况下的累积3σ值相比，不应用低通滤波器A4、且应用了本实施方式的重复控制***RC的情况下的累积3σ值大致相同或者稍稍恶化。

图14是表示本实施方式涉及的与谐波干扰对应的高次谐波的补偿方法的一个例子的流程图。

MPU60判定是否处于谐波干扰的补偿中(B1401)。在判定为了不处于谐波干扰的补偿中的情况下(B1401：否)，MPU60推定谐波干扰(所对应的基频)(B1402)，判定是否检测到谐波干扰(B1403)。在判定为了未检测到谐波干扰的情况下(B1403：否)，MPU60结束处理。

在判定为了检测到谐波干扰的情况下(B1403：是)，MPU60决定与谐波干扰对应的基频f1(B1404)，基于所决定的基频f1，决定延迟采样数L(B1405)。MPU60清除分别保存于延迟存储器DM(k-1)～DM(k-N)的过去采样值e2[k-1]～e2[k-L]，例如使之为零，进入B1407的处理。

在判定为了已经决定了延迟采样数L而处于谐波干扰的补偿中的情况下(B1401：是)，MPU60从重复控制器RC输出延迟采样值e2[k-L](B1407)。MPU60依次对过去采样值e2[k-1]～e2[k-L]进行更新，基于新的位置误差信号e0[k]和当前的延迟存储器输出信号e2[k-L]，对延迟存储器输入信号e2[k]进行更新(B1408)，结束处理。

图15是表示本实施方式涉及的与干扰对应的高次谐波的补偿方法的一个例子的流程图。

在判定为了已经决定了延迟采样数L而正在对谐波干扰进行补偿的情况下(B1401：是)，MPU60判定补偿中的谐波干扰是否变化(B1501)。在判定为了补偿中的谐波干扰未变化的情况下(B1501：否)，MPU60进入B1407的处理。

在判定为了补偿中的谐波干扰变化的情况下(B1501：是)，MPU60再次推定谐波干扰(所对应的基频)(B1502)，判定与再次推定的谐波干扰对应的基频f1是否变化(B1503)。例如，MPU60在确认了与谐波干扰对应的PES的3σ值的增加的情况下，判定为应该补偿的谐波干扰(的频率)变化。在判定为了补偿中的谐波干扰变化的情况下，MPU60再次推定与变化了的谐波干扰对应的基频，对再次推定的与谐波干扰对应的基频和与当前补偿中的谐波干扰对应的基频进行比较，判定基频f1是否变化。

在判定为了基频f1未变化的情况下(B1503：否)，MPU60进入B1407的处理。在判定为了基频f1变化的情况下(B1503：是)，MPU60进入B1404的处理。

根据本实施方式，磁盘装置1在判定为了已经决定了延迟采样数L而处于谐波干扰的补偿中的情况下，从重复控制器RC输出延迟采样值e2[k-L]，依次对过去采样值e2[k-1]～e2[k-L]进行更新，基于新的位置误差信号e0[k]和当前的延迟存储器输出信号e2[k-L]，对延迟存储器输入信号e2[k]进行更新。另外，磁盘装置1在判定为了不处于谐波干扰的补偿中的情况下，推定与谐波干扰对应的基频f1，检测谐波干扰。在检测到谐波干扰的情况下，磁盘装置1决定谐波干扰的基频f1，基于基频f1决定延迟采样数L，清除分别保存于延迟存储器DM(k-1)～DM(k-N)的过去采样值e2[k-1]～e2[k-L]，例如使之为0。

进一步，磁盘装置1在判定为了已经决定了延迟采样数L而处于谐波干扰的补偿中的情况下，判定补偿中的谐波干扰是否变化。例如，磁盘装置1在确认了与补偿中的谐波干扰对应的PES的3σ值的增加的情况下，判定为应该补偿的谐波干扰的频率变化。在判定为了谐波干扰变化的情况下，磁盘装置1再次推定与变化后的谐波干扰对应的基频。在判定为了再次推定的基频相对于与当前补偿中的谐波干扰对应的基频变化的情况下，磁盘装置1再次决定新的基频f1，基于再次决定的新的基频f1，再次决定新的延迟采样。

因此，磁盘装置1能够防止由因FAN的转速变化而可能变化的谐波干扰导致的PES的恶化。因此，磁盘装置1能够提高可靠性。

接着，对第1实施方式涉及的其他实施方式涉及的磁盘装置进行说明。在其他实施方式中，对与前述的第1实施方式相同的部分赋予同一参照标号，省略其详细的说明。

(第2实施方式)

第2实施方式涉及的磁盘装置1的可变延迟存储器单元A3的构成与前述的第1实施方式涉及的磁盘装置1不同。

图16是表示第2实施方式涉及的可变延迟存储器单元A3的一个例子的框图。

可变延迟存储器单元A3具有存储器单元DM(k-1)、DM(k-2)、DM(k-3)、……、DM(k-L)、……、DM(k-N)、延迟选择器SW以及插值器ITP。图16所示的可变延迟存储器单元A3与图3、图5以及图6所示的可变延迟存储器单元A3对应。

例如，延迟存储器DM(k-1)被输入第k个采样的延迟存储器输入信号e2[k]＝e2(kTs)，保存(或者记录)第k个采样的延迟存储器输入信号e2[k]＝e2(kTs)来作为前1个采样的过去采样值e2[k-1]。在此，Ts为采样周期。与延迟存储器DM(k-1)同样地，多个延迟存储器DM(k-2)～DM(k-N)分别被从前一个延迟存储器输入前一个采样的过去采样值，依次更新并保存(或者记录)所被输入了的过去采样值来作为新的过去采样值。

延迟选择器SW从分别记录于存储器单元DM(k-1)～DM(k-N)的过去采样值e2[k-1]～e2[k-N]选择预定的过去采样值。延迟选择器SW输出所选择的预定的过去采样值。例如，延迟选择器SW根据与被输入到端子V的当前进行补偿的谐波干扰所对应的基频f1的倒数相当的延迟时间T1，从分别记录于存储器单元DM(k-1)～DM(k-N)的延迟采样值e2[k-1]～e2[k-N]选择分别与延迟时间T1除以采样周期Ts并舍去小数点以下而算出的延迟采样数L和L+1对应的延迟采样值e2[k-L]和e2[k-(L+1)]。例如，L≤T1/Ts＜L+1。例如，延迟选择器SW向插值器ITP输出所选择的延迟采样值(延迟存储器输出信号)e2[k-L]和e2[k-(L+1)]。

插值器ITP执行插值运算。插值器ITP经由与延迟选择器SW的输出端子O1连接的输入端子II1被输入延迟存储器输出信号e2[k-L]，经由与延迟选择器SW的输出端子O2连接的输入端子II2被输入延迟存储器输出信号e2[k-(L+1)]。插值器ITP使用延迟存储器输出信号e2[k-L](＝e2((k-L)Ts))和延迟存储器输出信号e2[k-(L+1)](＝e2((k-(L+1))Ts)，通过以下的式(1)进行插值运算、例如内插运算来推定作为实数值的延迟采样数T1/Ts下的输出信号(以下有时也称为插值延迟存储器输出信号)e2(kTs-T1)。

e2(kTs-T1)＝e2[k-L]+(e2[k-(L+1)]-e2[k-L])×(T1/Ts-L) (式1)

插值器ITP经由输出端子OI输出插值延迟存储器输出信号e1＝e2(kTs-T1)。

图17是表示第2实施方式涉及的可变延迟存储器单元A3的一个例子的框图。

可变延迟存储器单元A3具有延迟存储器DM((k-1)Ts)、存储器单元DM(k-1)、DM(k-2)、DM(k-3)、……、DM(k-L)、……、DM(k-N)、延迟选择器SW以及插值器ITP。图17所示的可变延迟存储器单元A3与图3、图5以及图6所示的可变延迟存储器单元A3对应。

延迟存储器DM((k-1)Ts)与采样周期Ts对应。延迟存储器DM((k-1)Ts)被输入第k个采样的延迟存储器输入信号e2[k]＝e2(kTs)，保存(或者记录)延迟存储器输入信号e2[k]＝e2(kTs)来作为前1个采样的采样值(以下有时也称为延迟存储器输入信号)e2((k-1)Ts)。延迟存储器DM((k-1)Ts)与插值器ITP的输入端子II2连接。

插值器ITP经由输入端子II1被输入延迟存储器输入信号e2[k]＝e2(kTs)，经由与延迟存储器DM((k-1)Ts)连接的输入端子II2被输入采样值e2((k-1)Ts)。由于延迟采样数L是根据延迟时间T1决定的，因此，插值器ITP使用延迟存储器输入信号e2[k]＝e2(kTs)和延迟存储器输入信号e2((k-1)Ts)，通过以下的式(2)进行插值运算、例如内插运算来推定延迟存储器输入信号e2[k]＝e2(kTs)的端数相当的T1/Ts-L相当的过去的输入信号(以下有时也称为插值延迟存储器输入信号)e2[k]＝e2((k-(T1/Ts-L))Ts)。换言之，由于延迟采样数L是根据延迟时间T1决定的，因此，插值器ITP使用延迟存储器输入信号e2[k]＝e2(kTs)和延迟存储器输入信号e2((k-1)Ts)，通过以下的式(2)进行插值运算、例如内插运算来推定延迟存储器输入信号e2[k]＝e2(kTs)、和从延迟存储器输入信号e2[k]＝e2(kTs)与延迟时间除以采样周期而得到的值的小数点以下(T1/Ts-L)相应地延迟后的插值延迟存储器输入信号。

e2(k-(T1/Ts-L)Ts)＝e2(kTs)+((e2(k-1)Ts)-e2(kTs))×(T1/Ts-L) (式2)

在此，L≤T1/Ts＜L+1。

插值器ITP经由与延迟存储器DM(k-1)连接的输出端子OI，向延迟存储器DM(k-1)(或者存储器单元)输出插值延迟存储器输入信号e2[k]＝e2((k-(T1/Ts-L))Ts)。

例如，延迟存储器DM(k-1)被输入第k个采样的插值延迟存储器输入信号e2[k]＝e2((k-(T1/Ts-L))Ts)，保存(或者记录)第k个采样的插值延迟存储器输入信号e2[k]＝e2((k-(T1/Ts-L))Ts)来作为前1个采样的过去采样值e2[k-1]。与延迟存储器DM(k-1)同样地，多个延迟存储器DM(k-2)～DM(k-N)分别被从前一个延迟存储器输入前1个采样的过去采样值，依次更新并保存(或者记录)所被输入了的过去采样值来作为新的过去采样值。

例如，延迟选择器SW根据被输入到端子V的延迟时间T1，从记录于存储器单元DM(k-1)～DM(k-N)的过去采样值e2[k-1]～e2[k-N]选择与延迟采样数L对应的延迟采样值e2[k-L]。例如，延迟选择器SW输出所选择的延迟采样值(延迟存储器输出信号)e2[k-L]＝e2(kTs-T1)。也即是，延迟选择器SW输出相对于延迟存储器输入信号e2(kTs)延迟了延迟时间T1后的延迟存储器输出信号e2(kTs-T1)。

图18是表示第2实施方式涉及的定位控制***SY的灵敏度特性的变化的一个例子的图。图18与图16或者图17对应。在图18中，横轴表示频率(Freq.Hz)，纵轴表示增益(GaindB)。在图18中示出了对与谐波干扰对应的作为抑制的目标的基频(的推定值)(以下有时也称为目标抑制基频)f1＝470Hz的高次谐波应用了包括具有插值器ITP的可变延迟存储器单元A3的重复控制***RC的情况下的灵敏度特性(或者增益)相对于频率的变化SCL3、和对与谐波干扰对应的目标抑制基频(的推定值)f1＝470Hz的高次谐波应用了包括没有插值器ITP的可变延迟存储器单元A3的重复控制***RC的情况下的灵敏度特性(或者增益)相对于频率的变化SCL4。在图18所示的例子中，灵敏度特性(或者增益)相对于频率的变化SCL3由实线表示。灵敏度特性(或者增益)相对于频率的变化SCL4由虚线表示。灵敏度特性(或者增益)相对于频率的变化SCL3被应用了第2实施方式的重复控制***RC。灵敏度特性(或者增益)相对于频率的变化SCL4被应用了第1实施方式的重复控制***RC。

在图18所示的例子中，在灵敏度特性相对于频率的变化SCL3和灵敏度特性相对于频率的变化SCL4这两方的情况下，与谐波干扰对应的目标抑制基频(＝推定值)f1＝470Hz附近的频率的高次谐波被抑制(或者补偿)。

图19是将图18的目标抑制基频f1＝470Hz附近的频率的波形放大而得到的放大图。图19与图18对应。在图19中，横轴表示频率(Hz)，纵轴表示增益(dB)。在图19中，伺服采样频率fs＝62.4kHz。

在图19所示的例子中，在灵敏度特性(或者增益)相对于频率的变化SCL4中，延迟采样数为fs/f1＝132.76，四舍五入为了整数值的L＝133。在延迟采样数L＝133的情况下，重复控制***对频率f1’＝fs/L＝469.2Hz进行抑制(或者补偿)。换言之，在灵敏度特性(或者增益)相对于频率的变化SCL4所示的例子中，重复控制***对频率f1’＝fs/L＝469.2Hz进行抑制(或者补偿)。频率f1’＝469.2Hz和目标抑制基频f1＝470Hz产生了误差。另一方面，在灵敏度特性(或者增益)相对于频率的变化SCL3所示的例子中，重复控制***RC能够对与目标抑制基频f1＝470Hz大致一致的频率进行抑制(或者补偿)。

图20是将作为图18的目标抑制基频f1的15次谐波的频率7050Hz附近的频率的波形放大而得到的放大图。图20与图18对应。在图20中，横轴表示频率(Hz)，纵轴表示增益(dB)。

在图20所示的例子中，在灵敏度特性(或者增益)相对于频率的变化SCL4中，重复控制***对与15次谐波对应的频率15×f1’＝7038Hz进行抑制(或者补偿)。与15次谐波对应的频率15×f1’＝7038Hz和作为与15次谐波对应的目标的要抑制的高次谐波的频率(以下有时也称为目标抑制频率)15×f1＝7050Hz产生了误差。另一方面，在灵敏度特性(或者增益)相对于频率的变化SCL3所示的例子中，重复控制***RC能够对与15次谐波所对应的目标抑制频率15×f1＝7050Hz大致一致的频率进行抑制(或者补偿)。目标抑制频率包含目标抑制基频。

图21是表示在图18、图19以及图20所示的灵敏度特性相对于两个频率的变化中进行了抑制的高次谐波的频率与目标抑制频率的抑制频率误差的图。图21与图18、图19以及图20对应。在图21中，横轴表示频率(Freq.Hz)，纵轴表示实际上进行了抑制后的频率相对于目标抑制频率的误差(ΔFreq.Hz以下有时也称为抑制频率误差)。在图21中示出了在图18～图20所示的灵敏度特性相对于频率的变化SCL3中被进行了抑制的各频率与各目标频率的各频率下的各抑制频率误差SCE3、和在图18～图20所示的灵敏度特性相对于频率的变化SCL4中被进行了抑制的各频率与各目标频率的各频率下的各抑制频率误差SCE4。在图21中，各频率下的各抑制频率误差SCE3由圆表示，各频率下的各抑制频率误差SCE4由三角表示。

如图21所示，各频率下的各抑制频率误差SCE4在与低次谐波对应的低的频率下近似于目标抑制频率，但在与高次谐波对应的高的频率下与目标抑制频率相差较大。各频率下的各抑制频率误差SCE3既在与低次谐波对应的低频率下近似于目标抑制频率，也在与高次谐波对应的高频率下近似于目标抑制频率。因此，可知特别是在与高次谐波对应的高频率下表现了应用第2实施方式的重复控制***RC的效果。

图22是表示第2实施方式涉及的与谐波干扰对应的高次谐波的补偿方法的一个例子的流程图。图22与图16对应。

在判定为了已经决定了延迟采样数L而处于谐波干扰的补偿中的情况下(B1401：是)，MPU60从重复控制器RC内的选择器SW输出延迟采样值e2[k-L]和e2[k-(L+1)](B2201)。MPU60输出基于延迟采样值e2[k-L]和e2[k-(L+1)]进行插值运算、例如内插运算来推定的插值延迟存储器输出信号e2(kTs-T1)(B2202)。MPU60依次对过去采样值e2[k-1]～e2[k-L]进行更新，基于新的位置误差信号e0[k]和当前的延迟存储器输出信号e2[k-L]，对延迟存储器输入信号e2[k]进行更新(B1408)，结束处理。

根据第2实施方式，磁盘装置1在判定为了已经决定了延迟采样数L而处于谐波干扰的补偿中的情况下，从重复控制器RC内的选择器SW输出延迟采样值e2[k-L]和e2[k-(L+1)]，输出基于延迟采样值e2[k-L]和e2[k-(L+1)]进行插值运算、例如内插而推定的插值延迟存储器输出信号e2(kTs-T1)。磁盘装置1依次对过去采样值e2[k-1]～e2[k-L]进行更新，基于新的位置误差信号e0[k]和当前的延迟存储器输出信号e2[k-L]，对延迟存储器输入信号e2[k]进行更新。因此，磁盘装置1能够提高可靠性。

以上对几个实施方式进行了说明、但这些实施方式是作为例子提示的、并不是意在限定发明的范围。这些新的实施方式能够以其他各种各样的方式来实施、能够在不脱离发明的宗旨的范围内进行各种省略、置换、变更。这些实施方式及其变形包含在发明的范围、宗旨内、并且、包含在权利要求书记载的发明及其等同的范围内。

以下附记根据本说明书中公开的构成得到的磁盘装置的一个例子。

(1)

一种磁盘装置，具备：

盘；

头，其对所述盘写入数据，从所述盘读取数据；

致动器，其进行旋转驱动，进行所述盘上所搭载的所述头的移动控制；以及

控制器，其推定与具有谐波的干扰对应的在所述头的定位控制中产生的位置误差信号的基频，决定所述基频，基于所述基频决定延迟采样数，对作为与所述延迟采样数相应的所述基频的高次谐波的倍频进行抑制。

(2)

根据(1)所述的磁盘装置，

所述控制器将所述延迟采样数作为伺服采样频率相对于所述基频之比来进行算出。

(3)

根据(1)或者(2)所述的磁盘装置，

所述控制器将所述延迟采样数作为伺服采样频率相对于所述基频之比的进位值或者舍去值来进行算出。

(4)

根据(1)～(3)中任一项所述的磁盘装置，

所述控制器在所述干扰变化了的情况下再次推定所述基频，再次决定所述基频，基于再次决定的所述基频，再次决定所述延迟采样数。

(5)

根据(4)所述的磁盘装置，

所述控制器在检测到所述位置误差信号的恶化的情况下，判定为所述干扰发生了变化，再次推定所述基频。

(6)

根据(1)～(5)中任一项所述的磁盘装置，

所述控制器具有重复控制***，所述重复控制***具有运算器和存储器单元，所述运算器输出对所述位置误差信号加上与所述延迟采样数相应的输出信号而得到的内部状态信号，所述存储器单元依次记录所被输入的所述内部状态信号，被输入所述延迟采样数，输出与所述延迟采样数相应的所述输出信号。

(7)

根据(6)所述的磁盘装置，

所述控制器具有与所述运算器和所述存储器单元连接的低通滤波器，

所述运算器向所述低通滤波器输出所述内部状态信号，

所述低通滤波器向所述存储器单元输出将第1频率以上的频率截去或者衰减而得到的所述内部状态信号。

(8)

根据(7)所述的磁盘装置，

所述控制器具有与所述存储器单元连接的相位补偿器，

所述存储器单元向所述相位补偿器输出所述输出信号，

所述相位补偿器向所述运算器输出执行了相位补偿后的所述输出信号。

(9)

根据(1)所述的磁盘装置，

所述控制器输出基于与所述基频相应的输出信号进行了插值运算而得到的插值输出信号，基于所述插值输出信号执行定位控制。

(10)

根据(9)所述的磁盘装置，

所述控制器将所述延迟采样数作为延迟时间除以采样周期后的值的舍去了小数点以下而得到的整数值来进行算出，所述延迟时间是所述基频的倒数。

(11)

根据(9)或者(10)所述的磁盘装置，

所述控制器对与所述延迟采样数中的第1延迟采样数相应的所述输出信号中的第1输出信号、和与所述延迟采样数中的所述第1延迟采样数的1个采样周期后的第2延迟采样数相应的所述输出信号中的第2输出信号进行线性内插运算来算出所述插值输出信号。

(12)

一种与谐波干扰对应的高次谐波的补偿方法，被应用于磁盘装置，所述磁盘装置具备盘、头以及致动器，所述头对所述盘写入数据，从所述盘读取数据，所述致动器进行旋转驱动，进行所述盘上所搭载的所述头的移动控制，所述补偿方法包括：

对与具有谐波的干扰对应的在所述头的定位控制中产生的位置误差信号的基频进行推定；

决定所述基频；

基于所述基频，决定延迟采样数；以及

对作为与所述延迟采样数相应的所述基频的高次谐波的倍频进行抑制。

(13)

一种磁盘装置，具备：

盘；

头，其对所述盘写入数据，从所述盘读取数据；

致动器，其进行旋转驱动，进行所述盘上所搭载的所述头的移动控制；以及

控制器，其对与具有谐波的干扰对应的在所述头的定位控制中产生的位置误差信号的基频进行推定，决定所述基频，基于所述基频来决定延迟采样数，输出基于与所述基频相应的输出信号进行了插值运算而得到的插值输出信号，基于所述插值输出信号执行定位控制。

(14)

根据(13)所述磁盘装置，

所述控制器将所述延迟采样数作为延迟时间除以采样周期后的值的舍去了小数点以下后而得到的整数值来进行算出，所述延迟时间是所述基频的倒数。

(15)

根据(14)所述磁盘装置，

所述控制器对与所述延迟采样数中的第1延迟采样数相应的所述输出信号中的第1输出信号、和与所述延迟采样数中的所述第1延迟采样数的1个采样周期后的第2延迟采样数相应的所述输出信号中的第2输出信号进行线性内插运算来算出所述插值输出信号。

(16)

根据(14)所述磁盘装置，

所述控制器根据从所述位置误差信号与所述延迟时间除以所述采样周期而得到的值的小数点以下相应地延迟后的第1内部状态信号，算出所述输出信号。

(17)

根据(16)所述磁盘装置，

所述控制器具有重复控制***，所述重复控制***具有：运算器，其输出对所述位置误差信号加上与所述延迟采样数相应的输出信号而得到的第2内部状态信号；插值器，其输出基于所述第2内部状态信号和所述第2内部状态信号的1个采样周期后的第3内部状态信号进行了插值运算而得到的所述第1内部状态信号；存储器单元，其依次记录所被输入的所述第1内部状态信号，被输入所述延迟采样数，输出与所述延迟采样数相应的所述输出信号。

Claims (12)

1.一种磁盘装置，具备：

盘；

头，其对所述盘写入数据，从所述盘读取数据；

致动器，其进行旋转驱动，进行所述盘上所搭载的所述头的移动控制；以及

控制器，其推定与具有谐波的干扰对应的在所述头的定位控制中产生的位置误差信号的基频，决定所述基频，基于所述基频决定延迟采样数，对作为与所述延迟采样数相应的所述基频的高次谐波的倍频进行抑制。

2.根据权利要求1所述的磁盘装置，

所述控制器将所述延迟采样数作为伺服采样频率相对于所述基频之比来进行算出。

3.根据权利要求1或者2所述的磁盘装置，

所述控制器将所述延迟采样数作为伺服采样频率相对于所述基频之比的进位值或者舍去值来进行算出。

4.根据权利要求1或者2所述的磁盘装置，

所述控制器在所述干扰变化了的情况下再次推定所述基频，再次决定所述基频，基于再次决定的所述基频，再次决定所述延迟采样数。

5.根据权利要求4所述的磁盘装置，

所述控制器在检测到所述位置误差信号的恶化的情况下，判定为所述干扰发生了变化，再次推定所述基频。

6.根据权利要求1或者2所述的磁盘装置，

所述控制器具有重复控制***，所述重复控制***具有运算器和存储器单元，所述运算器输出对所述位置误差信号加上与所述延迟采样数相应的输出信号而得到的内部状态信号，所述存储器单元依次记录所输入的所述内部状态信号，被输入所述延迟采样数，输出与所述延迟采样数相应的所述输出信号。

7.根据权利要求6所述的磁盘装置，

所述控制器具有与所述运算器和所述存储器单元连接的低通滤波器，

所述运算器向所述低通滤波器输出所述内部状态信号，

所述低通滤波器向所述存储器单元输出将第1频率以上的频率截去或者衰减而得到的所述内部状态信号。

8.根据权利要求7所述的磁盘装置，

所述控制器具有与所述存储器单元连接的相位补偿器，

所述存储器单元向所述相位补偿器输出所述输出信号，

所述相位补偿器向所述运算器输出执行了相位补偿后的所述输出信号。

9.根据权利要求1所述的磁盘装置，

所述控制器输出基于与所述基频相应的输出信号进行了插值运算而得到的插值输出信号，基于所述插值输出信号执行定位控制。

10.根据权利要求9所述的磁盘装置，

所述控制器将所述延迟采样数作为延迟时间除以采样周期后的值的舍去了小数点以下而得到的整数值来进行算出，所述延迟时间是所述基频的倒数。

11.根据权利要求9或者10所述的磁盘装置，

所述控制器对与所述延迟采样数中的第1延迟采样数相应的所述输出信号中的第1输出信号、和与所述延迟采样数中的所述第1延迟采样数的1个采样周期后的第2延迟采样数相应的所述输出信号中的第2输出信号进行线性内插运算来算出所述插值输出信号。

12.一种与谐波干扰对应的高次谐波的补偿方法，被应用于磁盘装置，所述磁盘装置具备盘、头以及致动器，所述头对所述盘写入数据，从所述盘读取数据，所述致动器进行旋转驱动，进行所述盘上所搭载的所述头的移动控制，所述补偿方法包括：

对与具有谐波的干扰对应的在所述头的定位控制中产生的位置误差信号的基频进行推定；

决定所述基频；

基于所述基频，决定延迟采样数；以及

对与所述延迟采样数相应的所述基频的高次谐波即倍频进行抑制。

Images