JP4265874B2 - デイスク装置及びトラック追従制御方法 - Google Patents
デイスク装置及びトラック追従制御方法 Download PDFInfo
- Publication number
- JP4265874B2 JP4265874B2 JP2001135470A JP2001135470A JP4265874B2 JP 4265874 B2 JP4265874 B2 JP 4265874B2 JP 2001135470 A JP2001135470 A JP 2001135470A JP 2001135470 A JP2001135470 A JP 2001135470A JP 4265874 B2 JP4265874 B2 JP 4265874B2
- Authority
- JP
- Japan
- Prior art keywords
- learning
- time
- signal
- output
- memory cells
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B5/48—Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed
- G11B5/58—Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed with provision for moving the head for the purpose of maintaining alignment of the head relative to the record carrier during transducing operation, e.g. to compensate for surface irregularities of the latter or for track following
- G11B5/596—Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed with provision for moving the head for the purpose of maintaining alignment of the head relative to the record carrier during transducing operation, e.g. to compensate for surface irregularities of the latter or for track following for track following on disks
- G11B5/59627—Aligning for runout, eccentricity or offset compensation
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B7/00—Recording or reproducing by optical means, e.g. recording using a thermal beam of optical radiation by modifying optical properties or the physical structure, reproducing using an optical beam at lower power by sensing optical properties; Record carriers therefor
- G11B7/08—Disposition or mounting of heads or light sources relatively to record carriers
- G11B7/09—Disposition or mounting of heads or light sources relatively to record carriers with provision for moving the light beam or focus plane for the purpose of maintaining alignment of the light beam relative to the record carrier during transducing operation, e.g. to compensate for surface irregularities of the latter or for track following
- G11B7/0945—Methods for initialising servos, start-up sequences
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B7/00—Recording or reproducing by optical means, e.g. recording using a thermal beam of optical radiation by modifying optical properties or the physical structure, reproducing using an optical beam at lower power by sensing optical properties; Record carriers therefor
- G11B7/08—Disposition or mounting of heads or light sources relatively to record carriers
- G11B7/09—Disposition or mounting of heads or light sources relatively to record carriers with provision for moving the light beam or focus plane for the purpose of maintaining alignment of the light beam relative to the record carrier during transducing operation, e.g. to compensate for surface irregularities of the latter or for track following
- G11B7/095—Disposition or mounting of heads or light sources relatively to record carriers with provision for moving the light beam or focus plane for the purpose of maintaining alignment of the light beam relative to the record carrier during transducing operation, e.g. to compensate for surface irregularities of the latter or for track following specially adapted for discs, e.g. for compensation of eccentricity or wobble
- G11B7/0953—Disposition or mounting of heads or light sources relatively to record carriers with provision for moving the light beam or focus plane for the purpose of maintaining alignment of the light beam relative to the record carrier during transducing operation, e.g. to compensate for surface irregularities of the latter or for track following specially adapted for discs, e.g. for compensation of eccentricity or wobble to compensate for eccentricity of the disc or disc tracks
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B11/00—Recording on or reproducing from the same record carrier wherein for these two operations the methods are covered by different main groups of groups G11B3/00 - G11B7/00 or by different subgroups of group G11B9/00; Record carriers therefor
- G11B11/10—Recording on or reproducing from the same record carrier wherein for these two operations the methods are covered by different main groups of groups G11B3/00 - G11B7/00 or by different subgroups of group G11B9/00; Record carriers therefor using recording by magnetic means or other means for magnetisation or demagnetisation of a record carrier, e.g. light induced spin magnetisation; Demagnetisation by thermal or stress means in the presence or not of an orienting magnetic field
- G11B11/105—Recording on or reproducing from the same record carrier wherein for these two operations the methods are covered by different main groups of groups G11B3/00 - G11B7/00 or by different subgroups of group G11B9/00; Record carriers therefor using recording by magnetic means or other means for magnetisation or demagnetisation of a record carrier, e.g. light induced spin magnetisation; Demagnetisation by thermal or stress means in the presence or not of an orienting magnetic field using a beam of light or a magnetic field for recording by change of magnetisation and a beam of light for reproducing, i.e. magneto-optical, e.g. light-induced thermomagnetic recording, spin magnetisation recording, Kerr or Faraday effect reproducing
- G11B11/1055—Disposition or mounting of transducers relative to record carriers
- G11B11/10576—Disposition or mounting of transducers relative to record carriers with provision for moving the transducers for maintaining alignment or spacing relative to the carrier
Landscapes
- Moving Of The Head To Find And Align With The Track (AREA)
- Optical Recording Or Reproduction (AREA)
Description
【発明の属する技術分野】
本発明は、トラックセンタに対するヘッドの位置ずれ量を小さく(殆ど零)とするようにキャリッジの移動位置をフィードバック制御する制御系において、媒体偏心等の周期性外乱の位置ずれを抑圧するための制御信号を学習制御により求めてフィードフォワード制御するトラック追従制御方法及びデイスク装置に関する。
【0002】
【従来の技術】
磁気デイスク、光デイスク、光磁気デイスク等のデイスクを記憶媒体として利用したデイスク装置は、広く画像、データ、音楽等の記憶装置として利用されている。このようなデイスク装置では、デイスクのトラックのデータを読み取り、書き込むためには、ヘッドがデイスクのトラックに追従する必要があり、このため、ヘッドのトラックからの位置ずれを検出して、ヘッドをトラックセンタに位置制御するトラック追従制御が必要となる。
【0003】
近年のデイスクの記憶容量の増大により、デイスクのトラックピッチが高密度化されているため、デイスクの回転に伴う周期的外乱を補償する必要があり、このため、周期的外乱を補償するトラック追従制御が要求される。
【0004】
このような周期的外乱として、デイスクの偏心が一般的であるが、偏心周波数より高い周波数の周期的外乱が存在する。例えば、光ディスク装置では、光ビームの媒体トラックに対する追従性能を高めるために、固定配置されたガイドレールに対し滑り軸受部で支持されたキャリッジを移動するシーク制御用(粗制御用又はコアース制御用ともいう)のキャリッジアクチュエータと、キャリッジ上に搭載された対物レンズの駆動で光ビームをトラックを横切る方向に移動させるトラッキング制御用(精制御又はファイン制御用ともいう)のトラックアクチュエータと構成されるダブル駆動型のヘッド機構が採用されている。
【0005】
しかし、最近では装置のコストダウンのために、トラックアクチュエータを廃止してキャリッジアクチュエータのみとしたシングル駆動型のヘッド機構も広く普及している。また、シングル駆動型のヘッド機構では、滑り軸受部からボールベアリングを削除し、部品点数の低減とコントダウンを図っている。
【0006】
このようなデイスク装置の場合、即ち、ヘッド機構をキャリッジアクチュエータのみのシングル駆動型とし、更にキャリッジの滑り軸受からボールベアリングを除去した場合、トラッキングエラー信号に基づいた光ビームのトラックセンタに対する位置決め制御が、キャリッジ軸受部のもつ固体摩擦の影響を強く受けるようになる。
【0007】
図30は、シングル駆動型のキャリッジにおける固体摩擦の特性図である。ここで移動速度V及び摩擦力Fは、キャリッジの移動方向に応じてプラス、マイナスの値をもつ。いまキャリッジの移動速度Vがマイナスからプラスに変化する場合を考える。キャリッジがマイナスの値をもつ移動速度Vで移動中は、移動速度に関わらず略一定の動摩擦力F1が発生している。キャリッジのガイドレールに対する移動速度Vが零となり、次に反対方向に移動を始める際には、静止摩擦力−F2を越える駆動力が必要となり、その後、略一定の動摩擦力−F1となる。
【0008】
このようなキャリッジの移動速度の反転時には、摩擦力のステップ的な力の変化が制御系に外乱として働き、この外乱を十分補償するためには、一般に帯域の高いフィードバック制御系が必要になる。
【0009】
キャリッジの移動速度の反転は、デイスク媒体の偏心によるトラックの周期的な位置ずれを補償する偏心追従制御で生ずる。即ち、媒体偏心に追従するようにキャリッジを制御すると、キャリッジのガイドレールに対する動きは偏心周期に同期した往復運動となる。このため媒体の1回転に対して少なくとも2回、キャリッジの移動速度が反転し、その都度、摩擦力のステップ的な力の変化による外乱を受けることになる。
【0010】
図29は、クーロン摩擦外乱の影響下でのトラック追従における波形図であり、上から順に、トラック追従のためのポジショナ(キャリッジ)の加速度、摩擦外乱の変化、トラック追従に必要となる理想的なポジショナの駆動電流Iidealの波形を示す。ただし、デイスクの回転周期は、13.33msであり、デイスク3回転周期分の波形を表示してある。又、説明の簡単のため、静止摩擦係数と動摩擦係数を等しく、μ=0.4としている。
【0011】
図から判るように、高精度なトラック追従を実現するには、ポジショナの加速度発生のための駆動信号だけでなく、摩擦外乱をキャンセルするためのステップ的変化をする駆動信号を含む理想的な駆動信号Iidealを必要とする。単純なフィードバック制御系では、その制御帯域の制限により、このような急激な変化を含む駆動信号を生成することは困難である。即ち、ポジショナの機械共振の制限のため、充分な制御帯域を達成できず、その結果、大きなトラッキングエラーを生じる。
【0012】
図30に示したように、クーロン摩擦外乱は、ポジショナの速度の関数であるため、ポジショナの速度情報を利用して、補償することが考えられる。しかし、光磁気デイスク装置等のデイスク装置では、レールに対するポジショナの変位を計測するセンサを持たないため、レールに対する速度情報が得られないから、このような補償はできない。このため、デイスク回転に同期する周期的外乱であることに着目し、その補償のため、同期外乱補償信号を学習獲得し、フィードフォワード補償することが提案されている。
【0013】
このような周期的外乱補償のための代表的な手法として、繰り返し制御が知られている。繰り返し制御では、周期外乱の基本周期を、例えば、フィードバック制御系のサンプリング周期で分割し、各分割周期に対応するメモリを用意し、周期外乱の補償を行う。しかし、光磁気デイスク装置等のデイスク装置では、フィードバック制御系のサンプリング周期は比較的短い。このため、デイスクの回転周期を、サンプリング周期で分割すると、メモリ長が大きくなる。例えば、デイスク回転周期75Hz(4500rpm)に対し、サンプリングレートは、55kHzであり、メモリ長は733となる。1メモリ長の分解能を256ビットとすると、187kbitの容量を必要とする。
【0014】
メモリ長を短くするには、繰り返し制御系の分割周期を、フィードバック制御系のサンプリング周期の整数倍とし、サンプリング周期で得られるフィードバック情報を間引くことが考えられるが、フィードバック情報を有効に利用していないため、精度良いフィードフォワード補償信号を学習することが困難となる。
【0015】
このため、本発明者等は、フィードバック制御系のサンプリング周波数と、学習波形の分割周期(学習結果のメモリ長)を独立に設定しても、フィードバック制御系のサンプル点で得られた情報を有効に学習の収束に利用できる学習制御系を提案した(例えば、ASPE(American Society for Precision Engineering) 1999 meeting,論文「A Precise Track following Control using a Single-stage Tracking Mechanism for Magneto-optical Disk Drive」)。
【0016】
この従来の提案を、図31乃至図33により、説明する。図31は、従来のトラック追従制御系の構成図であり、周期性外乱に対する位置ずれ量を零とするためのデイスク媒体回転1周分の未知の関数を、近似推定した近似関数として学習アルゴリズムにより獲得して記憶する学習制御部101を設けている。学習制御部101は、媒体回転に同期した媒体偏心等の周期性外乱に対する位置ずれ量を零とするための媒体回転1周分の未知の関数を、媒体回転1周分の時間をN分割した各区間の短冊C^iの高さ(図33)で近似推定した近似関数として学習アルゴリズムにより獲得して記憶する。
【0017】
学習制御部101は、フィードバック演算部100とトラッキング駆動部102との間に設けられ、図32に示すように、媒体回転1周分の時間をTL とした場合、媒体1回転の開始時間t=0から終了時間t=TL で繰り返す未知の駆動電流関数Iid(t)を、媒体回転1周分の時間TL をN分割した区間番号i=0〜(N−1)をもつ各区間のC^iの高さで近似推定した近似関数I^id(t)として学習アルゴリズムにより獲得して記憶する。
【0018】
学習制御部101は、近似関数I^idの各区間の短冊の高さC^iを格納する複数の記憶セルを備える。フィードバック演算部100から出力される制御信号IFBをサンプリングし、サンプリングした制御信号IFB、所定の学習ゲインKlearn に基づき、メモリの各記憶セルに格納した近似関数I^id(t) の各区間の短冊の高さC^iを、計算し、更新する。
【0019】
そして、学習制御部101は、媒体回転の分割周期Tに同期してメモリの記憶セルに格納した近似関数I^id(t) の各区間の短冊の高さCiを学習制御信号IFFとして読み出し、フィードバック演算部100からの制御信号IFBに加算して、駆動部102に駆動信号IREFを供給する。
【0020】
この学習制御部によれば、低い学習ゲインによって、学習結果の収束には多少時間がかかったとしても、最終的に得られる学習結果には、キャリッジ移動方向の反転に伴う帯域の高いステップ的な摩擦外乱の補償信号をも含ませることができる。この学習制御信号をフィードフォーワード制御によりフィードバック系統に加えることで、フィードバック制御系からステップ的な摩擦外乱を除外でき、高次共振の存在により限界があり、制御帯域が低くとも、媒体の偏心に対する追従誤差を低減し、オントラック制御の精度を向上できる。
【0021】
【発明が解決しようとする課題】
従来技術では、関数近似に使用する矩形関数の数(即ち、メモリ長)Nを充分に大きくとれば、充分な精度で関数近似が可能である。しかしながら、更に、メモリ長を短くしたいとの要求がある。この場合には、前述の階段状の近似関数を使用するときに、分割数Nを減らす必要がある。分割数Nを減らすと、階段状の近似出力が無視できなくなり、これをフィードフォワード補償信号に用いるため、階段状出力がかえって外乱になり、トラック追従精度が低下するという問題が生じる。
【0022】
又、メモリの学習中に、メモリの学習時刻に対応するセルの学習結果をフィードフォワード出力するため、フィードバック制御系の位相遅れのため、かえってトラック追従精度が低下したり、制御系全体が不安定となる。例えば、ステップ状外乱のような比較的高周波な成分を含む外乱が存在する系で学習を行った場合、学習時刻に対応するセルの学習結果をフィードフォワード出力すると、フィードバック制御系の位相遅れにより、学習が不安定となり、フィードフォワードにより、制御系が不安定となるという問題が生じる。
【0023】
従って、本発明の目的は、デイスクの回転に伴う、周期性外乱の学習精度を向上するためのデイスク装置及びそのトラック追従制御方法を提供するにある。
【0024】
本発明の他の目的は、学習メモリ長を短縮するためのデイスク装置及びそのトラック追従制御方法を提供するにある。
【0025】
本発明の更に他の目的は、学習メモリ長を短縮して、学習時間を減らし、且つ高周波ノイズの影響を低減するためのデイスク装置及びそのトラック追従制御方法を提供するにある。
【0026】
【課題を解決するための手段】
この目的の達成のため、本発明のトラック追従制御システムは、デイスク媒体の任意のトラック位置に移動するヘッドと、前記ヘッドによる媒体上のトラックの所定位置を基準とした位置ずれ量に応じた位置信号を検出する位置信号検出部と、前記位置信号から、前記位置ずれ量を零に抑圧するように前記ヘッドを移動する制御信号を演算するフィードバック制御部と、前記制御信号に基づき、前記ヘッドを駆動する駆動部と、周期性外乱に伴う前記デイスク回転1周分の未知の関数を、前記デイスク媒体の回転1周分の時間をN分割した各区間の高さで近似推定した近似関数として学習アルゴリズムによりN個のメモリセルを備えたメモリに獲得する学習制御部とを有する。
【0027】
そして、前記学習制御部は、前記学習アルゴリズムに従い、前記媒体回転1周分の時間をN分割した時間以下のサンプル周期で、前記位置信号に従う信号をサンプルし、前記信号値に応じて、前記サンプル周期に同期して、前記サンプル時刻に対応する1個または複数個の前記メモリセルを更新するとともに、前記媒体回転1周分の時間をN分割した時間以下の出力周期で、前記出力時刻に対応するセル位置にある2つのメモリセルの値を読み出し、両メモリセルの値を、前記出力時刻に基づいて補間処理して、周期性外乱補償信号を生成する。
【0028】
本発明では、学習制御部により、高速なメモリ更新レートと、出力レートと、補間処理を組み合わせることで、第1に、階段状出力を回避し、階段状出力によって高周波外乱をフィードフォワードしてしまう不具合を回避して、高精度なトラック追従制御を実現できる。特に、MOなどのリムーバブルメディアでは、HDDなどに比べて偏心量が比較的大きいのがひとつの特徴だが、偏心量の大きい媒体を使用する場合、周期性外乱の振幅が大きくなり学習結果の階段状出力の不連続性が顕著になる(つまり一段一段の高さの差が顕著になる)ため、線形補間して平滑化する効果が大きい。
【0029】
また、メモリ長Nによるデイスク回転1周分の時間の分割周期(TL/N)よりも細かい学習結果出力周期と、上記線形補間処理の組み合わせにより、非常にスムースな周期性外乱補償信号の出力が可能で、大変高精度なトラック追従制御の実現が可能である。
【0030】
更に、階段状出力を回避しているので、メモリ長(分割数)を削減可能である。即ち、抑圧したい周期性外乱の周波数範囲(一般にはある周波数以下)に応じて、メモリ長を削減したい要求が、従来よりあったが、従来法では、階段状出力の不具合のために、ある分割数以下にはできなかった。そのため、不必要に高周波な周波数範囲まで学習対象としている場合があった。不必要に高周波な周波数成分まで学習対象とした場合、非周期性外乱の平均化効果が薄れ、学習結果がノイジーになってトラック追従精度が損なわれる場合があった。
【0031】
また特に、媒体上のある特定の半径方向位置で学習動作を行い、その後は学習結果を固定値としてフィードフォワードする方式をとった場合、高周波な周期性外乱は半径方向位置で異なる場合があり、学習した場所では有効な高周波の周期性外乱が、他の場所では外乱になってしまって、かえってトラック追従精度を損なう原因となる場合があった。このような場合に分割数を減らして、学習対象とする周波数範囲を限定する必要がある。本発明では、従来技術に比べて、大幅にメモリ長(分割数)を減らせるため、このような要求にこたえられる。
【0032】
しかも、分割数を減らした場合の副次的効果として、不要な高周波ノイズの平均効果の向上により、学習波形出力に含まれる高周波ノイズを減らし、より高精度なトラック追従精度が期待できる。また、高周波な非周期性外乱の平均化効果も期待できる。
【0033】
また、分割数を減らした場合の第2の副次的効果として、学習の収束時間の短縮がはかれる。例えば、メモリ長を半減した場合、同じ学習ゲインの大きさにおいて、学習の収束に必要な収束時間を半減できる。これは、例えば、媒体挿入後のロードシーケンスなどで外乱学習をする場合、デイスク挿入後から、実際にアクセス可能になるまでの立上げ時間の短縮に寄与できる。
【0034】
又、本発明では、前記学習制御部の前記学習アルゴリズムが、前記サンプルされた信号に所定あるいは可変とされるゲインを乗じ、その演算結果を更新前のメモリセル値に加算することによって更新後のメモリセル値を算出することにより、簡易なアルゴリズムで高精度の学習ができる。
【0035】
更に、本発明では、前記学習制御部は、前記学習アルゴリズムにより更新対象とするメモリセルよりも所定の時間進み量だけ進んだ時刻に割り当てられた2つのメモリセルの値を読み出し、両メモリセルの値を補間処理して、前記所定の時間進み量だけ進んだ時刻に対応する周期性外乱補償信号を生成することにより、制御対象の位相遅れ等の時間遅れを考慮し、時間的に進んだ学習結果をフィードフォワード出力するため、いわゆる位相進みフィルタ等を使用する必要はない。このように学習結果のフィードフォワード出力について進み補償を行うことにより、進み補償を行っていない場合の応答波形が振動的になってしまうことを防止し、安定した学習結果を得ることができる。
【0036】
また、本発明では、前記学習制御部は、前記位置信号に従う信号をサンプルし、前記サンプル時刻に対応する2つのメモリセルを更新対象として選択し、その値を学習アルゴリズムにより更新して、前記未知の関数を学習することにより、補間処理の精度を高めた学習が可能となる。
【0037】
更に、本発明では、前記学習制御部の前記学習アルゴリズムは、更新対象となる2つのメモリセルを更新するとき、前記サンプル時刻に応じて2つのメモリセルに対する更新ゲインを変化させ、2つのメモリセルの更新バランスを調整することにより、より補間処理の精度を高めた学習が可能となる。
【0038】
更に、本発明では、前記学習制御部は、前記位置信号に従う信号をサンプルし、前記サンプル時刻に近い時刻に割り当てられた1つの前記メモリセルの値を学習アルゴリズムにより更新して、前記未知の関数を学習することにより、メモリ長を短くしても、未知の関数に効率良く学習でき、計算量を少なくできる。
【0039】
【発明の実施の形態】
以下、本発明の実施の形態をデイスク装置、フィードバック及び学習制御、他の実施の形態の順で説明する。
【0040】
[デイスク装置]
図1及び図2は、本発明の一実施の形態のデイスクドライブ機構の構成図であり、光磁気デイスクドライブを例にしてある。ドライブ機構には、スピンドルモータ40が設けられている。スピンドルモータ40の回転軸のハブに対しインレットドア(図示せず)よりMO(光磁気)カートリッジを挿入することで、カートリッジ内部のMO媒体64がスピンドルモータ40の回転軸のハブに装着されるローディングが行われる。
【0041】
ヘッド機構は、キヤリッジ68、対物レンズ70、固定光学系72及びミラー74で構成される。ローディングされたMOカートリッジのMO媒体64の下側には、VCM54により媒体のトラックを横切る方向に移動自在なキャリッジ68が設けられている。
【0042】
キャリッジ68上には、対物レンズ70が搭載されており、固定光学系72に設けているレーザダイオードからのビームを立上げミラー74を介して入射し、MO媒体66の媒体面にビームスポットを結像する。対物レンズ70は、フォーカスアクチュエータ52により光軸方向に移動制御される。またVCM54によるキャリッジ68のリニア駆動で媒体のトラックを横切る半径方向に光ビームを移動することができる。
【0043】
キャリッジ68は、VCMコイル54が設けられ、固定側には、磁石58とヨーク56が設けられる。これにより、キャリッジ68のVCM54を構成する。キャリッジ68は、固定配置された2本のガイドレール60に滑り軸受で支持され、VCM54により、粗制御(コアース)として知られた光ビームを任意のトラック位置に移動させるシーク制御と、シークしたトラック位置で光ビームをトラックセンタに追従させる精制御(ファイン制御)として知られたトラッキング制御を同時に行う。
【0044】
このようなシングル駆動型のヘッド機構としては、例えば特開平9−312026号、特開平9−54960号等のものも使用できる。
【0045】
図3は本発明の一実施の形態のデイスク装置におけるヘッド機構のフィードバック制御系のブロック図であり、図4は、その制御系の構成図、図5は、その学習制御部の機能ブロック図である。この実施形態にあっては、フィードバック制御部とキャリッジ駆動部との間に学習制御部を設けている。
【0046】
図3において、ヘッド機構のフィードバック制御系は、トラッキングエラー検出部78、フィードバック制御部80、学習制御部82、加算器84、キャリッジ駆動部(VCM)54、キャリッジ68で構成される。
【0047】
トラッキングエラー検出部78は、キャリッジ68に搭載した対物レンズ70による媒体64からの光ビームの戻り光から、トラックセンタに対する位置ずれ量を表わすトラッキングエラー信号TESを作成する。このトラッキングエラー検出部78の入力には、媒体64の偏心による偏心外乱が加算点76から加わる。
【0048】
フィードバック制御部80は、トラッキングエラー信号TESを受け、トラッキングエラー信号TESが零となる、即ち光ビームのトラックセンタに対するずれ量をなくすように、キャリッジ駆動部54によりキャリッジ68を移動するフィードバック指令値を計算する。
【0049】
フィードバック制御部80は、例えばPID演算により制御信号IFBを計算し、この制御信号IFBは、図2に示したVCMを用いたキャリッジ駆動部54に対するフィードバック電流指令値となる。
【0050】
学習制御部82は、フィードバック制御部80から出力されたフィードバック電流指令値としての制御信号IFBを入力し、媒体の偏心回転に伴う周期性の摩擦外乱および偏心外乱などの追従誤差を抑圧するための未知の駆動電流関数Iidの近似関数である学習制御信号I^idを学習則により獲得し、学習結果として得られた学習制御信号I^idによるフィードフォワード信号IFFを媒体回転に同期して出力する。
【0051】
このフィードフォワード信号IFFは、加算器84でフィードバック制御部80からの制御信号IFBに加算され、駆動信号IVCM となり、キャリッジ駆動部54によるキャリッジ68の駆動が行われる。即ち、フィードフォワード制御をフィードバック制御系に対し行う。キャリッジ68には、媒体の偏心回転に伴うキャリッジ68の往復運動による移動速度の反転に伴い、図29、図30に示したような、移動速度ゼロの時点で方向が略ステップ的に変化する大きな摩擦外乱が力外乱として周期的に加わっている。
【0052】
このフィードバック制御部80、学習制御部82、加算部84は、ハードとして、DSP10等のプロセッサでインプリメントされる。図4は、伝達関数の表現で、このフィードバック制御系の構成を示したものである。図4において、IREFは、ポジショナの駆動指令値、X,XRO,eは、それぞれポジショナの位置、追従制御の対象となるトラック位置、トラック追従誤差を示す。学習制御部82は、フィードバック制御部80の出力IFBを入力とし、周期外乱補償信号の近似関数IFFを生成する。IFFは、フィードフォワード補償信号として、フィードバック制御出力IFBに重畳される。
【0053】
図5は、図3の学習制御部82の機能ブロック図である。図5において、学習制御部82は、制御部92、サンプル処理部94、近似関数演算部96、リングバッファメモリ98、及びフィードフォワード出力部(以下「FF出力部」という)100を備える。
【0054】
制御部92には、クロック信号E1と媒体の1回転に同期して得られるインデックス信号E2が入力している。制御部92は学習制御部82の動作モードとして、(1)学習モード,(2)学習結果出力モードを設定する。
【0055】
学習制御系82内での具体的処理は、関数近似の時間分解能を与える周期Tとは独立に、それより短い任意の周期Ts毎に逐次実行される。本実施例では、Tsはフィードバック制御系のサンプル周期と同一周期で実行されるものとする。また本発明の学習制御系82は、フィードバックループの任意の直進パスに挿入可能であるが、本実施例では、フィードバック制御系80の直後に挿入する構成についての実施例を示す。
【0056】
学習モードは、例えば、媒体を挿入した後のロード処理の際に実行され、学習則に従って周期性外乱補償信号の近似関数となる学習制御信号を学習(更新)しながら、逐次最新の学習結果を媒体回転に同期して出力し、フィードバック制御系に対しフィードフォワード出力として加える。学習結果出力モードでは、学習モードによって予め学習獲得された学習制御信号を媒体回転に同期して出力し、フィードバック制御系に対しフィードフォワード出力として加える。
【0057】
このため、制御部92は、学習モードにあってはサンプル処理部94、近似関数演算部96、リングバッファメモリ98、FF出力部100を動作し、学習結果出力モードにあってはリングバッファメモリ98とFF出力部100を動作する。学習モードにおいては、後述する学習則により、近似関数演算部96の演算結果は、リングバッファメモリ98の対応するメモリセルで積分され、同時に、FF出力部100が同じく対応するリングバッファメモリ98のメモリセルの演算結果を読み出し、図3の加算器84により加算してフィードバック制御系に加えるフィードフォワード制御を行っている。
【0058】
本実施例では、フィードバック制御系80と学習制御系82のサンプル周期を同一周期Tsとしているので、図6に示すような一連の処理を、Ts毎に実行することになる。これらの処理は、最近ではすべてディジタル演算によって行われることが一般的であり、例えば固定小数点DSP10上のファームウェアで実現される。
【0059】
図6に、学習モードにおいて、周期Ts毎に、学習制御部82で行われる処理の流れを示す。学習結果出力モードの処理は、図24で後述する。図6において、フィードバック演算処理は、フィードバック制御系の演算であり、例えば、エラー計算と、PIDフィルタ処理からなる。
【0060】
学習処理は、リングメモリ98の更新処理であり、図5の近似関数演算部96が、インデックス信号E2が得られたときの時間t=0から次にインデックス信号が得られるまでの1回転の周期TL 中の時間経過について、学習アルゴリズムにより更新するメモリセル番号(セルアドレスi)を算出し、リングバッファメモリ98内の算出されたメモリアドレスに格納されている値を読み出し、サンプル処理部94の出力値を用いて前記読み出し値の更新演算を行い、更新結果を再び元のメモリセルに書き込む。
【0061】
学習結果出力処理は、学習出力対象となるメモリセル番号の選択、学習制御出力値IFFの演算、出力値の出力を行う。学習モードに従った学習処理が終了すると、学習結果出力モードに移行する。学習結果出力モードは、図24で説明するように、前記学習モードにおける学習処理を省略して、リングバッファメモリの更新を行わず、出力のみを行うモードである。
【0062】
学習結果出力モードにあっては、制御部92はリングバッファメモリ98とFF出力部100を動作し、媒体1回転ごとに得られるインデックス信号E2に同期して、学習モードにおけるサンプリング周期Tsと同じ読出周期でリングバッファメモリ98の各メモリセルに格納されている学習結果としての学習制御信号を読み出し、
FF出力部100より出力値を計算し、図4の加算器84に出力する。加算器84は、そのときフィードバック制御部80より得られている制御信号IFBに加算し、キャリッジ駆動部86に駆動電流IVCM を流してキャリッジ88を媒体偏心に伴う周期的な摩擦外乱を抑圧するフィードフォワード制御を行う。
【0063】
FF出力部100は、読み出し信号の線形補間を行い、周期Ts毎の出力値を演算する。このため、滑らかな出力が得られる。又、学習処理の安定性を保証するため、FF出力部100でリングバッファメモリ98に格納したそのときの学習結果をフィードバック制御系に出力する際に、制御対象の位相遅れ等の時間遅れを考慮し、時間的に進んだ学習結果をフィードフォワード出力する。
【0064】
この時間的に進んだ学習結果のフィードフォワード出力のために、いわゆる位相進みフィルタ等を使用する必要はない。学習制御部82では、時間tに対応してフィードフォワード出力となる電流パターンを管理しているため、制御対象の位相遅れを考慮した進み時間に対応してメモリセルを選択して、そのときの学習結果を出力すればよい。このように学習結果のフィードフォワード出力について進み補償を行うことにより、進み補償を行っていない場合の応答波形が振動的になってしまうことを防止し、安定した学習結果を得ることができる。
【0065】
[フィードバック及び学習制御]
次に、フィードバック及び学習制御を説明する。まず、1つのメモリセルを更新対象とする場合について、DSP10の各処理について,図7乃至図10を用いて、説明する。
【0066】
[1.1つのメモリセルを更新対象とする場合の処理]
A.フィードバック制御系の演算
AD変換器(図示せず)により、トラッキングエラー信号(TES)をサンプリングし、例えばPID制御系のような従来同様のフィードバック制御演算を行って、フィードバック制御系の出力IFBを算出する。
【0067】
B.学習処理(メモリ更新処理)
▲1▼学習アルゴリズムにより更新する対象メモリセル番号の選択
デイスク回転に同期した時刻t(0≦t<TL,TLはデイスク回転周期)に基づいて、学習アルゴリズムにより更新する対象となるメモリセルを選択する。時刻tはデイスク1回転毎に初期化されるタイマによって計時され、該タイマを読み出すことによって得る。
【0068】
学習結果は、図7のような長さNのリングバッファ98に格納される。図7は各メモリセルと時刻tとの関係を模式的に示している。図のようにN個のメモリセルが、デイスク1周期の時間に、等時間間隔Tで割り当てられている。○印は、図6に示した一連のフィードバック制御演算および学習制御演算を行うサンプリング周期Tsを示している。
【0069】
前記タイマより読み出した時刻tに基づき、例えば、下記の演算を行うことによって、更新対象となるメモリセル番号iu(図7ではc^iの添え字iの番号に相当)を選択する。
【0070】
iu=floor(t/T) (1)
ただし、floor(x)関数は、引数xと等しいかそれより小さい最大の整数値を示す。例えば( )内の引数xが(0≦x<1.0)であった場合には、floor(x)=0となる。また( )内の引数xが(1.0≦x<2.0)であった場合には、floor(x)=1となる。時刻tは媒体1回転ごとに得られるインデックス信号によりリセットされ、従って0≦t<TL の値をもつ。
【0071】
従って、図7に示すように、現在時刻tにしたがって、時間T毎のメモリセルが順次選択される。即ち、(1)式によって選択されたメモリセルに格納されている値c^iuのみが、次の▲2▼の学習則によって更新される。その他のメモリセルに含まれる値は更新されない。
【0072】
▲2▼対象メモリセルの更新(学習)
(1)式で選択されたメモリセル番号iuに格納されている値c^iuを、(2)式のように更新する。
【0073】
c^iu(N)=c^iu(L)+k・Ts・IFB (2)
ただし、c^iu(L)は,更新する前の値、c^iu(N)は,更新後の値を示し、メモリセル番号iuのメモリセルには、更新後の値c^iu(N)が書き込まれる。また、kは学習ゲイン、Tsはサンプル周期である。学習処理は以上である。
【0074】
C.学習結果出力処理(メモリ出力処理)
▲1▼出力対象となるメモリセル番号の選択
図8に示すように、先に述べたように学習結果の出力にあたっては、学習の収束の安定性を確保するために進み時間補償Δtlを加味して、(3)式のように出力対象セルのメモリセル番号ioを決定する。
io=floor((t+Δtl)/T) (3)
次に、線形補間するため、このメモリセルの隣のメモリセルも選択する。Δtlを加算しているため、(3)式のioはN−1以上になることがある。その場合には、リングバッファ98の先頭に戻って該当するメモリセルを選択する。
【0075】
従って、選択される2つのメモリセル番号io1,io2は、以下の(4)式で表される。
if io≦N−2 then io1=io,io2=io+1
if io=N−1 then io1=N−1,io2=0
if io≧N then io1=io−N,io2=io1+1 (4)
線形補間することで階段状の出力が回避され、特にメモリ長を少なくした時に効果がある。学習結果の出力において、連続する二つのメモリセルを線形補間することによって、従来法での階段状の出力による不連続出力による不具合を回避できる。
【0076】
図8は、図7と同一の制御サンプル時刻における出力対象セルの選択を示す模式図である。図7では式(1)に従って学習対象としてc^nが選択されているが、図8では進み時間補償Δtlを加味しているため、次のセルc^n+1が選択されている。ただし、Δtl<Tに設計された場合(例えば分割数Nを減らした場合には、Tはそれに反比例して大きくなる)には、制御サンプルのタイミングによって、学習対象となるセルと出力対象となるセルが同一になる場合もある。
【0077】
この第1の実施の形態において、Δtlを設計する時に、T/2を差し引いておくことにより、更新対象のメモリセルと出力時のメモリセルとがずれることを防止でき、学習収束の安定を達成できる。即ち、更新メモリセルの選択タイミングと出力メモリセルの選択タイミングの間の時間関係を矛盾なく、更に学習制御対象となるフィードバック制御系の閉ループ特性も考慮した適切な調整が可能となり、学習収束の安定化を実現できる。
【0078】
▲2▼学習制御系出力値IFFの算出
時間T間隔で定義されるふたつのメモリセル値を線形補間する場合、(ΔT, IFF)=(0, c^io1)と(ΔT, IFF)=(T, c^io2)を通る直線の式に従って出力すればよい。つまり、次式(5)のような計算で達成される。
但し、ΔTは、(3)式のioを使用し、
ΔT=(t+Δtl)−io×T
である。
【0079】
D.学習制御系出力値とフィードバック制御出力の加算
C▲2▼で求めたIFFとAで計算されたIFBを加算合成して、(6)式のようにVCM駆動信号IVCMを得る。
【0080】
IVCM=IFF+IFB (6)
図9は、媒体1回転の駆動電流関数の説明図である。図9のように媒体1回転の周期TLをN分割し、その分割の境界点にN個のメモリセルを割り当て、それぞれのメモリセルの値をその時点での近似値とし、それらの間を直線補間して(すなわち折れ線近似)、近似関数を生成する。
【0081】
ここで、N分割した各区間の時間幅Tは、T=TL/Nとなる。別の言い方をすると、メモリセルに保存される値は、折れ線近似の各頂点の高さを表す。図9の電流パターンをN点で折れ線近似したそれぞれの頂点の高さは、C^i(ただし、i=0,1,…(N-1) )である。
【0082】
これらの折れ線近似のそれぞれの頂点の高さC^iは、(1)、(2)式によって、各頂点(メモリセル)に対応する時間区間内のフィードバック制御信号IFBを、該当する頂点高さに積算していくことにより、学習が進行される。
【0083】
(1)式に示すように、tの値に応じて、iを決定し、つまり学習対象とする頂点の高さC^iを選択し、その時の制御信号の値IFB(t)を入力とした積分演算を行う。この(2)式に従った学習則によれば、学習則の入力であるIFBが略ゼロになるまで、各頂点の高さC^iが積分されていくので、学習収束後は、各頂点の高さC^0〜C^(N−1)を直線補間して折れ点近似した近似関数I^repeatは、未知の駆動電流関数Irepeatを近似した関数になる。
【0084】
そして、このような学習処理中において、同時に最新の学習結果I^repeatが逐次、学習制御系から出力され、キャリッジ68を駆動するキャリッジ駆動部54の駆動電流IVCMに直接入れこまれるため、フィードバック制御系からみると周期性外乱が消滅したように見える。
【0085】
このような学習による周期性外乱補償方法は、学習結果を得るための学習ゲインがローゲインであっても、最終的に得られる学習制御信号は、N分割した各区間の時間幅Tで制限される範囲内で周波数帯域の高い信号、厳密には周期性をもつ繰り返し外乱に対する周波数帯域の高い補償信号を含ませることができる。
【0086】
例えば、媒体回転数を4500rpmとすると、回転周波数は75Hzであり、1回転の周期TLは、13.3msecであり、1周期TL を例えばN=128分割したとする。この場合、短冊1個当たりの時間幅Tは,T=TL /N=104.2μsecとなる。
【0087】
したがって、学習制御部82に対するフィードバック制御部80からの制御信号IFBのサンプリング周波数を55kHz、即ちサンプリング周期Ts=18.18μsecとすると、N分割した各区間の時間幅Tの中で約5回、制御信号IFBのサンプリングが行われることになる。即ち、媒体1回転あたり、各頂点の高さ(各メモリセルの値)は約5回ずつ、(2)式の学習演算を行うことになる。
【0088】
図10は、この学習方法をより具体的に説明する説明図である。図10では、区間[0≦t< T]について説明しているが、簡単のため、制御系のサンプル周期TsはTの1/4としている。図10(a)はt=0の状態を示しており、学習を未だまったく行っていなく、c^0,c^1がともに0の場合を示す。
【0089】
そして、区間[0≦t< T]の間、つまり図10(a)〜(d)の間、c^1は更新せず、c^0のみを更新することになる。また、それぞれのサンプル点では、その時刻におけるエラー値e0,e1,e2,e3,e4がそれぞれ学習の積分演算の入力となる。例えば、図10(d)に示すt=3Tsの場合、エラーe3を入力として、c^0の値を積分演算し、黒丸を白丸に更新する。
【0090】
このような学習結果を線形補間することで、階段状の出力が回避され、特にメモリ長を少なくした時に効果がある。学習結果の出力において、連続する二つのメモリセルを線形補間することによって、階段状の出力による不連続出力による不具合を回避できる。
【0091】
さて、図10の説明では、学習制御系を追加するフィードバック制御系の位相遅れなどを無視できる理想的な状態で説明した。本発明の基本原理は、図10で示すように、学習誤差信号を周期信号の周期に同期して積分演算を行いながら、未知の周期信号の信号波形を写し取る、周期信号パターンの学習機構である。前述のように、各頂点の高さC^iを学習誤差信号の積分演算により更新していき、最終的に学習誤差が略ゼロとなるような近似信号を得るものである。
【0092】
この図では、学習制御系の出力がまったく遅れなく、学習誤差信号に反映される理想的な場合を示している。しかし、これをディスク装置のトラック追従制御系などに適用した図4のような場合、学習誤差信号は、IFBになる。このように、ディスク装置などの実際のフィードバック制御系に本発明の学習制御系を適用した場合には、学習結果出力であるIFFがIFBに反映されるまでのパスに、「フィードバック制御系のIFFからIFBまでの閉ループ特性」が存在するため、学習結果出力が即座に学習誤差信号に反映されるようにはならない。この遅れが、学習結果を振動的になってトラック追従制御精度を悪化させる原因になったり、遅れが大きい場合には、学習が不安定になる場合がある。従ってこの遅れを考慮し、この遅れを補償する機能を学習制御系に持たせることによって、遅れのない状態に近い状態にする。
【0093】
すなわち、FF出力部100で、リングバッファメモリ98に格納したそのときの学習結果をフィードバック制御系に出力する際に、制御対象の位相遅れ等の時間遅れを考慮し、時間的に進んだ学習結果をフィードフォワード出力する。
【0094】
この時間的に進んだ学習結果のフィードフォワード出力のために、いわゆる位相進みフィルタ等を使用する必要はなく、学習制御部82では、時間tに対応してフィードフォワード出力となる電流パターンを管理しているため、制御対象の位相遅れを考慮した進み時間に対応してメモリセルを選択して、そのときの学習結果を出力する。
【0095】
このように学習結果のフィードフォワード出力について進み補償を行うことにより、進み補償を行っていない場合の応答波形が振動的になってしまうことを防止し、安定した学習結果を得ることができる。
【0096】
図11は、本発明の第2の学習アルゴリズムの説明図、図12は、その近似関数の説明図、図13は、学習動作の説明図である。この実施の形態は、図7で説明した更新対象メモリセルの選択方法を改良し、線形補間出力を考慮した学習アルゴリズムに変更することで、効率的学習(効率的メモリ更新)を可能とし、学習時間の短縮を図るものである。特に、学習ゲインを高く設定して高速な学習を狙った時に効果が大きくなる。また、収束後の波形の収束誤差を小さくできる。
【0097】
前述の第1の実施の形態では、図10から明らかなように、t=3Tsの場合、c^1が割り当てられているt=T(=4Ts)のほうにより時間的に近いため、c^0の値を更新するより、c^1の値を更新したほうが効率的に目標となる近似直線(未知)に接近できるはずである。
【0098】
図13は、図10と同様、区間[0≦t< T]について、簡単のため、制御系のサンプル周期TsはTの1/4としている。図13(a)はt=0の状態を示しており、学習を未だまったく行っていなく、c^o,c^1がともに0の場合を示す。
【0099】
そして、区間[0≦t< Ts]の間、つまり図13(a)〜(b)の間、c^1は更新せず、c^0のみを更新することになる。区間[2Ts≦t≦ 4Ts]の間、つまり図13(c)〜(e)の間、c^0は更新せず、c^1のみを更新することになる。また、それぞれのサンプル点では、その時刻におけるエラー値e0,e1,e2,e3,e4がそれぞれ学習の積分演算の入力となる。例えば、図13(d)に示すt=3Tsの場合、エラーe3を入力として、c^1の値を積分演算し、黒丸を白丸に更新する。
【0100】
即ち、より時間的に近い方のメモリセルを更新するように、メモリセルの選択方式を改善したのが、この第2の方法である。第2の方法の更新対象メモリセル選択方法によれば、現在時刻からより近い方のメモリセル1個を更新対象として選べる。
【0101】
図13では、(a),(b)に示すサンプル点では、c^0がより時間的に近いと判断され、更新対象とされ、(c),(d),(e)ではc^1が更新対象とされる。このようにより近い時刻に割り当てられたメモリセルを更新対象とすることによって、図13、図10を見比べても明らかなように、より効率的に収束することが可能となる。
【0102】
このため、図11(A)に示すように、更新対象セル番号iuを(1)式から、下記(8)式に変更する。
【0103】
i=floor((t+T/2)/T)
if i≦N−1 then iu=i
if i=N then iu=0 (8)
この(8)式では、floor(x)関数(引数xの値と等しいか、それより小さい整数に丸める)を使用した表現になっているため、時刻tにT/2を足した表現になっているが、結局、先に述べたように、時刻tに一番近くに割り当てられているメモリセルを選択する処理である。従って、(8)式は、下記(8−1)式と等価であり、図11(A)は、図11(B)によっても表現できる。
【0104】
i=round(t/T)
if i≦N−1 then iu=i
if i=N then iu=0 (8−1)
但し、round(x)関数は、引数xに最も近い整数に丸める(所謂、四捨五入する)関数である。
【0105】
本発明の線形補間を用いる学習制御系では、図9により説明したように、メモリセルに保存する値は、N分割された時間領域の境界に位置する各折れ点の高さを示す。図8及び式(3)、(4)、(5)で説明した出力処理における線形補間処理は、この折れ点での値を補間する処理になっている。
【0106】
第1の実施の形態におけるメモリ更新方法においては、更新対象とするメモリセルの選択のタイミングは、図7で説明したようになっており、図8に示す出力時のメモリセルと時間スケールとの関係と比較すると、T/2だけずれた関係になってしまう。このような時間の矛盾が、学習を不安定にさせてしまうことがある。
【0107】
一方、第2の実施の形態のメモリ更新方法として示した式(8)或いは式(8−1)の方式では、図11(B)に示すようなメモリ更新のタイミングとなる。従って、図8に示される出力時のメモリセルと時間スケールとの対応関係と一致した関係となる。第2の実施の形態では、このように時間スケールとの対応関係の矛盾を解消した上で、図8に示すように、フィードバック制御系の閉ループ特性による位相遅れを補償する時間進み補償Δtlを施すので、第1の実施の形態に比べ、より安定に学習を収束することができる。
【0108】
尚、前述したように、第1の実施の形態においても、Δtlを設計する時に、その値を第2の実施の形態よりもT/2小さい値とすることにより(T/2を差し引くことによって、△Tlが負になることもある。)、同様に、更新対象のメモリセルと出力時のメモリセルとがずれることを防止でき、学習収束の安定を達成できる。即ち、更新メモリセルの選択タイミングと出力メモリセルの選択タイミングの間の時間関係を矛盾なく、更に学習制御対象となるフィードバック制御系の閉ループ特性も考慮した適切な調整が可能となり、学習収束の安定化を実現できる。
【0109】
次に、2つのメモリセルを同時に更新する場合について、DSP10の各処理について,図14乃至図19を用いて、説明する。
【0110】
[2.2つのメモリセルを同時に更新する場合の処理]
次に、2つのメモリセルを同時に更新する第3の実施形態について、説明する。本発明では図9に示したように、メモリセルに保存した各頂点の高さを折れ線近似する方法をとっているが、第3の実施形態では、線形補間による近似の性質を、より正確に考慮して、学習収束の高速化、高精度化をはかっている。以下、第3の実施形態におけるDSP10の各処理について、説明する。
【0111】
A.フィードバック制御系の演算
前述のメモリセルの更新の場合と同様、AD変換器(図示せず)により、トラッキングエラー信号(TES)をサンプリングし、例えばPID制御系のような従来同様のフィードバック制御演算を行って、フィードバック制御系の出力IFBを算出する。
【0112】
B.学習処理(メモリ更新処理)
▲1▼学習アルゴリズムにより更新する対象メモリセル番号の選択
デイスク回転に同期した時刻t(0≦t<TL,TLはデイスク回転周期)に基づいて、学習アルゴリズムにより更新する対象となるメモリセルを選択する。時刻tはデイスク1回転毎に初期化されるタイマによって計時され、該タイマを読み出すことによって得る。
【0113】
学習結果は、前述の場合(図7)と同様、図14のような長さNのリングバッファ98に格納される。また○印は図7と同様、図6に示した一連のフィードバック制御演算および学習制御演算を行うサンプリング周期Tsを示している。
【0114】
ただし、各メモリセルと時刻tとの対応関係は、図7の場合とは異なる。図12に、隣り合う2つのメモリセルの値C^n、C^(n+1)で表わされる頂点A、Bおよびその直線補間である直線ABを示す。頂点A(nT, C^n), 頂点B( (n+1)T, C^(n+1) )を通る直線の式は、
IFF(t) = C^n + [ ( C^(n+1) - C^n ) / T ] ×ΔT (9)
ただし、ΔT = t - nTとなる。
【0115】
式(9)を変形すると、
IFF(t) = C^n × ( 1 − ΔT/T ) + C^(n+1) × ΔT/T
= IFF(n) + IFF(n+1) (10)
である。ここで、(10)式の右辺第一項、第二項は、それぞれ図12の直線AD、直線BCを示す式になっている。すなわち、頂点A、Bを直線補間した近似直線は、式(10)より明らかなように、直線AD,直線BCを加算合成したものである。
【0116】
以上は、区間 nT <= t < (n+1)Tでの直線近似の説明であるが、他の区間でもまったく同じことになる。したがって、図9のような折れ線近似関数は、結局、図19に示すように、高さC^iで底辺が2Tの、N個の二等辺三角形関数を、間隔Tで配置し、それらの総和をとった関数と等価になる。すなわち、
【0117】
【数1】
である。ただしΛi(t) は以下のように定義される高さ1の三角形関数である。まず、図15(A)に示すような基本三角形関数 Λ(t)を次のように定義する。
【0118】
【数2】
Λi(t)は次式で示すように、基本三角形関数 Λ(t)を時間方向にT間隔で移動したものである。
【0119】
【数3】
ここで,TはN個の三角形関数を配置する時間間隔であるので、T = TL / N である。ただし、Λ0(t)はリングバッファの境界に位置するので、例外的に、以下のように定義される。
【0120】
【数4】
この高さ1で底辺が2Tの三角形関数であるΛ0(t)〜ΛN-1(t)は、それぞれに対応するメモリセルに記憶される頂点の高さC^0〜C^(N-1)が、(11)式で表わされる直線近似関数I^repeat(t)に対して、どの程度関与するかを表わす重みを与えている。すなわち(12)、(14)式および図12、図15(A),(B)より明らかなように、それぞれのメモリセルの値は、そのメモリセルが割り当てられている頂点位置では、1倍すなわち100%の影響を与え、頂点位置からの時間距離が±Tを超える範囲では影響を与えない。また、±Tの範囲においては頂点位置から遠ざかるにつれて、線形に重みが減衰する特徴がある。
【0121】
第3の実施形態においては、後述するように、線形補間のこの特徴を考慮した学習ゲインを設定し、折れ線近似型の学習における収束の高速化、高精度化を図る。
【0122】
そして、図14に示すように、現在時刻tが含まれる時間範囲の両端の境界点に割り当てられた2つのメモリセルが、学習アルゴリズムによる更新対象メモリセルとして選択される。
【0123】
更新対象となるメモリセル番号の決定にあっては、前記タイマより読み出した時刻tに基づき、例えば、下記(15)式の演算を行うことによって、更新対象となる2つのメモリセルに対応するメモリセル番号(iu1,iu2)を決定する。
iu1=floor(t/T)
iu2=iu1+1 if iu1<N−1
iu2=0 if iu1=N−1 (15)
ただし,floor(x)関数は、引数xと等しいかそれより小さい最大の整数値を返す。この式(15)に従って、図14に示すように、現在時刻tにしたがって、隣り合う2つのメモリセルが順次選択される。ただし、iu1がN-1となった場合には、(15)式のようにiu2は0(リングバッファの先頭)となる。
【0124】
この場合、(15)式によって選択された2つのメモリセルに格納されている値c^iu1,c^iu2のみが、次の▲2▼で学習則によって更新される。その他のメモリセルに含まれる値は更新されない。
【0125】
▲2▼対象メモリセルの更新(学習)
▲1▼の(15)式で選択された2つの値c^iu1,c^ui2を、下記(16)式のように同時に更新する。
【0126】
ただし、λは、同時に更新する2つの値の更新比率を与える重み係数であり、0≦λ<1である。また、kは学習ゲイン、Tsはサンプル周期である。
【0127】
λは現在時刻tを使用して、以下(17)式のように決定される。
【0128】
λ=ΔT/T=(t−iu1・T)/T (17)
この関係を図示すると、図16のようになる。図16では、iu1=n、iu2=n+1となった場合を示している。λは該当時間区間nT≦t<(n+1)Tにおいて、現在時刻tと、両端の境界時刻との距離がどのような比率になっているかを与える重み係数である。(16)式による更新後の値c^iu1,c^iu2をリングバッファ98に書き戻す。
【0129】
C.学習結果出力処理(メモリ出力処理)
▲1▼出力対象となるメモリセル番号の選択
先に述べたように学習結果の出力にあたっては、学習の収束の安定性を確保するために進み時間補償Δtlを加味して、前述の(3)式のように出力対象セルのメモリセル番号ioを決定する。
【0130】
io=floor((t+Δtl)/T) (3)
次に、線形補間するため、このメモリセルの隣のメモリセルも選択する。Δtlを加算しているため、(3)式のioはN−1以上になることがある。その場合には、リングバッファ98の先頭に戻って該当するメモリセルを選択する。
【0131】
従って、選択される2つのメモリセル番号io1,io2は、前述の(4)式で表される。
if io≦N−2 then io1=io,io2=io+1
if io=N−1 then io1=N−1,io2=0
if io≧N then io1=io−N,io2=io1+1 (4)
線形補間することで階段状の出力が回避され、特にメモリ長を少なくした時に効果がある。学習結果の出力において、連続する二つのメモリセルを線形補間することによって、従来法での階段状の出力による不連続出力による不具合を回避できる。
【0132】
出力対象メモリセルの選択にあたっては、進み時間補償Δtlを加味しているため、前述の「B.学習処理」プロセスで選択される更新対象メモリセルと、ここで選択される出力対象メモリセルと異なる場合がある。図8は、図14と同じ制御サンプルにおける出力対象メモリセルの選択方法を示している。図14では、更新メモリセルの組として、c^n、c^n+1が選択されるが、図8では、進み時間補償Δtlを加味しているため、次のセルの組c^n+1、c^n+2が選択される例を示している。Δtl>=Tの場合には、更新されるメモリセルの組と、出力用のメモリセルの組は常時異なる。一方、Δtl<Tに設計された場合には、制御サンプルのタイミングによって、学習対象となるセルの組と出力対象となるセルの組が同一になる場合もある。
【0133】
T=TL/Nであり、デイスクの回転周期TLと未知関数を表現する時間分解能を与えるメモリ数Nに依存して決められるが、一方、Δtlは対象となる制御系の位相遅れの補償のために導入されるものであるため、この大小関係は適用される対象によって一般に異なる。
【0134】
▲2▼学習制御系出力値IFFの算出
三角形関数を基本関数として近似関数を表現する場合、▲1▼で選択されたメモリセルの値を使用して、下記(18)式の演算を行い、出力IFFを計算する。
【0135】
IFF=c^io1・(1−λo)+c^io2・λo (18)
ただし、λoは、下記(19)式で求める。
【0136】
ここで、tは現在時刻、Δtlは、進み時間補償値である。
【0137】
図17は、図16と同一のサンプル時刻における出力演算処理を説明しているものである。出力処理においては、進み時間補償値Δtlを加味した時刻(t+Δtl)を使用して、出力対象とするメモリセルの選択、および出力演算処理を行う。図16の学習処理では、現在時刻tに基づくため、区間nT≦t<(n+1)Tが更新対象となり、セルの組cn^,c^n+1が更新対象セルとなったが、図17の出力演算処理の例では、次のセルの組c^n+1、c^n+2が出力演算処理の対象となる。
【0138】
図中に示している三角形関数Λi(t)(これらは高さ1であることに注意)は、それぞれの時間区間でそれぞれのメモリセルの値を補間するための重みを与えていると考えられる。(19)式の演算は、時刻(t+Δtl)におけるその重みの一つλO(<1)を求める演算であり、(18)式によって、両メモリセルを線形補間した値を算出する。
【0139】
D.学習制御系出力値とフィードバック制御値の加算
前述と同様、C▲2▼で求めたIFFとAで計算されたIFBを加算合成して、前述の(6)式のようにVCM駆動信号IVCMを得る。
【0140】
IVCM=IFF+IFB (6)
図18は、2つのメモリセルを更新する学習動作の説明図である。第2の実施形態(図11乃至図13)では、単により近い方のメモリセル値を更新対象に選んでいたにすぎないが、2つのメモリセルを更新したこの実施の形態では、両側のメモリセルの値の更新ゲインを、現在時刻との時間的距離に応じて連続的に変化させるものである。
【0141】
つまり、現在時刻での補間値出力における両側のメモリセル値の関与の度合いを考慮して、両側のメモリ値の更新ゲインを変更する。前述したように、線形補間式(18)に示すように、λo(=ΔT/T)が関与の度合いを示す係数となる。
【0142】
学習式(16)は、このλを考慮して、両側のメモリセルを更新することを示している。図18の例で説明する。図18(a)では、ΔT=0なので、λ=0、すなわち、
c^0(N)=c^0(L)+k・Ts・1・e0
c^1(N)=c^1(L)+k・Ts・0・e0
となり、図18(a)のようにc^0だけが更新される。c^1は明らかに関与しないため、更新されない。
【0143】
図18(b)では、 ΔT=Ts=T/4なので、λ=1/4 すなわち、
c^0(N)=c^0(L)+k・Ts・3/4・e1
c^1(N)=c^1(L)+k・Ts・1/4・e1
となる。すなわち、エラーの3/4に比例する値がc^0に振り分けられて積算され、残りの1/4に比例する値が、c^1に振り分けられる。近さの度合いに合せて、積算量を調整している。
【0144】
図18(c)では、 ΔT=2Ts=T/2なので、λ=1/2 すなわち、
c^0(N)=c^0(L)+k・Ts・1/2・e2
c^1(N)=c^1(L)+k・Ts・1/2・e2
となる。すなわち、エラーの1/2に比例する値がc^0,c^1に均等に振り分けられる。
【0145】
メモリセル両者の丁度中央の時刻であるので、均等に両者を積算するのは理にかなっている。
【0146】
図18(d)では、 ΔT=3Ts=3T/4なので、λ=3/4,すなわち、
c^0(N)=c^0(L)+k・Ts・1/4・e3
c^1(N)=c^1(L)+k・Ts・3/4・e3
となる。
【0147】
すなわち、エラーの1/4に比例する値がc^0に振り分けられ、残りの3/4に比例する値が、c^1に振り分けられる。
【0148】
以上のようにこの実施の形態では、メモリ更新している現在時刻に応じて、線形補間の特性を考慮して、積算量を振り分けているので、より効率的に目標とする未知関数の特性に収束できる。
【0149】
図20は、従来技術と、第1乃至第3の実施の形態を比較するための説明図である。第1乃至第3の実施形態では、従来技術に比し、出力補間処理と進み補償を行うため、フィードフォワード出力が滑らかとなり、且つフィードバック制御系の遅れを補償しているため、メモリ長が短くても、高精度の学習が可能である。又、学習処理を比較すると、線形補間の特性を考慮していない第1の実施の形態では、学習ゲインを適切に選べば、最終的には収束可能であるが、その収束過程においては無駄なプロセスを踏み、その結果、収束過程においては、学習出力があばれて不都合を生じたり、また、収束に至るまでの時間が長くかかったりするおそれがある。
【0150】
これに対し、第3の実施の形態では、そのような学習出力の不必要なあばれなどを回避して、すみやかに収束する学習制御系の構築が可能である。また、第2の実施の形態は、その中間に位置し、第3の実施の形態よりはすくない計算量で、比較的効率的な収束が得られる。実用的には、第2の実施の形態も有効性の高い方法といえる。
【0151】
図21乃至図23は、シュミレーション結果を示す図である。図21は、フィードバック制御系のみで制御した場合のトラック追従誤差を示す比較例である。この場合、1次偏心を±40μm、2次偏心を±20μmを合成して与えている。図22は、同一条件で、従来技術の学習制御系を付加した場合の比較例であり、図23は、第3の実施の形態の学習制御系を付加した実施例である。図22、図23とも、いずれも、1周を32分割し、時刻0より学習を開始しており、上段は、トラック追従誤差TES,下段は、学習結果(フィードフォワード信号)IFFを示す。
【0152】
学習ゲインは、両者とも同一としてあるため、学習の進行のトレンドは、ほぼ同様であるが、図22は、学習結果が階段状となっているため、学習がほぼ収束しても、トラック追従誤差TESが振動し、ある程度以上の精度は得られない。一方、図23の実施例では、学習結果は滑らかであり、学習がほぼ収束すると、トラック追従誤差TESの振動は現れない。
【0153】
このように学習結果のフィードフォワード出力について、補間処理と進み補償を行うことにより、応答波形が振動的になってしまうことを防止し、安定した学習結果を得ることができる。
[他の実施の形態]
図24は、本発明の他のフィードバック制御処理の説明図である。図6の例では、学習処理(B)をしながら、フィードフォワード出力処理(C)を同時に行う場合を示したが、図24では、例えばディスクがドライブに新しく挿入された直後などにあらかじめ、学習処理を行って、リングバッファメモリ98に学習結果を保存しておき、その後のリード・ライト処理中は、リングバッファ98の固定値のフィードフォワード処理を行う。即ち、図6、学習処理Bを省略した図24のような処理を行う。各処理の中身は、前述の処理と同一処理となる。
【0154】
本発明では、図6に示す処理をし続けても良いし、特定の時間だけ図6の処理を行って、その後は、リングバッファ中の値を固定値として使用して、図24のような処理に移行してもよい。
【0155】
MOドライブなど、ランダムアクセスが頻繁な装置では、トラック追従制御の間に煩雑にシーク制御が入る。また、スチル状態の時には、トラックジャンプ(キックバック)なども入る。このような実際の装置においては、後者のような運用方法が実現容易である。
【0156】
一方、CDやDVDなどのように、比較的大きなファイルを連続して読み出す用途などでは、図6の処理をし続ける方法も実現しやすい。
【0157】
また、リングバッファメモリ98の初期状態についても、いくつかのバリエーションが考えられる。デイスク挿入直後など、始めて学習する場合には、リングバッファメモリ98の初期値はオールゼロで学習開始するのが基本的と考えられるが、その後は、既に学習された値を格納した状態を初期状態として、学習を開始することによって、学習収束時間の短縮が図れる。
【0158】
また、図3のように、学習制御部82をフィードバック制御部80とキャリッジ駆動部54との間に設けた場合には、フィードバック制御部80から出力されるキャリッジ駆動部54に対するフィードバック電流そのものを学習対象としているため、フィードバック電流と同じ次元を持つ補償信号の学習結果が得られる。このため、ノイズの少ない波形が学習でき、また学習結果がフィードバック電流そのものであることから、シーク制御、オントラック制御、キックバック制御等の際に、直接フィードバック制御系にフィードフォワード電流として出力して利用できる利点がある。
【0159】
図25は、本発明の記憶装置のヘッドの位置決め制御系の第2の実施形態のブロック図である。この第2実施形態にあっては、学習制御部104をトラッキングエラー検出部78とフィードバック制御部80との間に設けている。
【0160】
トラッキングエラー検出部78からのトラッキングエラー信号TESを学習制御部104に入力して学習処理し、学習結果として得られた学習トラッキングエラー信号TES^repeatを加算点106でトラッキングエラー検出部78からのトラッキングエラー信号TESに加え、フィードバック信号TESFBとしてフィードバック制御部80に入力している。
【0161】
この学習制御部104は、トラッキングエラー信号TESを入力して学習し、学習制御信号として学習トラッキングエラー信号TES^repeatを出力する以外の基本的な構成は、図5の第1実施形態と同じである。
【0162】
この図25の学習制御部104による学習アルゴリズムは、図5に示した第1実施形態における周期性のフィードバック電流の代わりに、トラッキングエラー信号TESを対象に1周期ごとの時間関数を定義し、同様にN分割した各矩形関数、三角形関数の高さCi^として近似関数TES^repeat(t)を求めている。
【0163】
図26は、図4の学習制御部82を備えたデイスク装置における位置決め制御のフローチャートである。まずステップS1で装置に媒体をロードすると、ステップS2で所定の媒体ロードシーケンスに従った媒体ロード処理が実行される。この媒体ロード処理において、新たに本発明の学習制御部82によるステップS3の学習モードによる処理が実行される。
【0164】
この学習モードによる学習処理の終了は、学習回数、学習時間、トラッキングエラー信号TESの評価等で学習収束が判断される。例えば、学習の終了判定を時間設定で行う場合、学習開始後のデイスクの回転回数をカウントし、規定回数で終了とする。
【0165】
ステップS4で学習終了がチェックされると、ステップS5に進み、学習結果出力モードの処理に移行する。この学習結果出力モードにあっては、ステップS3で獲得された学習結果を固定値としてフィードバック制御系にフィードフォワード出力することになる。
【0166】
このため、ステップS6以降のシーク制御及びトラッキング制御にあっては、学習結果に基づくフィードフォワード出力によって、媒体の回転に同期した偏心外乱、特に媒体偏心に対応したキャリッジの往復移動に伴う移動速度ゼロのタイミングで起きるピーク的な摩擦外乱が効果的に抑圧され、フィードバック制御系から見ると、周期外乱のない安定した制御環境が得られている。
【0167】
ステップS5の学習結果出力モード以降の処理にあっては、ステップS6でシーク制御があれば、ステップS7に進み、キャリッジを目標トラックに向けて速度制御して位置決めするシーク処理いわゆる粗制御(コアース制御)を行い、このシーク制御によってステップS8で目標トラックにオントラックすると、ステップS9で目標トラックセンタに光ビームを追従させるトラッキング制御を行う。
【0168】
このステップS5の学習結果出力モードの処理に対応したステップS6−S9のシーク制御またはオントラック制御は、ステップS10で媒体排出が判別されるまで繰り返され、媒体排出があると再びステップS1に戻り、次の媒体ロードをもってステップS3の学習モードによる学習処理を改めて行うことになる。またステップS11で終了指示があれば一連の処理を終了する。
【0169】
ここで学習制御部82によるステップS4の学習モードによる処理は、近似関数の獲得動作時において、デイスク半径方向位置の複数箇所で、それぞれの箇所に対する近似関数の獲得動作を行う。このとき学習制御部82は、複数箇所での近似関数獲得動作に、既に別の箇所で獲得された近似関数が存在する場合、既に存在している近似関数データを初期値として学習アルゴリズムを適用する。
【0170】
また学習制御部82は、学習後のフィードフォワード時となるステップS5の学習結果出力モードの処理にあっては、その時の半径方向位置に応じて使用する近似関数を選択し、フィードフォワードする。
【0171】
例えば、デイスクの内周から外周までの間に15000本のトラックがある例を考える。まず、中周付近となる7500本目付近で近似関数獲得動作を行う。次に、内周付近での近似関数獲得のために、2500本目付近にシーク移動し、2500本目付近で、別に用意されている内周用の近似関数獲得のためのメモリセルを使用して、近似関数獲得動作を行う。
【0172】
次に、外周付近の近似関数獲得のために12500本目付近にシーク移動し、12500本目付近で、別に用意されている外周用の近似関数獲得のためのメモリセルを使用して、近似関数獲得動作を行う。デイスク回転100回で、学習が終わるとすると、例えば、7500本目で行う学習は、7500本目から7600本目の間で行われる。
【0173】
その後に行われる内周での学習においては、その近似関数は中周で獲得された関数とほぼ等しいものと考えられるので、近似関数の初期値(メモリセルの各値の初期値)をゼロから開始するのではなく、中周での学習結果を、内周のメモリセルにコピーし、それを初期値として学習を開始することにより、学習の短縮ができ、例えば、デイスク回転50回で終了することができる。外周での学習も、同様に学習時間の短縮が可能になる。
【0174】
以上を例えば、媒体ロード時に行う。内周用、中周用、外周用の3つの近似関数が用意される。以後の稼動状態においては、1から5000本目までのトラックに移動して、リード・ライト動作をする場合には、2500本目付近で獲得された近似関数をフィードフォワードする。
【0175】
また5001本目から10000本目までのトラックに移動して、リード・ライト動作をする場合には、7500本目付近で獲得された近似関数をフィードフォワードする。更に10001本目から15000本目までのトラックに移動して、リード・ライト動作する場合には、12500本目付近で獲得された近似関数をフィードフォワードする。
【0176】
以上により、例えば、中周付近1個所で得られた近似関数を、内周から外周までの全域で用いる場合に比べて、デイスクのトラックの真円度が内周と外周で異なっていたり、スピンドル回転に伴う周期外乱の位相や振幅の内外周での差が無視できなかったり、精粗一体型の構造を持つピックアップを使用する場合、内周と外周で摩擦の大きさが異なる場合があっても、より高精度なトラック追従動作が行える。
【0177】
図27は,図5の学習制御部82における学習モードの際の学習処理のフローチャートである。この学習処理にあっては、まずステップS21で、媒体1回転ごとに得られるインデックスの有無をチェックしており、インデックスが得られるとステップS22に進み、現在時刻tをt=0にリセットし、ステップS23でサンプルタイミングか否かチェックする。
【0178】
サンプルタイミングであれば、ステップS24で制御信号としての電流指示値IFBをサンプリングし、ステップS25でそのときの時刻tから前述のように、メモリセルのアドレスi(図20に示した第1、第2の実施の形態では、1つ、第3の実施の形態では、2つ)を計算し、ステップS26でセルアドレスiの格納値c^[i]を読み出す。
【0179】
続いて,ステップS27で,新たな格納値c^[i]を算出し、ステップS28でメモリのセルを新たに演算した格納値を記憶して更新する。続いてステップS29で、出力用に算出したセルアドレス,即ち制御時間ΔTl分だけ先の2つのセルアドレスの格納値を読み出して、それを線形補間して、フィードバック制御系にフィードフォワード出力を行う。このようなステップS21−S29の処理を、ステップS30で学習終了条件,例えば予め設定した学習時間に達するまで繰り返す。
【0180】
図28は、図5の学習制御部82の学習結果出力モードにおけるフィードフォワード出力処理のフローチャートである。このフィードフォワード出力処理にあっては、ステップS31で,媒体1回転ごとに得られるインデックスの有無をチェックしており、インデックスが得られると、ステップS32で現在時刻tをt=0にリセットし、ステップS33で出力タイミングか否かチェックする。
【0181】
この出力タイミングは、例えば図27の学習モードの際のサンプリング周期Tsと同じ出力周期で決まるタイミングとする。ステップS33で出力タイミングが判別されると、ステップS34で,現在時刻tに進み時間Δtlを加算した時間に基づくメモリセルのアドレスi,i+1の計算を行い、ステップS35で2つのセルアドレスの格納値を読み出して、線形補間して、フィードバック制御系にフィードフォワード出力を行う。そしてステップS36で媒体排出があるか、あるいはステップS37で装置の終了指示があれば、フィードフォワード出力を終了する。
【0182】
尚、上記の実施形態は光学的記憶装置を例にとるものであったが、磁気的記憶装置や他の適宜の記憶方式の装置に適用でき、デイスクは、円盤形状のもののみならず、カード形状のものを含む。また本発明は上記の実施形態に限定されず、その目的と利点を損なわない適宜の変形を含む。また本発明は上記の実施形態の数値による限定は受けない。
【0183】
(付記1)デイスク媒体の任意のトラック位置に移動するヘッドと、前記ヘッドによる媒体上のトラックの所定位置を基準とした位置ずれ量に応じた位置信号を検出する位置信号検出部と、前記位置信号から、前記位置ずれ量を零に抑圧するように前記ヘッドを移動する制御信号を演算するフィードバック制御部と、前記制御信号に基づき、前記ヘッドを駆動する駆動部と、周期性外乱に伴う前記デイスク回転1周分の未知の関数を、前記デイスク媒体の回転1周分の時間をN分割した各区間の高さで近似推定した近似関数として学習アルゴリズムによりN個のメモリセルを備えたメモリに獲得する学習制御部とを有し、前記学習制御部は、前記学習アルゴリズムに従い、前記媒体回転1周分の時間をN分割した時間以下のサンプル周期で、前記位置信号に従う信号をサンプルし、前記信号値に応じて、前記サンプル周期に同期して、前記サンプル時刻に対応する1個または複数個の前記メモリセルを更新するとともに、前記媒体回転1周分の時間をN分割した時間以下の出力周期で、前記出力時刻に対応するセル位置にある2つのメモリセルの値を読み出し、両メモリセルの値を、前記出力時刻に基づいて補間処理して、周期性外乱補償信号を生成することを特徴とするデイスク装置。
【0184】
(付記2)前記学習制御部の前記学習アルゴリズムは、前記サンプルされた信号に所定あるいは可変とされるゲインを乗じ、その演算結果を更新前のメモリセル値に加算することによって更新後のメモリセル値を算出することを特徴とする付記1のデイスク装置。
【0185】
(付記3)前記学習制御部は、前記学習アルゴリズムにより更新対象とするメモリセルよりも所定の時間進み量だけ進んだ時刻に割り当てられた2つのメモリセルの値を読み出し、両メモリセルの値を補間処理して、前記所定の時間進み量だけ進んだ時刻に対応する周期性外乱補償信号を生成することを特徴とする付記1のデイスク装置。
【0186】
(付記4)前記学習制御部は、前記位置信号に従う信号をサンプルし、前記サンプル時刻に対応する2つのメモリセルを更新対象として選択し、その値を学習アルゴリズムにより更新して、前記未知の関数を学習することを特徴とする付記1のデイスク装置。
【0187】
(付記5)前記学習制御部の前記学習アルゴリズムは、更新対象となる2つのメモリセルを更新するとき、前記サンプル時刻に応じて2つのメモリセルに対する更新ゲインを変化させ、2つのメモリセルの更新バランスを調整することを特徴とする付記4のデイスク装置。
【0188】
(付記6)前記学習制御部は、前記位置信号に従う信号をサンプルし、前記サンプル時刻に近い時刻に割り当てられた1つの前記メモリセルの値を学習アルゴリズムにより更新して、前記未知の関数を学習することを特徴とする付記1のデイスク装置。
【0189】
(付記7)付記1において、前記学習制御部は、装置に対する前記媒体の挿入直後のタイミングで学習制御を行い、学習後のトラッキング制御時に、学習結果を出力して周期性外乱を除去するフィードフォワード制御を行うことを特徴とするデイスク装置。
【0190】
(付記8)付記7において、前記学習制御部は、学習後のトラックジャンプ時及びシーク制御時に、学習結果を出力して周期性外乱を除去するフィードフォワード制御を行うことを特徴とするデイスク装置。
【0191】
(付記9)付記1において、前記学習制御部は、前記近似関数の獲得動作時において、デイスク半径方向位置の複数箇所で、それぞれの箇所に対する近似関数の獲得動作を行い、前記学習後のフィードフォワード時においては、その時の半径方向位置に応じて、使用する近似関数を選択し、フィードフォワードすることを特徴とするデイスク装置。
【0192】
(付記10)付記9において、前記学習制御部は、複数箇所での近似関数獲得動作に関し、既に別の箇所で獲得された近似関数が存在する場合、既に存在している近似関数データを初期値として学習アルゴリズムを適用することを特徴とするデイスク装置。
【0193】
(付記11)付記1において、前記ヘッドは、媒体のトラックを横切る方向に移動自在なキャリッジ上に対物レンズをフォーカス制御自在に搭載し、前記キャリッジの移動により光ビームをトラックに追従させるトラッキング制御と光ビームを任意のトラック位置に移動するシーク制御の両方を行う精粗一体制御型の構造を備えたことを特徴とするデイスク装置。
【0194】
(付記12)デイスク媒体の任意のトラック位置に移動するヘッドの前記デイスク媒体上のトラックの所定位置を基準とした位置ずれ量に応じた位置信号を検出するステップと、前記位置信号から、前記位置ずれ量を零に抑圧するように前記ヘッドを移動する制御信号を演算するフィードバック制御ステップと、前記制御信号に基づき、前記ヘッドを駆動する駆動部を駆動するステップと、前記媒体回転1周分の時間をN分割した時間以下のサンプル周期で、前記位置信号に従う信号をサンプルし、前記信号値に応じて、前記サンプル周期に同期して、前記サンプル時刻に対応する1個または複数個の前記メモリセルを更新するとともに、前記媒体回転1周分の時間をN分割した時間以下の出力周期で、前記出力時刻に対応するセル位置にある2つのメモリセルの値を読み出し、両メモリセルの値を、前記出力時刻に基づいて補間処理して、周期性外乱補償信号を生成する学習制御ステップとを有することを特徴とするデイスク装置のトラック追従制御方法。
【0195】
(付記13)付記12のデイスク装置のトラック追従制御方法において、前記学習制御ステップは、前記位置信号に従う信号をサンプルし、前記サンプル時刻に対応する2つの前記メモリセルの値を更新して、前記未知の関数を学習することを特徴とするデイスク装置のトラック追従制御方法。
【0196】
(付記14)付記12のデイスク装置のトラック追従制御方法において、前記学習制御ステップは、前記位置信号に従う信号をサンプルし、前記サンプル時刻に近い時刻の前記メモリセルの値を更新して、前記未知の関数を学習することを特徴とするデイスク装置のトラック追従制御方法。
【0197】
(付記15)前記学習制御ステップは、装置に対する前記媒体の挿入直後のタイミングで学習制御を行い、学習後のトラッキング制御時に、学習結果を出力して周期性外乱を除去するフィードフォワード制御を行うことを特徴とする付記12のデイスク装置のトラック追従制御方法。
【0198】
(付記16)前記学習制御ステップは、学習後のトラックジャンプ時及びシーク制御時に、学習結果を出力して周期性外乱を除去するフィードフォワード制御を行うことを特徴とする付記15のデイスク装置のトラック追従制御方法。
【0199】
(付記17)前記学習制御ステップは、前記近似関数の獲得動作時において、デイスク半径方向位置の複数箇所で、それぞれの箇所に対する近似関数の獲得動作を行い、前記学習後のフィードフォワード時においては、その時の半径方向位置に応じて、使用する近似関数を選択し、フィードフォワードすることを特徴とする付記12のデイスク装置のトラック追従制御方法。
【0200】
(付記18)付記12のデイスク装置のトラック追従制御方法において、前記学習制御ステップの更新ステップは、前記サンプルされた信号に所定あるいは可変とされるゲインを乗じ、その演算結果を更新前のメモリセル値に加算することによって更新後のメモリセル値を算出することを特徴とするデイスク装置のトラック追従制御方法。
【0201】
(付記19)付記12のデイスク装置のトラック追従制御方法において、前記学習制御ステップは、前記学習アルゴリズムにより更新対象とするメモリセルよりも所定の時間進み量だけ進んだ時刻に割り当てられた2つのメモリセルの値を読み出し、両メモリセルの値を補間処理して、前記所定の時間進み量だけ進んだ時刻に対応する周期性外乱補償信号を生成することを特徴とするデイスク装置のトラック追従制御方法。
【0202】
(付記20)付記12のデイスク装置のトラック追従制御方法において、前記学習制御ステップの更新ステップは、前記位置信号に従う信号をサンプルし、前記サンプル時刻に対応する2つのメモリセルを更新対象として選択し、その値を学習アルゴリズムにより更新して、前記未知の関数を学習することを特徴とするデイスク装置のトラック追従制御方法。
【0203】
【発明の効果】
以上説明したように、本発明によれば、学習制御部により、高速なメモリ更新レートと、出力レートと、補間処理を組み合わせることで、第1に、階段状出力を回避し、階段状出力によって高周波外乱をフィードフォワードしてしまう不具合を回避して、高精度なトラック追従制御を実現できる。特に、MOなどのリムーバブルメディアでは、HDDなどに比べて偏心量が比較的大きいのがひとつの特徴だが、偏心量の大きい媒体を使用する場合、周期性外乱の振幅が大きくなり学習結果の階段状出力の不連続性が顕著になる(つまり一段一段の高さの差が顕著になる)ため、線形補間して平滑化する効果が大きい。又、所定の時間進み量だけ進んだ時刻に対応する周期性外乱補償信号を生成することにより、制御対象の位相遅れ等の時間遅れを考慮し、時間的に進んだ学習結果をフィードフォワード出力するため、いわゆる位相進みフィルタ等を使用する必要はない。このように学習結果のフィードフォワード出力について進み補償を行うことにより、進み補償を行っていない場合の応答波形が振動的になってしまうことを防止し、安定した学習結果を得ることができる。
【0204】
また、メモリ長Nによるデイスク回転1周分の時間の分割周期(TL/N)よりも細かい学習結果出力周期と、上記線形補間処理の組み合わせにより、非常にスムースな周期性外乱補償信号の出力が可能で、大変高精度なトラック追従制御の実現が可能である。
【0205】
更に、階段状出力を回避しているので、メモリ長(分割数)を削減可能である。即ち、抑圧したい周期性外乱の周波数範囲(一般にはある周波数以下)に応じて、メモリ長を削減したい要求が、従来よりあったが、従来法では、階段状出力の不具合のために、ある分割数以下にはできなかった。そのため、不必要に高周波な周波数範囲まで学習対象としている場合があった。不必要に高周波な周波数成分まで学習対象とした場合、非周期性外乱の平均化効果が薄れ、学習結果がノイジーになってトラック追従精度が損なわれる場合があった。また特に、媒体上のある特定の半径方向位置で学習動作を行い、その後は学習結果を固定値としてフィードフォワードする方式をとった場合、高周波な周期性外乱は半径方向位置で異なる場合があり、学習した場所では有効な高周波の周期性外乱が、他の場所では外乱になってしまって、かえってトラック追従精度を損なう原因となる場合があった。このような場合に分割数を減らして、学習対象とする周波数範囲を限定する必要がある。本発明では、従来技術に比べて、大幅にメモリ長(分割数)を減らせるため、このような要求にこたえられる。
【0206】
しかも、分割数を減らした場合の副次的効果として、不要な高周波ノイズの平均効果の向上により、学習波形出力に含まれる高周波ノイズを減らし、より高精度なトラック追従精度が期待できる。また、高周波な非周期性外乱の平均化効果も期待できる。
【0207】
また、分割数を減らした場合の第2の副次的効果として、学習の収束時間の短縮がはかれる。例えば、メモリ長を半減した場合、同じ学習ゲインの大きさにおいて、学習の収束に必要な収束時間を半減できる。これは、例えば、媒体挿入後のロードシーケンスなどで外乱学習をする場合、デイスク挿入後から、実際にアクセス可能になるまでの立上げ時間の短縮に寄与できる。
【図面の簡単な説明】
【図1】本発明の一実施の形態のデイスクドライブの斜視図である。
【図2】図1のドライブの断面図である。
【図3】フィードバック制御部と駆動部との間に学習制御部を設けた本発明の第1実施形態のブロック図である。
【図4】図3の制御系の構成図である。
【図5】図4の学習制御部の機能ブロック図である。
【図6】図3の制御系の学習モードにおける処理の説明図である。
【図7】本発明の第1の実施の形態の学習処理の説明図である。
【図8】本発明の第1の実施の形態の学習結果出力処理の説明図である。
【図9】本発明の第1の実施の形態の直線補間による折れ線近似法の説明図である。
【図10】本発明の第1の実施の形態の学習動作の説明図である。
【図11】本発明の第2の実施の形態の学習処理の説明図である。
【図12】本発明の第2の実施の形態の直線補間の説明図である。
【図13】本発明の第2の実施の形態の学習動作の説明図である。
【図14】本発明の第3の実施の形態の学習処理の説明図である。
【図15】本発明の第3の実施の形態の三角形関数による線形補間の説明図である。
【図16】本発明の第3実施の形態の学習動作の説明図である。
【図17】本発明の第3の実施の形態の線形補間処理と時間進み補償の関係の説明図である。
【図18】本発明の第3の実施の形態の学習過程の説明図である。
【図19】本発明の第3の実施の形態の三角形関数の合成による折れ線近似法の説明図である。
【図20】従来技術と本発明の各実施の形態の学習処理の比較図である。
【図21】比較例としてのフィードバック制御系のみのトラッキングエラー信号の波形図である。
【図22】比較例としての従来の学習制御による学習開始から終了までのトラッキングエラー信号及びフィードフォワード信号の波形図である。
【図23】本発明の実施例の学習制御による学習開始から終了までのトラッキングエラー信号及びフィードフォワード信号の波形図である。
【図24】本発明の他の制御系の学習結果出力モードの説明図である。
【図25】トラッキングエラー検出部とフィードバック制御部との間に学習制御部を設けた本発明の第2の実施形態のブロック図である。
【図26】図3の媒体処理のフローチャート図である。
【図27】図26の学習制御部の学習モード時のフローチャート図である。
【図28】図26の学習結果出力モードのフローチャート図である。
【図29】固定摩擦による周期性外乱を打ち消すための理想的なポジショナ駆動電流の説明図である。
【図30】シングル駆動型のヘッド機構における移動速度に対する固定摩擦の特性図である。
【図31】従来の学習制御の構成図である。
【図32】従来の学習制御の説明図である。
【図33】従来の学習関数の説明図である。
【符号の説明】
10:DSP
54:VCM(ボイスコイルモータ)
64:MO媒体
68:キャリッジ
70:対物レンズ
72:固定光学系
76:トラッキングエラー検出部(位置信号検出部)
78,84,105:加算部
80:フィードバック演算部
82,104:学習制御部
92:制御部
94:サンプル処理部
96:近似関数演算部
98:リングメモリ
100:フィードフォワード出力部(FF出力部)
Claims (6)
- デイスク媒体の任意のトラック位置に移動するヘッドと、
前記ヘッドによる媒体上のトラックの所定位置を基準とした位置ずれ量に応じた位置信号を検出する位置信号検出部と、
前記位置信号から、前記位置ずれ量を零に抑圧するように前記ヘッドを移動する制御信号を演算するフィードバック制御部と、
前記制御信号に基づき、前記ヘッドを駆動する駆動部と、
周期性外乱に伴う前記デイスク回転1周分の未知の関数を、前記デイスク媒体の回転1周分の時間をN分割した各区間の高さで近似推定した近似関数として、学習アルゴリズムによりN個のメモリセルを備えたメモリに獲得する学習制御部とを有し、
前記学習制御部は、
前記学習アルゴリズムに従い、前記媒体回転1周分の時間をN分割した時間より短いサンプル周期で、前記位置信号に従う信号をサンプルし、前記信号値に応じて、前記サンプル周期に同期して、前記サンプル時刻に対応する1個または複数個の前記メモリセルを更新とともに、
前記媒体回転1周分の時間をN分割した時間より短い出力周期で、前記学習アルゴリズムにより更新対象とするメモリセルよりも所定の時間進み量だけ進んだ時刻に割り当てられたセル位置にある2つのメモリセルの値を読み出し、両メモリセルの値を、補間処理して、前記所定の時間進み量だけ進んだ時刻に対応する周期性外乱補償信号を生成する
ことを特徴とするデイスク装置。 - 前記学習制御部の前記学習アルゴリズムは、
前記サンプルされた信号に所定あるいは可変とされるゲインを乗じ、その演算結果を更新前のメモリセル値に加算することによって更新後のメモリセル値を算出することを
特徴とする請求項1のデイスク装置。 - 前記学習制御部は、
前記位置信号に従う信号をサンプルし、前記サンプル時刻に近い時刻に割り当てられた1つの前記メモリセルの値を学習アルゴリズムにより更新して、前記未知の関数を学習することを
特徴とする請求項1のデイスク装置。 - 前記学習制御部は、
前記位置信号に従う信号をサンプルし、前記サンプル時刻に対応する2つのメモリセルを更新対象として選択し、その値を学習アルゴリズムにより更新して、前記未知の関数を学習することを
特徴とする請求項1のデイスク装置。 - デイスク媒体の任意のトラック位置に移動するヘッドの前記デイスク媒体上のトラックの所定位置を基準とした位置ずれ量に応じた位置信号を検出するステップと、
前記位置信号から、前記位置ずれ量を零に抑圧するように前記ヘッドを移動する制御信号を演算するフィードバック制御ステップと、
前記制御信号に基づき、前記ヘッドを駆動する駆動部を駆動するステップと、
前記媒体回転1周分の時間をN分割した時間より短いサンプル周期で、前記位置信号に従う信号をサンプルし、前記信号値に応じて、前記サンプル周期に同期して、前記サンプル時刻に対応する1個または複数個の前記メモリセルを更新するとともに、前記媒体回転1周分の時間をN分割した時間より短い出力周期で、前記学習アルゴリズムにより更新対象とするメモリセルよりも所定の時間進み量だけ進んだ時刻に割り当てられたセル位置にある2つのメモリセルの値を読み出し、両メモリセルの値を、補間処理して、前記所定の 時間進み量だけ進んだ時刻に対応する周期性外乱補償信号を生成するステップとを有することを
特徴とするトラック追従制御方法。 - 前記学習制御部の前記学習アルゴリズムは、
前記サンプル時刻に応じて前記2つのメモリセルに対する第1、第2のゲインを変化し、前記サンプルされた信号に各々第1のゲイン、第2のゲインを乗じ、その演算結果を、更新前の前記2つのメモリセルのメモリセル値の各々に加算して、前記更新対象となる2つのメモリセルを更新し、前記2つのメモリセルの更新バランスを調整することを
特徴とする請求項4のデイスク装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001135470A JP4265874B2 (ja) | 2000-07-10 | 2001-05-02 | デイスク装置及びトラック追従制御方法 |
US09/899,434 US6721247B2 (en) | 2000-07-10 | 2001-07-05 | Disk apparatus and track following control method |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000-208946 | 2000-07-10 | ||
JP2000208946 | 2000-07-10 | ||
JP2001135470A JP4265874B2 (ja) | 2000-07-10 | 2001-05-02 | デイスク装置及びトラック追従制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002093085A JP2002093085A (ja) | 2002-03-29 |
JP4265874B2 true JP4265874B2 (ja) | 2009-05-20 |
Family
ID=26595737
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001135470A Expired - Fee Related JP4265874B2 (ja) | 2000-07-10 | 2001-05-02 | デイスク装置及びトラック追従制御方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US6721247B2 (ja) |
JP (1) | JP4265874B2 (ja) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100677097B1 (ko) * | 2000-08-26 | 2007-02-05 | 삼성전자주식회사 | 광 기록/재생 장치에서 학습 제어를 이용한 외란 보상장치 및 방법과, 그를 이용한 광 기록 매체 드라이브 서보시스템 |
US7185364B2 (en) * | 2001-03-21 | 2007-02-27 | Oracle International Corporation | Access system interface |
KR100400045B1 (ko) * | 2001-09-03 | 2003-09-29 | 삼성전자주식회사 | 외란 제거 장치 및 방법 |
JP4160284B2 (ja) * | 2001-09-12 | 2008-10-01 | 松下電器産業株式会社 | 光デイスク装置及びフォーカス制御方法 |
JP3805309B2 (ja) * | 2003-01-30 | 2006-08-02 | ファナック株式会社 | サーボモータ駆動制御装置 |
US20040225382A1 (en) * | 2003-05-09 | 2004-11-11 | Phil Brown | Jerk profile, vector motion control and real time position capture in motion control systems |
TWI316243B (en) * | 2005-07-14 | 2009-10-21 | Quanta Storage Inc | A seeking method of an optical disk player |
JP4473832B2 (ja) | 2006-03-31 | 2010-06-02 | 東芝ストレージデバイス株式会社 | ディスク装置、位置決め制御回路及びそれを用いた情報処理装置 |
JP4411428B2 (ja) * | 2006-03-31 | 2010-02-10 | 東芝ストレージデバイス株式会社 | ヘッド位置制御方法、ヘッド位置制御装置およびディスク装置 |
WO2009154003A1 (ja) * | 2008-06-20 | 2009-12-23 | パナソニック株式会社 | 焦点位置制御装置及びそれを備えた光ディスク装置並びに焦点位置制御方法 |
JP2023039119A (ja) | 2021-09-08 | 2023-03-20 | 株式会社東芝 | 磁気ディスク装置及びハーモニクス外乱に対応する高調波の補償方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5268834A (en) | 1991-06-24 | 1993-12-07 | Massachusetts Institute Of Technology | Stable adaptive neural network controller |
JPH0877589A (ja) | 1994-09-05 | 1996-03-22 | Mitsubishi Electric Corp | 光ディスク装置 |
JP3559209B2 (ja) | 1998-12-24 | 2004-08-25 | 富士通株式会社 | 記憶装置 |
JP3832998B2 (ja) | 1999-03-30 | 2006-10-11 | 富士通株式会社 | 光学式情報記録再生装置 |
JP3552158B2 (ja) | 1999-04-08 | 2004-08-11 | 富士通株式会社 | 記憶装置 |
-
2001
- 2001-05-02 JP JP2001135470A patent/JP4265874B2/ja not_active Expired - Fee Related
- 2001-07-05 US US09/899,434 patent/US6721247B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US6721247B2 (en) | 2004-04-13 |
JP2002093085A (ja) | 2002-03-29 |
US20020016642A1 (en) | 2002-02-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3559209B2 (ja) | 記憶装置 | |
JP4265874B2 (ja) | デイスク装置及びトラック追従制御方法 | |
JP3552158B2 (ja) | 記憶装置 | |
US7835236B2 (en) | Servo control apparatus and method, and disk recording or playback apparatus | |
JP4160284B2 (ja) | 光デイスク装置及びフォーカス制御方法 | |
KR950001610B1 (ko) | 자기헤드 이동속도 제어장치 | |
US20040047066A1 (en) | Method for eccentric control of magnetic disc, record medium with recorded data on this method, and magnetic disc comprising this method | |
US5566148A (en) | Optical disk tracking system for searching a target track based on a table of compensation reference velocity | |
US5742568A (en) | Tracking controller and seek controller for optical recording device | |
US20080137500A1 (en) | Method and apparatus for controlling the movement of a head in a disk drive | |
US7120101B2 (en) | Head follow-up control method, head follow-up control device and storage device thereof | |
JP4756075B2 (ja) | 光ディスク制御装置 | |
JP3484039B2 (ja) | ディスク装置 | |
JP2009146491A (ja) | 光ディスク装置 | |
JP2008027575A (ja) | トラッキング制御装置 | |
JP4041905B2 (ja) | トラッキング制御装置 | |
JP2795998B2 (ja) | 磁気ディスク装置の速度制御装置 | |
JP4205864B2 (ja) | トラッキング制御装置及びディスク装置 | |
JP3699263B2 (ja) | トラッキング制御装置 | |
JP2621439B2 (ja) | ディスク装置の位置決め装置 | |
JPH1027444A (ja) | ディスク装置のポジション感度調整方法 | |
JP2004326940A (ja) | トラッキング制御装置及びその制御装置を備える記憶装置 | |
JP2000215469A (ja) | 光ディスク駆動装置 | |
JP2007504585A (ja) | ディスクドライブ装置 | |
JP2005182968A (ja) | 光ディスク装置及びその偏芯補正方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080317 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080725 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080826 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081027 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090210 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090212 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120227 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130227 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130227 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140227 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |