CN115706016A - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN115706016A
CN115706016A CN202210602143.4A CN202210602143A CN115706016A CN 115706016 A CN115706016 A CN 115706016A CN 202210602143 A CN202210602143 A CN 202210602143A CN 115706016 A CN115706016 A CN 115706016A
Authority
CN
China
Prior art keywords
semiconductor chip
pattern
substrate
semiconductor
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210602143.4A
Other languages
English (en)
Inventor
森山豊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Publication of CN115706016A publication Critical patent/CN115706016A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H01L21/681—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment using optical controlling means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/5448—Located on chip prior to dicing and remaining on chip after dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

本发明提供能实现低成本化的半导体装置及其制造方法。半导体制造方法包括以下工序：准备基板(20)和半导体芯片(10)，所述基板(20)在第一面(20a)设有第一图案(22a)，所述半导体芯片(10)具有第二面(10a)和与所述第二面相对的第三面(10b)，在所述第二面设有第二图案(19)；以及从所述基板的第一面侧识别所述第一图案，从所述半导体芯片的所述第三面侧透过所述半导体芯片来识别所述第二图案，基于所述第一图案和所述第二图案的识别结果来将所述半导体芯片(10)与基板(20)对位，以所述第二面与所述第一面对置的方式将所述半导体芯片接合于所述基板。

Description

半导体装置及其制造方法
技术领域
本发明涉及半导体装置及其制造方法，例如涉及接合有半导体芯片的半导体装置及其制造方法。
背景技术
GaN HEMT(Gallium Nitride High Electron Mobility Transistor：氮化镓高电子迁移率晶体管)等氮化物半导体装置被用于移动通信的基站用的高频功率放大装置等。已知将GaN HEMT等的半导体芯片面朝上(face up)安装于散热性构件上(例如专利文献1)。
现有技术文献
专利文献
专利文献1：日本特开2019－176149
在面朝上安装中，将接合线用于与半导体芯片的电连接，因此高频特性容易劣化。为了提高高频特性，考虑将半导体芯片倒装(flip chip)接合(即面朝下安装)。在将半导体芯片倒装接合于基板的情况下，使用倒装接合机(flip chip bonder)。但是，倒装接合机的机构复杂，将半导体芯片搭载于基板的生产节拍时间(takt time)长。因此，不适合批量生产，会高成本化。
发明内容
本公开是鉴于上述问题而完成的，其目的在于提供能实现低成本化的半导体装置及其制造方法。
本公开的一个实施方式是半导体装置的制造方法，包括以下工序：准备第一基板和半导体芯片，所述第一基板在第一面设有第一图案，所述半导体芯片具有第二面和与所述第二面相对的第三面，在所述第二面设有第二图案；从离所述第一基板的所述第一面和与所述第一面相对的面中的所述第一面近的位置识别所述第一图案；从离所述半导体芯片的所述第二面和所述第三面中的所述第三面近的位置透过所述半导体芯片来识别所述第二图案；基于所述第一图案和所述第二图案的识别结果来将所述半导体芯片与所述第一基板对位；以及以所述第二面与所述第一面对置的方式将所述半导体芯片接合于所述第一基板。
本公开的一个实施方式是半导体装置，具备：基板，在第一面设有第一图案；以及半导体芯片，具有第二面和与所述第二面相对的第三面，在所述第二面设有第二图案，所述第三面的算术平均粗糙度为0.1μm以下，所述半导体芯片以所述第二面与所述第一面对置的方式接合于所述基板上，所述半导体芯片对于可见光和红外光的波长中的至少一部分波长的光是透明的。
发明效果
根据本公开，能提供能实现低成本化的半导体装置及其制造方法。
附图说明
图1是表示实施例1中的半导体芯片的俯视图。
图2是表示实施例1中的半导体芯片的剖视图。
图3A是表示实施例1中的半导体芯片的制造方法的剖视图。
图3B是表示实施例1中的半导体芯片的制造方法的剖视图。
图3C是表示实施例1中的半导体芯片的制造方法的剖视图。
图4A是表示实施例1中的基板的制造方法的剖视图。
图4B是表示实施例1中的基板的制造方法的剖视图。
图4C是表示实施例1中的基板的制造方法的剖视图。
图5是表示在实施例1中将半导体芯片搭载于基板的方法的剖视图。
图6是表示在实施例1中将半导体芯片搭载于基板的方法的剖视图。
图7是从实施例1中的半导体芯片的第三面观察第二面上的图案所见的俯视图。
图8是实施例1中的基板的第一面上的图案的俯视图。
图9是从实施例1中的半导体芯片的第三面观察搭载半导体芯片后的半导体芯片和基板所见的图。
图10A是表示实施例1中的半导体装置的制造方法的剖视图。
图10B是表示实施例1中的半导体装置的制造方法的剖视图。
图10C是表示实施例1中的半导体装置的制造方法的剖视图。
图11A是表示实施例1中的半导体装置的制造方法的剖视图。
图11B是表示实施例1中的半导体装置的制造方法的剖视图。
图11C是表示实施例1中的半导体装置的制造方法的剖视图。
图12是实施例1中的半导体装置的剖视图。
图13是安装了实施例1中的半导体装置的剖视图。
图14是表示在比较例2中将半导体芯片搭载于基板的方法的剖视图。
图15是表示在比较例2中将半导体芯片搭载于基板的方法的剖视图。
附图标记说明
10：半导体芯片
10a：第二面
10b：第三面
11、11a：基板(第二基板)
11b：半导体层
12：源极指
13：源极焊盘
14：漏极指
15：漏极焊盘
16：栅极指
17：栅极焊盘
17a：栅极布线
18：突起金属层
19：图案(第二图案)
22a：图案(第一图案)
22b、22c、26a、26b：图案
20：基板(第一基板)
20a：第一面
21：绝缘层
22：布线层
23、58：焊料层
24：树脂层
25：贯通电极
26、57：金属层
27：贯通孔
28：支承基板
30：芯片部件
31～33：焊盘
40：芯片安装机
40a：倒装接合机
41：夹头
42、42a、42b：摄像机
43a～43d、47a、47b、53：箭头
44、45：载台
46a：半透半反镜面
46b：反射镜面
46：光学***
48：控制部
48a、48b：识别部
50：区域
52：磨具
54：切割膜
55：切割刀片
56：印刷基板
100：半导体装置。
具体实施方式
[本公开的实施方式的说明]
首先，列举出本公开的实施方式的内容进行说明。
(1)本公开的一个实施方式是半导体装置的制造方法，包括以下工序：准备第一基板和半导体芯片，所述第一基板在第一面设有第一图案，所述半导体芯片具有第二面和与所述第二面相对的第三面，在所述第二面设有第二图案；从离所述第一基板的所述第一面和与所述第一面相对的面中的所述第一面近的位置识别所述第一图案；从离所述半导体芯片的所述第二面和所述第三面中的所述第三面近的位置透过所述半导体芯片来识别所述第二图案；基于所述第一图案和所述第二图案的识别结果来将所述半导体芯片与所述第一基板对位；以及以所述第二面与所述第一面对置的方式将所述半导体芯片接合于所述第一基板。由此，能实现低成本化。
(2)优选的是，识别所述第一图案的工序包括在将所述第一基板以所述第一面朝上的方式配置于第一载台上并将所述半导体芯片以所述第三面朝上的方式配置于第二载台上的状态下，从上方识别所述第一图案的工序，识别所述第二图案的工序包括在所述状态下透过所述半导体芯片来识别所述第二图案的工序，所述接合的工序包括吸附所述第二载台上的所述半导体芯片的所述第三面，将所述半导体芯片移动至所述第一载台上，由此将所述半导体芯片搭载于所述第一基板上的工序。
(3)优选的是，所述半导体芯片对于具有可见光和红外光的波长中的至少一部分波长的光是透明的，识别所述第二图案的工序包括使用具有所述至少一部分波长的光来识别所述第二图案的工序。
(4)优选的是，所述半导体芯片具备：第二基板，该第二基板是SiC基板、蓝宝石基板或GaN基板，具有所述第三面；以及氮化物半导体层，设于所述第二基板上，具有所述第二面。
(5)优选的是，所述第三面的算术平均粗糙度为0.1μm以下。
(6)优选的是，所述半导体芯片处理高频信号。
(7)优选的是，包括以下工序：在所述接合的工序之后，在所述半导体芯片的所述第三面形成金属层。
(8)本公开的一个实施方式是半导体装置，具备：基板，在第一面设有第一图案；以及半导体芯片，具有第二面和与所述第二面相对的第三面，在所述第二面设有第二图案，所述第三面的算术平均粗糙度为0.1μm以下，所述半导体芯片以所述第二面与所述第一面对置的方式接合于所述基板上，所述半导体芯片对于可见光和红外光的波长中的至少一部分波长的光是透明的。
[本公开的实施方式的详情]
以下，参照附图对本公开的实施方式的半导体装置及其制造方法的具体例进行说明。需要说明的是，本公开并不限定于这些示例，而是由权利要求书示出，意图在于包括与权利要求书等同的含义和范围内的所有变更。
[实施例1]
实施例1是使用RDL(Redistribution Layer：再布线层)优先工艺法，通过FO-PLP(Fan-out Panel Level Package：扇出型面板级封装)来安装GaN HEMT等的氮化物半导体芯片的例子。FO-PLP是在宽度为500mm～700mm的方形基板上制造封装件的方法。RDL优先工艺法是在方形基板上形成再布线层后，将半导体芯片安装于方形基板的方法。
图1是表示实施例1中的半导体芯片的俯视图。图2是表示实施例1中的半导体芯片的剖视图。图2相当于图1的A－A剖面。如图1和图2所示，半导体芯片10具有第二面10a和作为与第二面10a相对的面的第三面10b。基板11具备设于第三面10b侧的基板11a和设于第二面10a侧的半导体层11b。在半导体芯片10形成GaN-HEMT的情况下，基板11a例如是SiC基板、蓝宝石基板或GaN基板。基板11a的厚度例如为10μm～500μm。半导体层11b例如是氮化物半导体层，例如是GaN层和AlGaN(Al的组成比例如为0.3)层。基板11对于可见光和红外光是大致透明的。
在半导体芯片10的第二面10a设有图案19。图案19是源极指12、漏极指14、栅极指16、源极焊盘13、漏极焊盘15、栅极焊盘17以及栅极布线17a。源极指12和漏极指14交错地排列。在源极指12与漏极指14之间的基板11上设有栅极指16。栅极指16夹在源极指12与漏极指14之间。多个源极指12连接于源极焊盘13，多个漏极指14连接于漏极焊盘15。多个栅极指16经由栅极布线17a连接于栅极焊盘17。栅极布线17a隔着绝缘层或空气与源极指12和源极焊盘13交叉。在源极焊盘13、漏极焊盘15以及栅极焊盘17上设有突起金属层18。也可以不设置突起金属层18。
源极指12和漏极指14是金属膜，例如从基板11侧起是钛膜和铝膜。栅极指16是金属膜，例如从基板11侧起是镍膜和金膜。源极焊盘13、漏极焊盘15、栅极焊盘17以及栅极布线17a例如是金层金属层。突起金属层18例如是金凸块(bump)、铜凸块或铜柱等。突起金属层18的高度例如为5μm～50μm。
图3A至图3C是表示实施例1中的半导体芯片的制造方法的剖视图。如图3A所示，基板11是晶片，设有多个成为半导体芯片的区域50。在各区域50的表面11c形成有图案19和突起金属层18。基板11的厚度例如为500μm以上。在基板11的表面11c形成图案19等时，若基板11使红外线透射，则半导体制造装置的红外线传感器无法感测晶片。因此，基板11的背面11d是粗糙面。
如图3B所示，使用磨具52如箭头53那样对基板11的背面11d进行磨削，使基板11变薄。基板11的厚度例如为10μm～200μm。此时，将磨具52的粒度设为例如#8000，由此使基板11的背面11d成为镜面。背面11d的算术平均粗糙度Ra例如为0.01μm。
如图3C所示，将变薄的基板11的背面贴合于树脂制的切割膜(dicing film)54。使用切割刀片55对变薄的基板11进行切割。由此，形成与多个区域50对应的多个半导体芯片10。
图4A至图4C是表示实施例1中的基板的制造方法的剖视图。如图4A所示，在支承基板28上贴合绝缘层21。支承基板28例如是树脂基板等绝缘基板，在制造工序中对绝缘层21进行加强。绝缘层21例如是树脂层。绝缘层21的上表面是第一面20a。
如图4B所示，例如使用镀覆法在绝缘层21的第一面20a形成布线层22。布线层22例如是铜层或金层等金属层。通过布线层22形成图案22a～22c。由此，形成基板20。需要说明的是，基板20例如是宽度为500mm～700mm的方形基板，这里仅图示出一个半导体装置的区域的截面。如图4C所示，例如使用印刷法在图案22a和图案22b上形成焊料层23。焊料层23例如是锡银铜焊料。
图5和图6表示在实施例1中将半导体芯片搭载于基板的方法的剖视图。如图5所示，使用通用的芯片安装机(chip mounter)40来作为将半导体芯片10安装于基板20的安装机。芯片安装机40具备摄像机42a、42b、夹头41、载台44、45以及控制部48。在载台44上搭载有作为大型的方形基板的基板20。在位置校正用的载台45上搭载有半导体芯片10。此时，突起金属层18与载台45的上表面相接，因此能抑制图案19与载台45的上表面接触。由此，能抑制载台45与图案19接触而在图案19上形成损伤以及在图案19上附着异物。
摄像机42a如箭头43a那样从第三面10b侧透过基板11来拍摄设于半导体芯片10的第二面10a的图案19。摄像机42a使用会透射过基板11的波长的光来拍摄图案19。被用作基板11a的SiC基板、蓝宝石基板或GaN基板对于可见光是大致透明的。在将氮化物半导体层用作半导体层11b的情况下，GaN层和AlGaN层对于可见光是大致透明的。进而，若半导体芯片10的第三面10b不是镜面，则光会在第三面10b发生漫反射以致摄像机42a无法拍摄图案19。在实施例1中，将第三面10b的算术平均粗糙度Ra设为0.1μm以下。因此，能抑制光在第三面10b发生漫反射。
在将SiC基板用作基板11a的情况下，SiC对于0.38μm～5μm的波长的光是大致透明的。若使用0.38μm～0.78μm的可见光和0.78μm～5μm的红外光，则摄像机42a能经由基板11拍摄图案19。例如，作为半导体芯片10的照明，使用照射0.42μm～0.66μm的波长的光的LED(Light Emitting Diode：发光二极管)照明或照射0.78μm～3μm的光的近红外线照明。
摄像机42b如箭头43b那样拍摄设于基板20的第一面20a的图案22a。控制部48计算摄像机42a拍摄到的图案19与摄像机42b拍摄到的图案22a的相对位置。
如图6所示，夹头41吸附半导体芯片10的第三面10b。之后，基于图案19与图案22a的相对位置，夹头41将半导体芯片10移动至基板20的上方。夹头41将半导体芯片10搭载于基板20。
图7是从实施例1中的半导体芯片的第三面观察第二面上的图案所见的俯视图。如图7所示，能从第三面10b目视确认第二面10a的图案19。控制部48识别图案19中的识别部48a的图案。为了提高图案19与图案22a的对位精度，识别部48a优选是图案19中的对角的图案，但识别部48a也可以是对角以外的图案。
图8是实施例1中的基板的第一面上的图案的俯视图。如图8所示，作为图案22a设有焊盘31～33。在焊盘31～33分别接合源极焊盘13、漏极焊盘15以及栅极焊盘17。控制部48识别图案22a中的识别部48b处的图案。
图9是从实施例1中的半导体芯片的第三面观察安装半导体芯片后的半导体芯片和基板所见的图。如图9所示，源极焊盘13、漏极焊盘15以及栅极焊盘17分别接合于焊盘31～33。在图5中，控制部48计算半导体芯片10与基板20的相对位置，在图6中，控制部48基于计算出的相对位置来将半导体芯片10搭载于基板20。因此，图案19与图案22a被对位。如图9那样，在将半导体芯片10接合于基板20后，能从第三面10b侧目视确认图案19和图案22a。由此，能使用自动外观检查装置(AOI：Automated Optical Inspection)来检查焊盘31～33与源极焊盘13、漏极焊盘15以及栅极焊盘17的接合状态。
图10A～图11C是表示实施例1中的半导体装置的制造方法的剖视图。如图10A所示，在基板20上搭载半导体芯片10和芯片部件30。半导体芯片10搭载于图案22a，芯片部件30搭载于图案22b。芯片部件30例如是芯片电阻、芯片电容器或芯片电感器。将在图5和图6中说明过的通用芯片安装机40用于半导体芯片10和芯片部件30的搭载。通过进行回流(即热处理)，焊料层23熔融，图案22a与图案19被接合。由此，半导体芯片10倒装接合于基板20。使用自动外观检查装置检查图案19与图案22a的接合状态。需要说明的是，在图10A中，焊料层23经由突起金属层18接合于图案19，但也可以不设置突起金属层18，而是焊料层23直接接合于图案19。
如图10B所示，以覆盖半导体芯片10和芯片部件30的方式在基板20上形成树脂层24。树脂层24是通过贴合环氧树脂等树脂片的层压法而形成的。树脂层24也可以使用成型法来形成。如图10C所示，对树脂层24的上表面进行磨削或研磨，使半导体芯片10的第三面10b露出。
如图11A所示，例如使用刻蚀法形成贯通树脂层24的贯通孔27。图案22c从贯通孔27露出。如图11B所示，例如使用镀覆法在贯通孔27内形成贯通电极25。贯通电极25例如是铜层或金层等金属层。
如图11C所示，例如使用镀覆法在树脂层24上形成金属层26。金属层26例如是铜层。金属层26包括图案26a和图案26b。图案26a作为与半导体芯片10的第三面10b接触从而释放在半导体芯片10产生的热的散热层发挥功能。图案26b经由贯通电极25电连接于布线层22的图案22c。图案22c与图案22a和图案22b电连接。由此，图案22b作为使半导体芯片10和芯片部件30电连接于外部装置的外部端子发挥功能。
图12是实施例1中的半导体装置的剖视图。如图12所示，从绝缘层21去除支承基板28。之后，对绝缘层21和树脂层24进行切割来使其单片化。由此，制造出半导体装置100。
图13是安装了实施例1中的半导体装置的剖视图。如图13所示，在印刷基板56上设有金属层57。金属层57与半导体装置100的金属层26经由焊料层58被接合。
[比较例]
GaN HEMT等氮化物半导体装置被用于移动通信的基站用的高频功率放大装置等。因此，对于半导体装置，要求高频特性的维持、散热性以及低成本化。作为形成了GaN HEMT等的半导体芯片的安装方法，考虑以面朝上的方式安装于封装件的比较例1。接合线连接于半导体芯片的上表面，经由接合线相对于半导体芯片输入输出高频信号。在比较例1中，由于在对半导体芯片进行面朝上安装时为了确保散热性而使用昂贵的纳米银膏，因此难以实现低成本化。由于经由接合线的电感相对于半导体芯片输入输出高频信号，因此高频特性降低。
因此，作为比较例2，考虑通过FO-PLP(Fan-out Panel Level Package)安装。在比较例2中，由于对半导体芯片10进行倒装接合，因此与比较例1那样使用接合线的情况相比，能抑制高频特性的降低。由于能将金属层26直接接合于半导体芯片10的第三面10b，因此也可以不像比较例1那样使用昂贵的纳米银膏，能实现低成本化。
图14和图15是表示在比较例2中将半导体芯片搭载于基板的方法的剖视图。如图14所示，在比较例2中，使用倒装接合机40a来作为将半导体芯片10搭载于基板20的安装机。倒装接合机40a具备摄像机42、夹头41、载台44以及光学***46。光学***46具有半透半反镜面46a和反射镜面46b，配置于图案22a与图案19之间。摄像机42能如箭头43c那样拍摄在半透半反镜面46a发生了反射的图案19的图像。此外，摄像机42能如箭头43d那样透过半透半反镜面46a，在反射镜面46b发生反射，拍摄在半透半反镜面46a发生了反射的图案22a的图像。夹头41移动半导体芯片10，使得图案19与图案22a重叠。
如图15所示，在半导体芯片10的俯视方向的位置确定后，光学***46如箭头47a那样退避。如箭头47b那样，将夹头41向下方移动，在基板20上搭载半导体芯片10。在比较例2中，由于使用光学***46来对图案19与图案22a进行对位，因此能提高对位精度。然而，由于要进行光学***46的退避，因此生产节拍时间长，不适合批量生产。所以，会高成本化。
作为比较例3，也可以使用图5那样的芯片安装机，不进行图案19和图案22a的识别就将半导体芯片10安装于基板20上。但是，图案19与图案22a的对位精度降低。
根据实施例1，如图3A～图3C那样，准备在第二面10a设有图案19(第二图案)的半导体芯片10。如图4A～图4C那样，准备在第一面20a设有图案22a(第一图案)的基板20(第一基板)。如图5、图7以及图8那样，摄像机42a从离半导体芯片10的第二面10a和第三面10b中的第三面10b近的位置透过半导体芯片10来识别图案19，摄像机42b从离基板20的第一面20a和与第一面20a相对的下表面中的第一面20a近的位置识别图案22a。如图6和图9那样，控制部48基于图案19和图案22a的识别结果来将半导体芯片10与基板20对位，以第二面10a与第一面20a对置的方式将半导体芯片10倒装接合于基板20。由此，也可以不使用比较例2的图14和图15那样的复杂的倒装接合机40a，通过使用通用芯片安装机40，从而生产节拍时间变短，能进行半导体装置的批量生产。由此，能将半导体装置100低成本化。此外，能抑制如比较例3那样对位精度降低。
如图5那样，将基板20以第一面20a朝上的方式配置于载台44(第一载台)上，将半导体芯片10以第三面10b朝上的方式配置于载台45(第二载台)上。在该状态下，从上方识别图案22a，从上方透过半导体芯片10来识别图案19。如图6那样，夹头41(吸附构件)吸附载台45上的半导体芯片10的第三面10b，将半导体芯片10移动至载台44上，由此将半导体芯片10搭载于基板20上。由此，能使用通用芯片安装机40来实现半导体装置的批量生产。
半导体芯片10对于具有可见光和红外光的波长中的至少一部分波长的光是透明的。如图5那样，在将半导体芯片10倒装接合于基板20的工序中，摄像机42a使用会透射过半导体芯片10的光来识别图案19。由此，摄像机42a能从离半导体芯片10的第二面10a和第三面10b中的第三面10b近的位置使用会透射过半导体芯片10的光来识别图案19。半导体芯片10对于识别图案19时使用的光的透射率优选为20％以上，更优选为50％以上，进一步优选为80％以上。由此，摄像机42a能使用会透射过半导体芯片10的光来识别图案19。
基板11a(第二基板)是SiC基板、蓝宝石基板或GaN基板，半导体层11b是氮化物半导体层。由此，基板11a和半导体层11b对于可见光和红外光的波长中的至少一部分波长的光为透明。此外，SiC基板的导热率高，能实现从第三面10b的散热。
半导体芯片10是处理(例如放大)高频信号的半导体芯片。如此，在处理高频信号的半导体芯片10中，高频特性根据图案19与图案22a的对准位置而变化。由此，根据实施例1，能提高对位精度，使高频特性稳定化。高频信号例如是0.5GHz～100GHz的信号，典型而言是0.5Gz～10GHz的信号。
在第三面10b是粗糙面的情况下，光会在第三面10b上发生漫反射。因此，摄像机42a无法识别图案19。由此，第三面10b的算术平均粗糙度Ra优选为0.1μm以下，更优选为0.05μm以下，进一步优选为0.02μm以下。
如图11C那样，在进行倒装接合的工序之后，在半导体芯片10的第三面10b形成金属层26。由此，金属层26与第三面10b被直接接合，能将金属层26用作散热层。若使用镀覆法来形成金属层26，则可以不像比较例1那样使用昂贵的纳米银膏，能将半导体装置100低成本化。
根据实施例1的半导体装置100，在第一面20a设有图案22a(第一图案)，在第二面10a设有图案19(第二图案)。半导体芯片10以第二面10a与第一面20a对置的方式倒装接合于基板20上。半导体芯片10对于可见光和红外光的波长中的至少一部分波长的光是透明的，第三面10b的算术平均粗糙度为0.1μm以下。如此，第三面10b是镜面，半导体芯片10对于可见光和红外光的波长中的至少一部分波长的光是透明的，由此，如图5和图6那样，能使用通用芯片安装机来将半导体芯片10倒装接合于基板20上。由此，能将半导体装置100低成本化。
在实施例1中，以设置了单体的GaN HEMT的半导体芯片10为例进行了说明，但半导体芯片10也可以是MMIC(Monolithic Microwave Integrated Circuit：单片微波集成电路)。作为半导体装置，对使用FO-PLP技术的例子进行了说明，但只要半导体芯片倒装接合于基板即可。
应该认为本次公开的实施方式在所有方面都是示例而不是限制性的。本公开的范围并不是上述的含义，而是由权利要求书示出，意图在于包括与权利要求书等同的含义和范围内的所有变更。

Claims (8)

1.一种半导体装置的制造方法，包括以下工序：
准备第一基板和半导体芯片，所述第一基板在第一面设有第一图案，所述半导体芯片具有第二面和与所述第二面相对的第三面，在所述第二面设有第二图案；
从离所述第一基板的所述第一面和与所述第一面相对的面中的所述第一面近的位置识别所述第一图案；
从离所述半导体芯片的所述第二面和所述第三面中的所述第三面近的位置透过所述半导体芯片来识别所述第二图案；
基于所述第一图案和所述第二图案的识别结果来将所述半导体芯片与所述第一基板对位；以及
以所述第二面与所述第一面对置的方式将所述半导体芯片接合于所述第一基板。
2.根据权利要求1所述的半导体装置的制造方法，其中，
识别所述第一图案的工序包括在将所述第一基板以所述第一面朝上的方式配置于第一载台上并将所述半导体芯片以所述第三面朝上的方式配置于第二载台上的状态下，从上方识别所述第一图案的工序，
识别所述第二图案的工序包括在所述状态下透过所述半导体芯片来识别所述第二图案的工序，
所述接合的工序包括吸附所述第二载台上的所述半导体芯片的所述第三面，将所述半导体芯片移动至所述第一载台上，由此将所述半导体芯片搭载于所述第一基板上的工序。
3.根据权利要求1或2所述的半导体装置的制造方法，其中，
所述半导体芯片对于具有可见光和红外光的波长中的至少一部分波长的光是透明的，
识别所述第二图案的工序包括使用具有所述至少一部分波长的光来识别所述第二图案的工序。
4.根据权利要求1至3中任一项所述的半导体装置的制造方法，其中，
所述半导体芯片具备：第二基板，该第二基板是SiC基板、蓝宝石基板或GaN基板，具有所述第三面；以及氮化物半导体层，设于所述第二基板上，具有所述第二面。
5.根据权利要求1至4中任一项所述的半导体装置的制造方法，其中，
所述第三面的算术平均粗糙度为0.1μm以下。
6.根据权利要求1至5中任一项所述的半导体装置的制造方法，其中，
所述半导体芯片处理高频信号。
7.根据权利要求1至6中任一项所述的半导体装置的制造方法，包括以下工序：
在所述接合的工序之后，在所述半导体芯片的所述第三面形成金属层。
8.一种半导体装置，具备：
基板，在第一面设有第一图案；以及
半导体芯片，具有第二面和与所述第二面相对的第三面，在所述第二面设有第二图案，所述第三面的算术平均粗糙度为0.1μm以下，所述半导体芯片以所述第二面与所述第一面对置的方式接合于所述基板上，
所述半导体芯片对于可见光和红外光的波长中的至少一部分波长的光是透明的。
CN202210602143.4A 2021-08-05 2022-05-30 半导体装置及其制造方法 Pending CN115706016A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021-128825 2021-08-05
JP2021128825A JP2023023365A (ja) 2021-08-05 2021-08-05 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
CN115706016A true CN115706016A (zh) 2023-02-17

Family

ID=85153713

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210602143.4A Pending CN115706016A (zh) 2021-08-05 2022-05-30 半导体装置及其制造方法

Country Status (3)

Country Link
US (1) US20230042190A1 (zh)
JP (1) JP2023023365A (zh)
CN (1) CN115706016A (zh)

Also Published As

Publication number Publication date
JP2023023365A (ja) 2023-02-16
US20230042190A1 (en) 2023-02-09

Similar Documents

Publication Publication Date Title
US7772091B2 (en) Manufacturing method of semiconductor apparatus comprising alignment patterns in scribe regions
CN102844861B (zh) 对用于裸片翘曲减少的组装的ic封装衬底的tce补偿
KR100917745B1 (ko) 반도체 장치 및 그 제조 방법
US20070275543A1 (en) Manufacturing method of a semiconductor device
US20030214029A1 (en) Multichip wafer-level package and method for manufacturing the same
US11996424B2 (en) Controllable gap height for an image sensor package
US11646331B2 (en) Package substrate
US9825006B2 (en) Electronic component device and manufacturing method thereof
US20090081830A1 (en) Semiconductor Device and Method of Laser-Marking Wafers with Tape Applied to its Active Surface
US20230215837A1 (en) Method and apparatus for bonding semiconductor substrate
US11935789B2 (en) Method of floated singulation
KR102653704B1 (ko) 반도체 장비 및 제조방법
US7615408B2 (en) Method of manufacturing semiconductor device
JP4831091B2 (ja) ダイボンディング装置及びダイボンディング方法
US20050196901A1 (en) Device mounting method and device transport apparatus
CN115706016A (zh) 半导体装置及其制造方法
TWI651827B (zh) 無基板封裝結構
US20040234190A1 (en) Optical modules and method for manufacturing the same, and electronic devices
JP2012028664A (ja) 半導体装置の製造方法
US11469344B2 (en) Method of producing light-emitting device
US11792930B2 (en) Wiring substrate, electronic device, and electronic module
KR101055491B1 (ko) 반도체 패키지 및 그 제조 방법
JPH06310569A (ja) 半導体素子のフェースダウンボンディング法
JP2017139365A (ja) 半導体パッケージの製造方法
JP2800806B2 (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination