JP4831091B2 - ダイボンディング装置及びダイボンディング方法 - Google Patents

ダイボンディング装置及びダイボンディング方法 Download PDF

Info

Publication number
JP4831091B2
JP4831091B2 JP2008039634A JP2008039634A JP4831091B2 JP 4831091 B2 JP4831091 B2 JP 4831091B2 JP 2008039634 A JP2008039634 A JP 2008039634A JP 2008039634 A JP2008039634 A JP 2008039634A JP 4831091 B2 JP4831091 B2 JP 4831091B2
Authority
JP
Japan
Prior art keywords
substrate
chip
pattern
die bonding
bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008039634A
Other languages
English (en)
Other versions
JP2009200203A (ja
Inventor
和宏 野田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2008039634A priority Critical patent/JP4831091B2/ja
Publication of JP2009200203A publication Critical patent/JP2009200203A/ja
Application granted granted Critical
Publication of JP4831091B2 publication Critical patent/JP4831091B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Wire Bonding (AREA)
  • Die Bonding (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Description

本発明は、いわゆるＢＯＣ（ボードオンチップ）タイプの電子部品の製造過程におけるダイボンディング工程で使用されるダイボンディング装置及びダイボンディング方法に関するものである。
従来、電子部品のサイズを小さくする目的等から、チップの電極形成面にリードを接着し、チップ側の電極とリードとをワイヤ接続した、いわゆるＬＯＣ（リードオンチップ）タイプの電子部品が知られている（特許文献１、２、３）。また、このＬＯＣタイプの電子部品と類似した構成を有する電子部品として、基板のパターン形成面とは反対側の面（チップ接合面）にチップを接合し、基板の板厚方向に貫通して設けられた貫通孔を通して基板側電極とチップ側電極をワイヤ接続したＢＯＣタイプの電子部品も知られている。
図９は従来のＢＯＣタイプの電子部品の製造過程におけるダイボンディング工程の実行手順を示す図である。この図に示すように、従来では、基板１側の電極（基板側電極）を含む基板側パターン２が形成されたパターン形成面１ａを上に向けた状態で基板１を所定位置に保持した後、チップ３側の電極（チップ側電極４）を上に向けたチップ３を移動ステージ５の上面に載置し、移動ステージ５を基板１の下方に移動させて基板１のパターン形成面１ａと反対側のチップ接合面１ｂ（ここでは下面）にチップ３を下方から当接させ（図中に示す矢印Ａ）、次いで基板１の上方から熱圧着ツール６により移動ステージ５上のチップ３に基板１を押し付けて（図中に示す矢印Ｂ）基板１にチップ３を接合していた。このような方法では、基板１側のパターン形成面１ａとチップ３側の電極形成面３ａのそれぞれを上方からカメラ（基板１側のパターン形成面１ａの認識を行う基板側認識カメラ７及びチップ３側の電極形成面３ａの認識を行うチップ側認識カメラ８）で認識することができるので、基板１に対するチップ３の位置合わせ（アライメント）を容易に行うことができる。
特開平１１−２９７７２２号公報 特開２００１−８５４５１号公報 特開２００４−１４０１３９号公報
しかしながら、上記従来の方法では、上述の動作を行うＢＯＣ専用のダイボンディング装置が必要であったため、コスト高であるという問題点があった。そこで、現在多くの電子部品の製造現場で用いられている従来型のダイボンディング装置（例えばフリップチップ型のダイボンディング装置）を流用することが考えられるが、そうすると、基板１はパターン形成面１ａが下を向く状態で基板載置台（図９には図示せず）に載置したうえで、基板１の上面となっているチップ接合面１ｂに、チップ３側の電極形成面３ａを下に向けたチップ３を上方から押し付けて熱圧着することになる。
ところが、このような方法では、チップ３側の電極形成面３ａはチップ３を基板１上に移動させるまでの間に、撮像面を上方に向けて配置したチップ側認識カメラ８によって下方から認識することができるものの、基板載置台に載置された基板１のパターン形成面１ａは基板載置台の上面に接触しているため、パターン形成面１ａに形成された基板側電極等の基板側パターン２の位置を認識することができず、ダイボンディング工程に必要な基板１とチップ３の正確な位置合わせを行うことができない。このため、従来型のダイボンディング装置を流用することはできず、ＢＯＣタイプの電子部品の製造過程におけるダイ
ボンディング工程を安価に行うことができなかった。
そこで本発明は、従来型のダイボンディング装置を流用してＢＯＣタイプの電子部品のダイボンディング工程を安価に行うことができるダイボンディング装置及びダイボンディング方法を提供することを目的とする。
請求項１に記載のダイボンディング装置は、基板側電極を含む基板側パターンが形成されたパターン形成面、パターン形成面と反対側のチップ接合面及び板厚方向に貫通して設けられた貫通孔を有した基板のチップ接合面にチップを接合するダイボンディング装置であって、ミラー面を上方に向けたミラー部材を下面に有した透明部材と、パターン形成面を下方に向けた基板が透明部材の上面に載置された状態で、基板の上方から貫通孔内を撮像することにより、貫通孔及び透明部材を通して視認されるミラー面に映った基板側パターンの反射画像を取得し、その取得した基板側パターンの反射画像から基板側パターンの位置の認識を行う認識手段と、認識手段において認識した基板側パターンの位置に基づいて基板とチップの位置合わせを行い、基板のチップ接合面にチップを接合するチップ接合手段とを備えた。
請求項２に記載のダイボンディング方法は、基板側電極を含む基板側パターンが形成されたパターン形成面、パターン形成面と反対側のチップ接合面及び板厚方向に貫通して設けられた貫通孔を有した基板のチップ接合面にチップを接合するダイボンディング方法であって、ミラー面を上方に向けたミラー部材を下面に有した透明部材の上面に、パターン形成面を下方に向けた基板を載置する基板載置工程と、透明部材の上面に基板を載置した状態で基板の上方から貫通孔内を撮像することにより、貫通孔及び透明部材を通して視認されるミラー面に映った基板側パターンの反射画像を取得し、その取得した基板側パターンの反射画像から基板側パターンの位置の認識を行なう認識工程と、認識工程において認識した基板側パターンの位置に基づいて基板とチップの位置合わせを行い、基板のチップ接合面にチップを接合するチップ接合工程とを含む。
本発明では、ミラー面を上方に向けたミラー部材を下面に有した透明部材の上面に、パターン形成面を下方に向けた基板を載置し、その透明部材の上面に載置した基板の上方から貫通孔内を撮像することにより、貫通孔及び透明部材を通して視認されるミラー面に映った基板側パターンの反射画像を取得し、基板側パターンの位置の認識を行うようになっている。このため従来型のダイボンディング装置を流用することができ、ＢＯＣタイプの電子部品のダイボンディング工程を安価に行うことができる。
以下、図面を参照して本発明の実施の形態について説明する。図１は本発明の一実施の形態におけるダイボンディング装置の構成図、図２は本発明の一実施の形態における基板をパターン形成面側から見た図、図３は本発明の一実施の形態における基板をチップ接合面側から見た図、図４（ａ），（ｂ）、図５（ａ），（ｂ）及び図６（ａ），（ｂ）は本発明の一実施の形態におけるダイボンディング工程の手順を示す工程図、図７は本発明の一実施の形態におけるダイボンディング装置の基板側認識カメラによって視認される基板側パターンの反射画像を含む画像の一例を示す図、図８は本発明の一実施の形態におけるダイボンディング装置によりダイボンディング工程を行ったチップから製造されるＢＯＣタイプの電子部品の側断面図である。
図１において、本発明の一実施の形態におけるダイボンディング装置１０は従来知られたフリップチップ型のダイボンディング装置を流用した構成を有しており、基板１が載置
される基板載置台１１、基板１に接合されるチップ３ごとに裁断された半導体ウェハ１２（各チップ３の電極形成面３ａは上向き）を保持するウェハ保持部１３、半導体ウェハ１２から供給されるチップ３を吸着（ピックアップ）して水平方向に移動するとともに、水平軸回りに回転してチップ３の上下面を反転させる反転ツール１４、反転ツール１４により上下が反転されたチップ３を吸着して基板載置台１１に載置された基板１に移載し、その移載したチップ３を基板１上に熱圧着する熱圧着機能付きの移載ツール１５、撮像面を下方に向けて設けられ、基板載置台１１に載置された基板１上を上方から視認する基板側認識カメラ７、撮像面を上方に向けて設けられ、移載ツール１５に吸着されたチップ３の下面（電極形成面３ａ）を下方から視認するチップ側認識カメラ８及び制御装置１６を備える。制御装置１６は、反転ツール１４によるチップ３の吸着と移動及び上下反転の制御、移載ツール１５によるチップ３の吸着と基板１上への移載の制御、基板側認識カメラ７とチップ側認識カメラ８の作動制御を行うほか、基板側認識カメラ７及びチップ側認識カメラ８から送られてきた画像情報に基づいた所要の演算処理等を行う。
図２及び図３において、基板１は例えば樹脂製の板状の部材から成る。基板１の一方の面は基板１側の電極（基板側電極２ａ）や各基板側電極２ａに対応して設けられた半田ボール形成パッド２ｂ等から成る基板側パターン２が形成されたパターン形成面１ａとなっており、パターン形成面１ａと反対側の面はチップ３が搭載されるチップ接合面１ｂとなっている。
図２及び図３において、基板１には基板１を板厚方向（基板１の厚さ方向）に貫通する貫通孔である細長形状のワイヤ挿通孔１７が複数、格子状に整列して設けられており、基板側電極２ａは各ワイヤ挿通孔１７のエッジ１７ａ（主としてワイヤ挿通孔１７の長手方向のエッジ）の近傍領域に複数並んで設けられており、ワイヤ挿通孔１７を挟んで対称（ワイヤ挿通孔１７の幅方向（図２の紙面上下方向）に対して対称）となる位置に、ワイヤ挿通孔１７の長手方向に延びた２列の電極列を形成している（図２中の拡大図参照）。半田ボール形成パッド２ｂは基板側電極２ａの電極列の外側の領域に、エッジ１７ａに沿って（すなわち基板側電極２ａに沿って）並んで設けられている。
図４（ａ）において、基板載置台１１は、板状のベース部材１９と、ベース部材１９の上面側に設けられてミラー面２０ａを上方に向けたミラー部材２０と、ミラー部材２０の上面側に設けられた板状の透明部材（例えばガラス板）２１を有して成る。すなわち基板載置台１１は、ミラー面２０ａを上方に向けたミラー部材２０を下面に有した透明部材２１を備えている。この透明部材２１の上面には、パターン形成面１ａを下方に向けた基板１が載置される。基板載置台１１には透明部材２１に載置された基板１を着脱自在に保持する図示しない基板保持機構が備えられている。
ミラー部材２０はベース部材１９及び透明部材２１と別個の部材として設けられ、これがベース部材１９及び透明部材２１と貼り合わされているのであってもよいし、透明部材２１の下面若しくはベース部材１９の上面に銀やアルミニウム等を蒸着して形成した（コーティングした）反射膜であってもよい。なお、ベース部材１９、ミラー部材２０及び透明部材２１は、チップ３を基板１に熱圧着するときの押圧力に耐え得る強度を有している。
次に、図４、図５及び図６を用いて上記ダイボンディング装置１０によりチップ３を基板１に接合するダイボンディング工程の手順を説明する。ここで示すダイボンディング工程の手順は、本発明の一実施の形態におけるダイボンディング方法に相当する。基板１上には複数のチップ３が接合されるが、チップ３は１つずつ、以下に示す手順で基板１上に接合される。
基板１にチップ３を接合するには、先ず、図４（ａ）及び図４（ｂ）に示すように、基板１を基板載置台１１の透明部材２１の上面に載置する（図４（ａ）中に示す矢印Ｃ）。このとき基板１はパターン形成面１ａが下方を向く状態とし、上面のチップ接合面１ｂにはチップ３を接着するための接着剤２２（ここでは熱硬化性樹脂とする）を予め塗布しておく。基板載置台１１に基板１が載置されると、図４（ｂ）に示すように、基板１のパターン形成面１ａが透明部材２１を介してミラー部材２０のミラー面２０ａと上下に対向した状態となる。基板載置台１１に基板１を載置したら、基板保持機構によって基板１を基板載置台１１に保持する（基板載置工程）。
基板載置工程が終了したら、制御装置１６から反転ツール１４の作動制御を行って、ウェハ保持部１３上に保持された半導体ウェハ１２から１つのチップ３を吸着して取り出す（図１中に示す矢印Ｄ）。そして、そのチップ３を吸着した反転ツール１４を移載ツール１５が待機する所定の位置まで移動させた後（図１中に示す矢印Ｅ）、反転ツール１４を水平軸回りに回転させて、チップ３を上下反転させる（図１中に示す矢印Ｆ）。このチップ３の上下反転により、チップ３の電極形成面３ａは下方を向くことになる。
制御装置１６は反転ツール１４によりチップ３を上下反転させたら、次いで移載ツール１５の作動制御を行って、反転ツール１４が吸着しているチップ３を移載ツール１５に吸着させる（図１中に示す矢印Ｇ）。そして、移載ツール１５の作動制御を行って、移載ツール１５が吸着したチップ３が撮像面を上方に向けたチップ側認識カメラ８の撮像視野内に入る位置まで移載ツール１５を移動させる（図１中に示す矢印Ｈ）。移載ツール１５が吸着したチップ３がチップ側認識カメラ８の撮像視野内に入ったら、制御装置１６はチップ側認識カメラ８の作動制御を行って、チップ側認識カメラ８にチップ３の下面（電極形成面３ａ）の撮像を行わせる。制御装置１６は、チップ側認識カメラ８から送られてきたチップ３の電極形成面３ａの画像情報に基づいて、チップ側電極４の位置の認識を行う。
制御装置１６は、チップ側認識カメラ８によるチップ側電極４の位置の認識を行った後、若しくはその間に、基板側パターン２（基板側電極２ａ）の位置の認識を行う。基板側パターン２の位置の認識を行うには、先ず、基板１に対して基板側認識カメラ７を相対移動させ、下方に向けた基板認識側カメラ７の撮像面が、これから接合しようとしているチップ３の基板１上の目標搭載位置の直上に位置するようにする。チップ３の基板１上の目標搭載位置は、基板１上に設けられたワイヤ挿通孔１７の位置に対応しており、制御装置１６は、基板側認識カメラ７の撮像視野内にワイヤ挿通孔１７が入るように基板１と基板側認識カメラ７の位置調整を行う。
基板側認識カメラ７の撮像視野内にワイヤ挿通孔１７が入ったら、制御装置１６は、基板１に対する基板側認識カメラ７の位置を更に微調整し、ワイヤ挿通孔１７及び透明部材２１を通して、ミラー面２０ａに映った基板側パターン２（基板側電極２ａ）の反射画像（映り込み画像）が視認できるようにする（図５（ａ））。
図７はこのとき基板側認識カメラ７によって視認される基板側パターン２の反射画像を含む画像２３の一例を示すものであり、ワイヤ挿通孔１７のエッジ１７ａを含む基板１の上面（チップ接合面１ｂ）の一部の画像とともに、ワイヤ挿通孔１７のエッジ１７ａの近傍の基板１の下面（パターン形成面１ａ）の一部がミラー面２０ａに映った反射画像として映し出されている（図７ではこの反射画像を破線で示している）。
制御装置１６は、ワイヤ挿通孔１７及び透明部材２１を通して、ミラー面２０ａに映った基板側パターン２の反射画像が視認できるようになったら、その視認された上記画像２３を撮像する。これにより制御装置１６は、ミラー面２０ａに映った基板側パターン２の反射画像を取得することができる。制御装置１６は、基板側パターン２の反射画像を含む
画像２３を取得したら、その取得した画像２３に基づいて所要の演算を行い、基板側パターン２（基板側電極２ａ）の位置の認識を行う（認識工程）。そして、認識した基板側パターン２の位置から、目標搭載位置の正確な位置を算出する。
このように本実施の形態におけるダイボンディング装置１０では、基板側認識カメラ７及び制御装置１６から成る認識手段を備えており、この認識手段が、基板載置台１１の透明部材２１の上面に載置された基板１の上方からワイヤ挿通孔１７内を撮像することにより、ワイヤ挿通孔１７及び透明部材２１を通して視認されるミラー面２０ａに映った基板側パターン２の反射画像を取得し、その取得した基板側パターン２の反射画像から基板側パターン２の位置の認識を行うようになっている。
制御装置１６は、上記の認識工程が終わったら、基板側認識カメラ７を基板１に対して相対的に遠ざけた後、移載ツール１５の作動制御を行って、移載ツール１５に吸着させたチップ３を基板１上の目標搭載位置の直上に位置させる（図１中に示す矢印Ｉ）。
チップ３が基板１上の目標搭載位置の直上に位置したら、次いで制御装置１６は、認識工程において認識した基板側パターン２の位置に基づいて基板１とチップ３の位置合わせを行い、そのうえで、図５（ｂ）に示すように移載ツール１５を基板１に対して下降させる（図１中及び図５（ｂ）中に示す矢印Ｊ）。そして、移載ツール１５が吸着しているチップ３（前述のようにこのチップ３の電極形成面３ａは下方を向いている）を基板１上の目標搭載位置に載せた後、図６（ａ）に示すようにチップ３を基板１に押し付けて加熱し、接着剤２２を熱硬化させてチップ３を基板１に熱圧着する。これによりチップ３は基板１のチップ接合面１ｂに接合される（チップ接合工程）。
チップ３が基板１のチップ接合面１ｂに接合された状態では、図６（ａ）に示すように、チップ側電極４はワイヤ挿通孔１７内に露出し、基板側電極２ａとチップ側電極４はワイヤ挿通孔１７のエッジ１７ａを挟んでワイヤ挿通孔１７の幅方向（図６の紙面左右方向）に対向する。
チップ接合工程が終了したら、制御装置１６は移載ツール１５の作動制御を行って移載ツール１５によるチップ３の吸着を解除し、図６（ｂ）に示すように、移載ツール１５を上昇させる（図６（ｂ）中に示す矢印Ｋ）。これにより、１つのチップ３についてのダイボンディング工程が完了する。
以下、同様にして基板１上の全ての目標搭載位置にチップ３が接合される。そして、基板１上の全ての目標搭載位置にチップ３が接合されたら、その基板１についてのダイボンディング工程は終了し、その後の工程において図８に示すＢＯＣタイプの電子部品３０に加工される。ＢＯＣタイプの電子部品３０に加工されるまでには、上記のダイボンディング工程の後、基板側電極２ａとチップ側電極４を金ワイヤ３１等で接続するワイヤボンディング工程、ワイヤ挿通孔１７内に熱硬化性のモールド用樹脂３２を注入して基板１の下面に盛り付けた後、モールド用樹脂３２を熱硬化させて金ワイヤ３１を基板側電極２ａ及びチップ側電極４とともに一体化するモールド工程、各半田ボール形成パッド２ｂに半田ボール３３を形成する半田ボール形成工程及び基板１をチップ３ごとに裁断する裁断工程が実行される。
以上説明したように、本実施の形態におけるダイボンディング装置１０は、ミラー面２０ａを上方に向けたミラー部材２０を下面に有した透明部材２１、パターン形成面１ａを下方に向けた基板１が透明部材２１の上面に載置された状態で、基板１の上方からワイヤ挿通孔１７（基板１を厚さ方向に貫通する貫通孔）内を撮像することにより、ワイヤ挿通孔１７及び透明部材２１を通して視認されるミラー面２０ａに映った基板側パターン２の
反射画像を取得し、その取得した基板側パターン２の反射画像から基板側パターン２の位置の認識を行う認識手段（基板側認識カメラ７及び制御装置１６）及び認識手段において認識した基板側パターン２の位置に基づいて基板１とチップ３の位置合わせを行い、基板１のチップ接合面１ｂにチップ３を接合するチップ接合手段（移載ツール１５及び制御装置１６）とを備えたものとなっている。
また、本実施の形態におけるダイボンディング方法は、ミラー面２０ａを上方に向けたミラー部材２０を下面に有した透明部材２１の上面に、パターン形成面１ａを下方に向けた基板１を載置する基板載置工程と、透明部材２１の上面に基板１を載置した状態で基板１の上方からワイヤ挿通孔１７内を撮像することにより、ワイヤ挿通孔１７及び透明部材２１を通して視認されるミラー面２０ａに映った基板側パターン２の反射画像を取得し、その取得した基板側パターン２の反射画像から基板側パターン２の位置の認識を行なう認識工程及び認識工程において認識した基板側パターン２の位置に基づいて基板１とチップ３の位置合わせを行い、基板１のチップ接合面１ｂにチップ３を接合するチップ接合工程を含むものとなっている。
このように、本実施の形態におけるダイボンディング装置（ダイボンディング方法）では、ミラー面２０ａを上方に向けたミラー部材２０を下面に有した透明部材２１の上面に、パターン形成面１ａを下方に向けた基板１を載置し、その透明部材２１の上面に載置した基板１の上方からワイヤ挿通孔１７内を撮像することにより、ワイヤ挿通孔１７及び透明部材２１を通して視認されるミラー面２０ａに映った基板側パターン２の反射画像を取得し、基板側パターン２の位置の認識を行うようになっている。このためフリップチップ型のダイボンディング装置のような従来型のダイボンディング装置を流用することができ、ＢＯＣタイプの電子部品３０のダイボンディング工程を安価に行うことができる。
これまで本発明の実施の形態について説明してきたが、本発明は上述の実施の形態に示したものに限定されない。例えば、上述の実施の形態では、チップ３を基板１のチップ接合面１ｂに接合する接着剤２２は熱硬化性樹脂であるとしていたが、この接着剤２２は、チップ３を基板１上に接合するものであれば必ずしも熱硬化製樹脂でなくてもよく、例えば接着テープ等であってもよい。
また、上述の実施の形態では、透明部材２１の上面に載置した基板１の上方からワイヤ挿通孔１７内を撮像することにより、ワイヤ挿通孔１７及び透明部材２１を通して視認されるミラー面２０ａに映った基板側パターン２の反射画像を取得し、これにより基板側パターン２の位置の認識を行なうようになっていたが、基板側パターン２として基板側電極２ａのほかに位置認識専用の認識マークをパターン形成面１ａに設けておき、その認識マークを基板側電極２ａの代わりに、あるいは基板側電極２ａとともに、基板側認識カメラ７によってその反射画像を取得するようにしてもよい。
また、上述の実施の形態において示した基板１の形状は一例であり、パターン形成面１ａ、パターン形成面１ａと反対側のチップ接合面１ｂ及び板厚方向に貫通して設けられた貫通孔（上述の例ではワイヤ挿通孔１７）を有し、パターン形成面１ａに基板側パターン２が配設されたものであれば、その形状等は特に限定されない。
従来型のダイボンディング装置を流用してＢＯＣタイプの電子部品のダイボンディング工程を安価に行うことができるダイボンディング装置及びダイボンディング方法を提供する。
本発明の一実施の形態におけるダイボンディング装置の構成図 本発明の一実施の形態における基板をパターン形成面側から見た図 本発明の一実施の形態における基板をチップ接合面側から見た図 （ａ）（ｂ）本発明の一実施の形態におけるダイボンディング工程の手順を示す工程図 （ａ）（ｂ）本発明の一実施の形態におけるダイボンディング工程の手順を示す工程図 （ａ）（ｂ）本発明の一実施の形態におけるダイボンディング工程の手順を示す工程図 本発明の一実施の形態におけるダイボンディング装置の基板側認識カメラによって視認される基板側パターンの反射画像を含む画像の一例を示す図 本発明の一実施の形態におけるダイボンディング装置によりダイボンディング工程を行ったチップから製造されるＢＯＣタイプの電子部品の側断面図 従来のＢＯＣタイプの電子部品の製造過程におけるダイボンディング工程の実行手順を示す図
符号の説明
１ 基板
１ａ パターン形成面
１ｂ チップ接合面
２ 基板側パターン
２ａ 基板側電極
３ チップ
７ 基板側認識カメラ（認識手段）
１０ ダイボンディング装置
１５ 移載ツール（チップ接合手段）
１６ 制御装置（認識手段、チップ接合手段）
１７ ワイヤ挿通孔（貫通孔）
２０ ミラー部材
２０ａ ミラー面
２１ 透明部材

Claims (2)

  1. 基板側電極を含む基板側パターンが形成されたパターン形成面、パターン形成面と反対側のチップ接合面及び板厚方向に貫通して設けられた貫通孔を有した基板のチップ接合面にチップを接合するダイボンディング装置であって、ミラー面を上方に向けたミラー部材を下面に有した透明部材と、パターン形成面を下方に向けた基板が透明部材の上面に載置された状態で、基板の上方から貫通孔内を撮像することにより、貫通孔及び透明部材を通して視認されるミラー面に映った基板側パターンの反射画像を取得し、その取得した基板側パターンの反射画像から基板側パターンの位置の認識を行う認識手段と、認識手段において認識した基板側パターンの位置に基づいて基板とチップの位置合わせを行い、基板のチップ接合面にチップを接合するチップ接合手段とを備えたことを特徴とするダイボンディング装置。
  2. 基板側電極を含む基板側パターンが形成されたパターン形成面、パターン形成面と反対側のチップ接合面及び板厚方向に貫通して設けられた貫通孔を有した基板のチップ接合面にチップを接合するダイボンディング方法であって、ミラー面を上方に向けたミラー部材を下面に有した透明部材の上面に、パターン形成面を下方に向けた基板を載置する基板載置工程と、透明部材の上面に基板を載置した状態で基板の上方から貫通孔内を撮像することにより、貫通孔及び透明部材を通して視認されるミラー面に映った基板側パターンの反射画像を取得し、その取得した基板側パターンの反射画像から基板側パターンの位置の認識を行なう認識工程と、認識工程において認識した基板側パターンの位置に基づいて基板とチップの位置合わせを行い、基板のチップ接合面にチップを接合するチップ接合工程とを含むことを特徴とするダイボンディング方法。
JP2008039634A 2008-02-21 2008-02-21 ダイボンディング装置及びダイボンディング方法 Expired - Fee Related JP4831091B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008039634A JP4831091B2 (ja) 2008-02-21 2008-02-21 ダイボンディング装置及びダイボンディング方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008039634A JP4831091B2 (ja) 2008-02-21 2008-02-21 ダイボンディング装置及びダイボンディング方法

Publications (2)

Publication Number Publication Date
JP2009200203A JP2009200203A (ja) 2009-09-03
JP4831091B2 true JP4831091B2 (ja) 2011-12-07

Family

ID=41143407

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008039634A Expired - Fee Related JP4831091B2 (ja) 2008-02-21 2008-02-21 ダイボンディング装置及びダイボンディング方法

Country Status (1)

Country Link
JP (1) JP4831091B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6258596B2 (ja) * 2013-04-08 2018-01-10 株式会社オーテックメカニカル 反転装置
CN107134422A (zh) * 2016-02-29 2017-09-05 上海微电子装备（集团）股份有限公司 芯片键合装置及方法
CN107887294B (zh) * 2016-09-30 2020-04-10 上海微电子装备（集团）股份有限公司 芯片通用批键合装置及方法
CN108511364B (zh) 2017-02-28 2020-01-24 上海微电子装备（集团）股份有限公司 一种芯片键合装置
CN109390249A (zh) 2017-08-10 2019-02-26 上海微电子装备（集团）股份有限公司 半导体制造装置
JP6999841B1 (ja) * 2021-01-21 2022-01-19 キヤノンマシナリー株式会社 ボンディング方法およびボンディング装置使用方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3328760B2 (ja) * 1995-08-30 2002-09-30 澁谷工業株式会社 チップ画像認識装置
JP4593429B2 (ja) * 2005-10-04 2010-12-08 キヤノンマシナリー株式会社 ダイボンダ
JP4991180B2 (ja) * 2006-04-14 2012-08-01 ルネサスエレクトロニクス株式会社 電子部品の実装方法および装置

Also Published As

Publication number Publication date
JP2009200203A (ja) 2009-09-03

Similar Documents

Publication Publication Date Title
US5427301A (en) Ultrasonic flip chip process and apparatus
JP4831091B2 (ja) ダイボンディング装置及びダイボンディング方法
US7281322B2 (en) Component mounting method
JP4386007B2 (ja) 部品実装装置および部品実装方法
JP2007273628A (ja) 半導体装置の製造方法
TW201523755A (zh) 確定和調整半導體元件接合相關平行度級別的系統和方法
JP4482598B2 (ja) ボンディング装置、ボンディング装置の補正量算出方法及びボンディング方法
KR20190020641A (ko) 실장 방법, 실장용 헤드 및 실장 장치
JP2007266425A (ja) 実装装置および実装方法
JP6862015B2 (ja) 実装装置
WO2009125520A1 (ja) ボンディング装置およびボンディング装置に用いられるボンディング対象の位置認識方法ならびにボンディング対象の位置認識プログラムを記録した記録媒体
JP4036116B2 (ja) 回路基板、半導体装置、半導体製造装置、回路基板の製造方法および半導体装置の製造方法
JPH0779152B2 (ja) フリップチップ型半導体装置の実装方法
JP2003045825A (ja) 半導体ウェハのダイシング装置およびダイシング方法
JP4687290B2 (ja) 半導体チップのボンディング装置及びボンディング方法
JP2012243987A (ja) 半導体装置の製造方法
JP4083533B2 (ja) 半導体装置の製造方法
JP2009212258A (ja) 半導体装置の製造方法
JP6999841B1 (ja) ボンディング方法およびボンディング装置使用方法
JP4345720B2 (ja) 部品実装装置および部品実装方法
JPH06310569A (ja) 半導体素子のフェースダウンボンディング法
JP2017139365A (ja) 半導体パッケージの製造方法
JP5753805B2 (ja) 実装装置およびその制御方法
TW201108370A (en) Flip-chip package structure and aligning method thereof
CN115706016A (zh) 半导体装置及其制造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100204

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20100312

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110815

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110823

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110905

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140930

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees