CN115663026A - 高压耗尽型场效应晶体管及其形成方法 - Google Patents

Abstract

本申请公开一种高压耗尽型场效应晶体管及其形成方法，能够降低耗尽型场效应晶体管的导通电阻，所述耗尽型场效应晶体管包括：衬底，所述衬底内形成有若干第二掺杂类型的掺杂柱，所述掺杂柱的长度方向垂直于所述衬底表面；位于所述掺杂柱顶部区域内的第二掺杂类型的体区；分别位于所述体区的两侧的两个第一类型掺杂区，两个所述第一类型掺杂区与所在侧的体区边缘的距离相同；位于所述体区内的第二类型掺杂区，所述第二类型掺杂区位于所在体区内的两个第一类型掺杂区之间；位于相邻掺杂柱之间的衬底上的栅极结构。

Description

高压耗尽型场效应晶体管及其形成方法

技术领域

本申请涉及半导体技术领域，具体涉及一种高压耗尽型场效应晶体管及其形成方法。

背景技术

在各场效应晶体管分为耗尽型MOS晶体管和增强型MOS晶体管两种，增强型场效应晶体管在栅极偏压为零时，沟道关闭；耗尽型MOSFET在栅极偏压为零时，沟道为导通状态。

在各种功率***如恒流源、固态继电器、通信开关、高压直流母线中经常需要使用N沟道纵向结构耗尽型MOSFET器件(VDMOS)，这种器件通常在零栅压情况下表现为通态。目前现有的高压耗尽型MOSFET产品的特征导通电阻都较高，导致功耗较高。

随着人们对能效要求的日益提高，如何实现更低的特征导通电阻是目前亟待解决的问题。

发明内容

鉴于此，本申请提供一种高压耗尽型场效应晶体管及其形成方法，以解决现有的高压耗尽型场效应晶体管的导通电阻大的问题。

本申请提供的一种高压耗尽型场效应晶体管，包括：衬底，所述衬底内形成有若干第二掺杂类型的掺杂柱，所述掺杂柱的长度方向垂直于所述衬底表面；位于所述掺杂柱顶部区域内的第二掺杂类型的体区；分别位于所述体区的两侧的两个第一类型掺杂区，两个所述第一类型掺杂区与所在侧的体区边缘的距离相同；位于所述体区内的第二类型掺杂区，所述第二类型掺杂区位于所在体区内的两个第一类型掺杂区之间；位于相邻掺杂柱之间的衬底上的栅极结构。

可选的，所述衬底包括基底和位于所述基底表面的第一掺杂类型的外延层，所述掺杂柱位于所述外延层内；其中，所述外延层包括若干层堆叠的子外延层，所述掺杂柱包括位于各子外延层内堆叠的子掺杂柱，或者，所述外延层内具有沟槽，所述掺杂柱填充于所述沟槽内。

可选的，所述掺杂柱底部与所述基底表面的距离为0～20μm；和/或，所述掺杂柱的高度为所述外延层高度的80％～95％。

可选的，所述掺杂柱具有弧形侧壁，或者所述掺杂柱具有若干弧形侧壁连接而成的波浪形侧壁。

可选的，所述体区的中轴线与所述掺杂区的中轴线重叠。

可选的，所述衬底为第一类型掺杂，所述第二掺杂类型的掺杂柱的掺杂浓度与宽度的乘积，与相邻的衬底的掺杂浓度与宽度的乘积之间的差值小于预设值。

可选的，所述体区为P型掺杂体区，所述第一类型掺杂区为N型掺杂区，所述第二类型掺杂区为P型掺杂区；或者，所述体区为N型掺杂体区，所述第一类型掺杂区为P型掺杂区，所述第二类型掺杂区为N型掺杂区。

可选的，还包括：连接所述第一类型掺杂区和所述第二类型掺杂区的电极层，所述电极层覆盖所述栅极结构和衬底，且所述电极层与所述栅极结构之间形成有隔离介质层。

可选的，所述第二类型掺杂区的掺杂浓度大于所述第二类型掺杂的体区的掺杂浓度；和/或，所述体区的掺杂浓度大于所述掺杂柱的掺杂浓度。

可选的，所述栅极结构与两侧的所述体区内的第一类型掺杂区在垂直于所述衬底表面方向上具有重叠。

可选的，所述栅极结构与所述衬底之间形成有反型层。

本申请的实施例还提供一种高压耗尽型场效应晶体管的形成方法，包括：提供衬底，所述衬底内形成有若干第二掺杂类型的掺杂柱，所述掺杂柱的长度方向垂直于所述衬底表面；采用自对准注入工艺在所述掺杂柱顶部区域内形成第二掺杂类型的体区；采用自对准注入工艺在所述体区的两侧内形成第一类型掺杂区，位于两侧的第一类型掺杂区与所在侧的体区边缘的距离相同；在体区内形成第二类型掺杂区，所述第二类型掺杂区位于所在体区内的两个第一类型掺杂区之间；在相邻掺杂柱之间的衬底上形成栅极结构。

可选的，所述掺杂柱的形成方法包括：提供基底，在所述基底上形成子外延层；对所述子外延层进行第二类型掺杂离子注入，形成子掺杂柱；重复多次形成子外延层以及子掺杂柱的步骤，直至若干子外延层堆叠形成的外延层达到目标厚度，以及若干子掺杂柱堆叠形成的掺杂柱高度达到目标高度；或者，所述掺杂柱的形成方法包括：提供基底；在所述基底上形成具有目标厚度的外延层；刻蚀所述外延层，形成具有目标高度的沟槽，在所述沟槽内填充第二掺杂类型的掺杂柱；或者，所述掺杂柱的形成方法包括：提供基底，在所述基底上形成具有目标厚度的外延层；通过多次不同能量的高能离子注入，在所述外延层内形成第二掺杂类型的掺杂柱。

可选的，所述掺杂柱具有弧形侧壁；或者，所述掺杂柱具有若干弧形侧壁连接而成的波浪形侧壁。

可选的，所述体区、所述第一类型掺杂区以及所述第二类型掺杂区的形成方法进一步包括：在所述衬底表面形成具有第一开口的第一掩膜层；沿所述第一开口对所述衬底进行第二类型掺杂离子注入并推结，形成所述第二掺杂类型的体区；再在所述第一开口内形成第二掩膜层，所述第二掩膜层将所述第一开口分割为位于所述第二掩膜层两侧两个第二开口；沿所述第二开口对所述衬底进行第一类型掺杂离子注入并推结，形成所述第一类型掺杂区；去除所述第二图形化掩膜层，形成具有第三开口的第三掩膜层，所述第三开口暴露出位于同一体区内的两个第一类型掺杂区之间的衬底；沿所述第三开口进行第二类型掺杂离子注入，形成所述第二类型掺杂区。

可选的，还包括：在形成所述栅极结构之前，对所述衬底表面进行耗尽注入，在所述衬底表面形成反型层；在形成所述栅极结构之后，形成连接所述第一类型掺杂区和第二类型掺杂区的电极。

本申请上述高压耗尽型场效应晶体管及其形成方法，通过形成掺杂柱，再在所述掺杂柱顶部区域内形成沟道区域，优化内部电场分布和掺杂，使得特征导通电阻大幅下降，能够显著降低功耗。同样电压等级和导通电阻下拥有更小的芯片尺寸，适合更小的封装外形，功率密度高。同样电压等级和导通电阻下更小的芯片意味着更低的寄生电容，因而也能胜任更高开关频率的应用。

进一步的，所述高压耗尽型场效应晶体管的形成方法，采用沿同一掩模边沿的自对准工艺分别形成体区和第一类型掺杂区，使得第一类型掺杂区与体区之间的沟道区域的长度不受光刻对准偏差的影响，器件的沟道掺杂左右对称，采用自对准工艺的耗尽型结构和工艺，使得元胞左右沟道的阈值电压相同，开启一致性提高，提高器件的性能。无论是单个元胞的阈值电压，还是同一晶圆内不同器件的阈值电压均相同或接近(考虑其他工艺误差)，阈值电压分布集中。

附图说明

为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1至图8是本申请一实施例的高压耗尽型场效应晶体管的形成过程的结构示意图。

具体实施方式

下面结合附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本申请一部分实施例，而非全部实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。在不冲突的情况下，下述各个实施例及其技术特征可以相互组合。

请参考图1至图8，为本申请一实施例的高压耗尽型场效应晶体管的形成过程的结构示意图。

请参考图1，提供衬底100，所述衬底100内形成有若干第二掺杂类型的掺杂柱103，所述掺杂柱103的长度方向垂直于所述衬底100表面。

所述衬底100的形成方法包括：提供基底101，在所述基底101上形成外延层102以及位于所述外延层内的掺杂柱103。所述掺杂柱103在平行于外延层102表面的截面为长条状、圆形或多边形等。

所述基底101可以为半导体晶圆，可以为硅、锗或锗硅等半导体材料。具体的，所述基底101可以为第一类型掺杂的单晶硅衬底。

在一些实施例中，所述掺杂柱103的形成方法包括：提供基底101，在所述基底101上形成子外延层；对所述子外延层进行第二类型掺杂离子注入，形成子掺杂柱；重复多次形成子外延层以及子掺杂柱的步骤，直至若干子外延层堆叠形成的外延层102达到目标厚度，以及若干子掺杂柱堆叠形成的掺杂柱103高度达到目标高度。多次外延、注入形成所述掺杂柱的过程中，每个子掺杂柱均会进行横向扩散，使得子掺杂柱的侧壁为弧形，使得最终形成的掺杂柱具有若干弧形侧壁连接而成的波浪形侧壁。通过对各子外延层的注入参数的调整，还可以使得所述掺杂柱在高度方向上具有不同的掺杂浓度的分布。

在另一些实施例中，所述掺杂柱103的形成方法包括：提供基底101；在所述基底101上形成具有目标厚度的外延层102；刻蚀所述外延层102，形成具有目标高度的沟槽，在所述沟槽内填充第二掺杂类型的掺杂柱103。所述沟槽的刻蚀可以采用深沟槽刻蚀工艺，以刻蚀形成足够深度的沟槽。还可以通过刻蚀过程的工艺参数的调整，调整沟槽侧壁的形貌，例如使得所述沟槽具有倾斜侧壁、弧形侧壁、波浪形侧壁等，从而在填充具有第二类型掺杂的掺杂材料至所述沟槽内所形成的掺杂柱103具有对应形貌的侧壁。

在另一实施例中，所述掺杂柱的形成方法包括：提供基底101，在所述基底101上形成具有目标厚度的外延层102；通过多次不同能量的的高能离子注入，在所述外延层102内形成第二掺杂类型的掺杂柱。高能离子注入的深度与离子能量正相关，能量越大，注入深度越大，可以通过由深至浅，或者由浅至深的注入方式，多次注入，使得注入区域纵向连续形成所述掺杂柱103。

所述外延层102内掺杂有第一类型掺杂离子，而所述掺杂柱103内掺杂有第二类型掺杂离子，在器件处于阻断状态时，在所述掺杂柱103与所述外延层102之间形成耗尽层，耗尽层内的电场在纵向的分布呈矩形，因为电场与长度的积分为器件上承担的电压，因此相比平面VDMOS的三角形电场分布，相同耐压要求下外延层102的厚度可以更薄，另外也可以适当提高所述外延层102内的掺杂离子浓度，这都有利于降低最终形成的晶体管的导通电阻。

所述掺杂柱103底部与所述基底101表面的距离对器件所能承受的击穿电压影响小，但是对总的导通电阻有较大影响，该距离越小导通电阻越小，所以这个距离应该尽量短。在一些实施例中，所述掺杂柱103底部与所述基底101表面的距离为0～20μm。在另一些实施例中，所述掺杂柱103的高度为所述外延层102高度的80％～95％。

该实施例中，所述第一类型掺杂为N型掺杂，所述外延层102为N型掺杂层，所述第二类型掺杂为P型掺杂，所述掺杂柱103为P型掺杂柱。在外延层102内形成若干周期排列的P型的掺杂柱103，同时也将N型的外延层103分割为若干N型的掺杂柱，所述N型掺杂柱环绕掺杂柱103设置或位于P型掺杂柱103两侧。

所述掺杂柱103的掺杂浓度和所述外延层102的掺杂浓度相当。

掺杂柱103和外延层102的掺杂浓度和器件的额定耐压，掺杂柱103的宽度以及相邻掺杂柱103之间的距离相关，而掺杂柱103的宽度以及相邻掺杂柱103之间的距离和表面的结构形成所用的工艺能力相关，因此，掺杂柱103和外延层102的掺杂浓度需要针对耐压和导通电阻两个参数进行综合优化设置。较佳的，所述第二掺杂类型的掺杂柱103的掺杂浓度与宽度的乘积，与相邻的掺杂柱103之间的外延层102的掺杂浓度与宽度的乘积之间的差值小于预设值。所述预设值接近于0，两者相等或近似相等。

在其他具体实施方式中，所述第一类型掺杂还可以为P型掺杂，所述第二类型掺杂为N型掺杂。所述N型掺杂离子可以为Ph、As或Td中的至少一种，所述P型掺杂离子可以为B、BF₂、Al、In或Ga中的至少一种。

在其他实施例中，也可以直接在基底101内形成所述掺杂柱103，而无需形成外延层。

请参考图2，采用自对准注入工艺在所述掺杂柱103顶部区域内形成第二掺杂类型的体区201。

具体的，在所述衬底100表面形成具有第一开口的第一掩膜层201；沿所述第一开口201对所述衬底进行第二类型掺杂离子注入并推结，形成所述第二掺杂类型的体区301。所述体区201的掺杂类型与所述掺杂柱103的掺杂类型一致。

所述第一掩膜层201采用硬掩膜材料，例如氧化硅、氮化硅、氮氧化硅、无定型碳等硬质掩膜材料。采用自对准注入工艺，沿第一开口对所述外延层102进行第二类型掺杂离子注入，在所述外延层102内形成第二掺杂类型的注入区。所述第二类型掺杂注入区203的横向尺寸由所述第一开口的边沿确定；随后通过热退火工艺进行推结，使第二类型掺杂离子进行激活，并进行横向及纵向扩散，形成所述第二类型掺杂的体区301，所述体区301位于掺杂柱103的顶部。该实施例中，所述体区301为P型掺杂。

由于所述体区301沿第二开口采用自对准注入后推结形成，且在推结过程中，掺杂离子扩散速率一致，因此，形成的所述体区301两侧横向扩散位于所述第一掩模层201下方的尺寸均相同。

优选的，可以直接采用形成掺杂柱103时的光罩来形成所述第一掩膜层201，或者直接以形成掺杂柱103时的最后一次离子注入的掩膜作为所述第一掩膜层201，使得所述第一开口与定位掺杂柱103区域的图形的尺寸和位置一致，可以减少光罩数量，降低成本。由此，形成的体区301的中轴线与所述掺杂柱103的中轴线重叠。

在其他实施例中，所述体区301还可以全部位于所述掺杂柱301内，或边缘超出所述掺杂柱301的边缘。

所述体区301的掺杂浓度大于所述掺杂柱103的掺杂浓度。

请参考图3和图4，采用自对准注入工艺在所述第二掺杂类型的体区301的两侧内形成第一类型掺杂区302，位于两侧的第一类型掺杂区302与所在侧的体区301边缘的距离相同。

请参考图3，在所述第一开口内形成第二掩膜层202，所述第二掩膜层202将所述第一开口分隔为位于所述第二掩膜层202两侧两个第二开口；沿所述第二开口对所述外延层102进行第一类型掺杂离子注入，形成第一类型掺杂注入区302a。

所述第二掩模层202可以采用光刻胶或其他掩模材料。该实施例中，所述第二掩膜层202的材料为光刻胶。所述第一掩膜层201和所述第二掩膜层202共同限定了所述第二开口的位置和尺寸。

沿所述第二开口，采用自对准注入进行第一类型掺杂离子注入，形成第一类型掺杂注入区302a，所述第一类型掺杂注入区302a的位置和尺寸由所述第二开口的边沿确定，即由所述第一掩膜层201和所述第二掩膜层202的边沿确定。该实施例中，所述第一类型掺杂注入区302a为N型重掺杂区。

请参考图4，对所述第一类型掺杂注入区302a进行推结，形成所述第一类型掺杂区302。

通过热退火工艺进行推结，使第一类型掺杂离子进行激活，并进行横向及纵向扩散，形成所述第一类型掺杂区302。所述第一类型掺杂区302为MOS管的源极。由于各第一类型掺杂注入区302a内的掺杂浓度相同，在扩散过程中，各第一类型掺杂注入区302a内的掺杂离子在相同的方向上具有相同的扩散速率。所述第一类型掺杂离子横向扩散，使得部分所述第一类型掺杂区302位于所述第一掩模层201下方，且各第一类型掺杂区302位于所述第一掩膜层201下方的长度相同。

由于所述体区301两侧位于所述第一掩模层201下方的尺寸均相同，而各第一类型掺杂区302位于所述第一掩膜层201下方的长度也相同，因此，所述体区301内的两个第一类型掺杂区302距离体区301对应侧的边缘的距离均相同，体区301边缘与第一类型掺杂区302之间的额区域为VDMOS管的沟道区域，因此，后续步骤后形成的各个VDMOS的沟道区域长度相同，不同位置处的VDMOS具有相同的阈值电压。

在进行所述扩散处理之前，还包括去除所述第二掩膜层401。

请参考图5和图6，在体区301内形成第二类型掺杂区303，所述第二类型掺杂区303位于所在体区301内的两个第一类型掺杂区302之间。

请参考图5，去除所述第二掩膜层，形成具有第三开口的第三掩膜层，所述第三开口暴露出位于同一体区301内的两个第一类型掺杂区302之间的衬底；沿所述第三开口进行第二类型掺杂离子注入，形成所述第二类型掺杂区303。

该实施例中，所述第二类型掺杂区303为P型重掺杂区。所述第二类型掺杂区303的形成方法包括：形成覆盖所述第一掩模层201及部分衬底表面的第三掩模层203，所述第三掩模层203暴露出体区301内的两个第一类型掺杂区302之间的区域；以所述第三掩模层203为掩膜，进行第二类型掺杂离子注入，形成所述第二类型掺杂区303。所述第二类型掺杂区303与所述第一类型掺杂区301之间形成PN结隔离结构，避免同一体区301内的两个第一类型掺杂区301之间发生漏电。

所述第二类型掺杂区303的掺杂浓度大于所述第二类型掺杂的体区301的掺杂浓度。所述第一类型掺杂区302、体区301以及外延层102之间形成的寄生三极管，第一类型掺杂区302、体区301以及外延层102分别作为寄生三极管的发射极、基极以及集电极。通过在所述体区301内形成所述第二类型掺杂区303，可以降低所述第一类型掺杂区301与第一类型掺杂的外延层102之间的第二类型掺杂区域的电阻，即寄生三极管的基极偏置电阻Rb，能够有效抑制寄生三极管的导通。

优选的，所述第二类型掺杂区303的掺杂浓度大于所述第二类型掺杂的体区301的掺杂浓度。

该实施例中，所述体区301为P型掺杂体区，所述第一类型掺杂区302为N型掺杂区，所述第二类型掺杂区303为P型掺杂区；或者，所述体区301为N型掺杂体区，所述第一类型掺杂区302为P型掺杂区，所述第二类型掺杂区303为N型掺杂区。

该实施例中，仅需进行离子注入形成所述第二类型掺杂区303即可，无需进行额外的推结步骤以激活所述第二类型掺杂区303内的掺杂离子，而是借助后续的工艺步骤中，例如后续的栅介质层、隔离介质层等步骤中的热过程，实现掺杂离子的激活，从而可以节约工艺步骤，减少热消耗。

请参考图6，对所述衬底100表面进行耗尽注入，形成反型层401。

去除所述衬底100表面的所有掩膜层之后，进行所述耗尽注入。该实施例中，所述耗尽注入采用第一类型掺杂离子，即N型掺杂离子，用于中和所述第一类型掺杂区302与体区301边缘之间的沟道区表层的第二类型掺杂离子，以在沟道区域表面形成较少载流子的反型层401。

由于所述第一类型掺杂区302的掺杂类型与所述耗尽注入的掺杂离子类型一致，而所述第二类型掺杂区303虽掺杂有第二类型掺杂离子，但是的掺杂浓度较大，因此该耗尽注入也不会改变所述第二类型掺杂区303的掺杂类型，因此，所述反型层401基本仅在第一类型掺杂区302外侧的体区301表面形成耗尽区域。

请参考图7，在相邻掺杂柱103之间的衬底上形成栅极结构500。

所述栅极结构500包括栅介质层501和位于所述栅介质层501表面的栅极502。该实施例中，所述栅介质层501的材料为氧化硅，所述栅极502的材料为多晶硅。在其他实施例中，所述栅介质层501还可以采用氮化硅、氮氧化硅、氧化铪、氧化铝等介电材料，所述栅极502还可以采用钨、铝或铜等导电材料。

所述栅极结构500完整覆盖两侧体区301内的沟道区域，就能够确保两侧形成的VDMOS结构的沟道长度相同，具有相同的阈值电压。

为了确保栅极结构500能够完全覆盖两侧的沟道区域，可以通过设置所述栅极结构与两侧的所述体区301内的第一类型掺杂区301在垂直于衬底方向上存在交叠，给栅极结构500留有一定的对位偏差余量。所述交叠的长度可以为0～0.7μm，优选的，可以为0.3μm～0.7μm，例如0.5μm。这样，即便在形成栅极结构500的过程中，由于光刻偏差，导致栅极结构500未能对称覆盖两侧的体区301，也能够使得所述栅极结构500完整覆盖两侧的沟道区域，使得栅极结构500两侧的VDMOS阈值电压相同，开启一致性好。

请参考图8，形成连接所述第一类型掺杂区302和第二类型掺杂区303的电极层600。

先形成覆盖所述衬底100表面以及栅极结构500表面的隔离介质层材料，并进行平坦化，然后刻蚀所述隔离介质材料，形成暴露所述第二类型掺杂区303及其两侧至少部分的第二类型掺杂区301的通孔，以及覆盖所述栅极500的隔离介质层601；在所述通孔内填充导电材料，形成覆盖所述栅极结构500和衬底100的电极层600。所述隔离介质层的材料通常采用磷硅玻璃(PSG)或硼磷硅玻璃(BPSG)，需要采用热回流方式进行平坦化，以及退火处理来进行致密化处理，这些过程都需要用到热过程，在这些热过程中，可以同时激活所述第二类型掺杂区303内的掺杂离子，从而减少一次热过程。

该实施例中，各个耗尽型VDMOS元胞的源极通过所述电极层600连接在一起，形成能够承受较大工作电流的功率MOS管。

后续，还包括在所述衬底100的背面形成导电层，作为漏极连接层。

本申请的实施例还提供一种高压耗尽型场效应晶体管。

请参考图8，为本申请一实施例的高压耗尽型场效应晶体管的结构示意图。

所述高压耗尽型场效应晶体管包括：衬底100，所述衬底100内形成有若干第二掺杂类型的掺杂柱103，所述掺杂柱103的长度方向垂直于所述衬底100表面；位于所述掺杂柱103顶部区域内的第二掺杂类型的体区301；分别位于所述第二掺杂类型的体区301的两侧的两个第一类型掺杂区302，两个所述第一类型掺杂区302与所在侧的体区301边缘的距离相同；位于所述体区301内的第二类型掺杂区303，所述第二类型掺杂区303位于所在体区301内的两个第一类型掺杂区302之间；位于相邻掺杂柱103之间的衬底100上的栅极结构500。

优选的，所述衬底100包括基底101和位于所述基底101表面的外延层102，所述掺杂柱103位于所述外延层102内；其中，所述外延层103包括若干层堆叠的子外延层，所述掺杂柱103包括位于各子外延层内堆叠的子掺杂柱，或者，所述外延层100内具有沟槽，所述掺杂柱103填充于所述沟槽内。

优选的，所述掺杂柱103底部与所述基底101表面的距离为0～20μm。

优选的，所述掺杂柱103具有弧形侧壁，或者所述掺杂柱103具有若干弧形侧壁连接而成的波浪形侧壁。在其他实施例中，所述掺杂柱103也可以具有垂直侧壁。

优选的，所述体区301的中轴线与所述掺杂柱103的中轴线重叠。

优选的，所述体区301为P型掺杂体区，所述第一类型掺杂区302为N型掺杂区，所述第二类型掺杂区303为P型掺杂区；或者，所述体区301为N型掺杂体区，所述第一类型掺杂区302为P型掺杂区，所述第二类型掺杂区303为N型掺杂区。

优选的，还包括：连接所述第一类型掺杂区302和所述第二类型掺杂区303的电极层600，所述电极层600覆盖所述栅极结构500和衬底100，且所述电极层600与所述栅极结构500之间形成有隔离介质层601。

优选的，所述第二类型掺杂区302的掺杂浓度大于所述第二类型掺杂的体区301的掺杂浓度，以降低所述第二类型掺杂区303与第一类型掺杂的衬底100之间的第一类型掺杂区域302的电阻。

优选的，所述栅极结构500与两侧的所述体区301内的第一类型掺杂区301在垂直于所述衬底100表面方向上具有重叠。

优选的，所述栅极结构500与所述衬底100之间形成有反型层400。

以上各特征的具体展开描述，请参考前述实施例中的对应特征的描述，再次不作赘述。

以上所述仅为本申请的实施例，并非因此限制本申请的专利范围，凡是利用本申请说明书及附图内容所作的等效结构或等效流程变换，例如各实施例之间技术特征的相互结合，或直接或间接运用在其他相关的技术领域，均同理包括在本申请的专利保护范围内。

Claims (14)

1.一种高压耗尽型场效应晶体管，其特征在于，包括：

衬底，所述衬底内形成有若干第二掺杂类型的掺杂柱，所述掺杂柱的长度方向垂直于所述衬底表面；

位于所述掺杂柱顶部区域内的第二掺杂类型的体区；

分别位于所述体区的两侧的两个第一类型掺杂区，两个所述第一类型掺杂区与所在侧的体区边缘的距离相同；

位于所述体区内的第二类型掺杂区，所述第二类型掺杂区位于所在体区内的两个第一类型掺杂区之间；

位于相邻掺杂柱之间的衬底上的栅极结构。

2.根据权利要求1所述的高压耗尽型场效应晶体管，其特征在于，所述衬底包括基底和位于所述基底表面的第一掺杂类型的外延层，所述掺杂柱位于所述外延层内；

其中，所述外延层包括若干层堆叠的子外延层，所述掺杂柱包括位于各子外延层内堆叠的子掺杂柱；或者，所述外延层内具有沟槽，所述掺杂柱填充于所述沟槽内。

3.根据权利要求2所述的高压耗尽型场效应晶体管，其特征在于，所述掺杂柱底部与所述基底表面的距离为0～20μm；和/或，所述掺杂柱的高度为所述外延层高度的80％～95％。

4.根据权利要求1所述的高压耗尽型场效应晶体管，其特征在于，所述掺杂柱具有弧形侧壁，或者所述掺杂柱具有若干弧形侧壁连接而成的波浪形侧壁。

5.根据权利要求1所述的高压耗尽型场效应晶体管，其特征在于，所述体区的中轴线与所述掺杂区的中轴线重叠。

6.根据权利要求1所述的高压耗尽型场效应晶体管，其特征在于，所述衬底为第一类型掺杂，所述第二掺杂类型的掺杂柱的掺杂浓度与宽度的乘积，与相邻的衬底的掺杂浓度与宽度的乘积之间的差值小于预设值；和/或，所述第二类型掺杂区的掺杂浓度大于所述第二类型掺杂的体区的掺杂浓度；和/或，所述体区的掺杂浓度大于所述掺杂柱的掺杂浓度。

7.根据权利要求1所述的高压耗尽型场效应晶体管，其特征在于，所述体区为P型掺杂体区，所述第一类型掺杂区为N型掺杂区，所述第二类型掺杂区为P型掺杂区；或者，所述体区为N型掺杂体区，所述第一类型掺杂区为P型掺杂区，所述第二类型掺杂区为N型掺杂区。

8.根据权利要求1所述的高压耗尽型场效应晶体管，其特征在于，还包括：连接所述第一类型掺杂区和所述第二类型掺杂区的电极层，所述电极层覆盖所述栅极结构和衬底，且所述电极层与所述栅极结构之间形成有隔离介质层。

9.根据权利要求1所述的高压耗尽型场效应晶体管，其特征在于，所述栅极结构与两侧的所述体区内的第一类型掺杂区在垂直于所述衬底表面方向上具有重叠；和/或，所述栅极结构与所述衬底之间形成有反型层。

10.一种高压耗尽型场效应晶体管的形成方法，其特征在于，包括：

提供衬底，所述衬底内形成有若干第二掺杂类型的掺杂柱，所述掺杂柱的长度方向垂直于所述衬底表面；

采用自对准注入工艺在所述掺杂柱顶部区域内形成第二掺杂类型的体区；

采用自对准注入工艺在所述体区的两侧内形成第一类型掺杂区，位于两侧的第一类型掺杂区与所在侧的体区边缘的距离相同；

在体区内形成第二类型掺杂区，所述第二类型掺杂区位于所在体区内的两个第一类型掺杂区之间；

在相邻掺杂柱之间的衬底上形成栅极结构。

11.根据权利要求10所述的形成方法，其特征在于，所述掺杂柱的形成方法包括：提供基底，在所述基底上形成子外延层；对所述子外延层进行第二类型掺杂离子注入，形成子掺杂柱；重复多次形成子外延层以及子掺杂柱的步骤，直至若干子外延层堆叠形成的外延层达到目标厚度，以及若干子掺杂柱堆叠形成的掺杂柱高度达到目标高度；或者，所述掺杂柱的形成方法包括：提供基底；在所述基底上形成具有目标厚度的外延层；刻蚀所述外延层，形成具有目标高度的沟槽，在所述沟槽内填充第二掺杂类型的掺杂柱；或者，所述掺杂柱的形成方法包括：提供基底，在所述基底上形成具有目标厚度的外延层；通过多次不同能量的高能离子注入，在所述外延层内形成第二掺杂类型的掺杂柱。

12.根据权利要求10所述的形成方法，其特征在于，所述掺杂柱具有弧形侧壁；或者，所述掺杂柱具有若干弧形侧壁连接而成的波浪形侧壁。

13.根据权利要求10所述的形成方法，其特征在于，所述体区、所述第一类型掺杂区以及所述第二类型掺杂区的形成方法进一步包括：

在所述衬底表面形成具有第一开口的第一掩膜层；

沿所述第一开口对所述衬底进行第二类型掺杂离子注入并推结，形成所述第二掺杂类型的体区；

再在所述第一开口内形成第二掩膜层，所述第二掩膜层将所述第一开口分割为位于所述第二掩膜层两侧两个第二开口；

沿所述第二开口对所述衬底进行第一类型掺杂离子注入并推结，形成所述第一类型掺杂区；

去除所述第二图形化掩膜层，形成具有第三开口的第三掩膜层，所述第三开口暴露出位于同一体区内的两个第一类型掺杂区之间的衬底；

沿所述第三开口进行第二类型掺杂离子注入，形成所述第二类型掺杂区。

14.根据权利要求10所述的形成方法，其特征在于，还包括：在形成所述栅极结构之前，对所述衬底表面进行耗尽注入，在所述衬底表面形成反型层；在形成所述栅极结构之后，形成连接所述第一类型掺杂区和第二类型掺杂区的电极。

Images