CN115629299B - 一种实现隔离开尔文测试的半导体芯片测试方法 - Google Patents
一种实现隔离开尔文测试的半导体芯片测试方法 Download PDFInfo
- Publication number
- CN115629299B CN115629299B CN202211629554.9A CN202211629554A CN115629299B CN 115629299 B CN115629299 B CN 115629299B CN 202211629554 A CN202211629554 A CN 202211629554A CN 115629299 B CN115629299 B CN 115629299B
- Authority
- CN
- China
- Prior art keywords
- probe
- testing
- slo
- parallel test
- shi
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 90
- 239000004065 semiconductor Substances 0.000 title claims abstract description 13
- 238000002955 isolation Methods 0.000 title claims description 8
- 239000000523 sample Substances 0.000 claims abstract description 61
- 238000000034 method Methods 0.000 claims description 10
- 238000005259 measurement Methods 0.000 claims description 7
- 238000004891 communication Methods 0.000 claims description 6
- 230000003287 optical effect Effects 0.000 claims description 6
- 238000001514 detection method Methods 0.000 claims description 4
- 230000004044 response Effects 0.000 claims description 4
- 230000001360 synchronised effect Effects 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 4
- 238000013461 design Methods 0.000 description 3
- 238000010998 test method Methods 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000002457 bidirectional effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
本发明提供了一种实现隔离开尔文测试的半导体芯片测试方法，探针卡安装在探针台上，晶圆安装于晶圆卡盘上；在探针卡上连接一块单片机，并在探针卡上设置2~16组并行测试组，其中每一组并行测试组的Hi、Shi通道均共同焊接到一根探针上，并行测试组的Slo通道通过导线连接至所述晶圆卡盘上，探针均与晶圆上的不同芯片相接触；由单片机控制其中一组并行测试组导通，其他所有组均处于关闭状态；实现对Hi、Shi和Slo的开关控制，并由单片机传输数据至终端存储；本发明可以实现在尽可能减少探针台移动的情况下实现对芯片的切换和测试，减少探针台机械移动的耗时。
Description
技术领域
本发明属于半导体激光器测试技术领域，具体涉及一种实现隔离开尔文测试的半导体芯片测试方法。
背景技术
探针卡是专为晶圆测试而设计的供电或提供信号的部件。探针卡在工作时，需将探针接触到芯片的电极，从而实现供电、提供信号和测试的功能。探针卡需要安装到探针台上，配合探针台的移动来实现对芯片的逐个测试。
一片晶圆上，可能存在数万颗至数十万颗芯片，因此如何提升单个芯片的测试效率（UPH），是业界研究的重要课题。传统方法中，芯片的每一次测试，都需要探针台多个电机的移动来实现被测芯片的更换，因此为了提升晶圆测试效率，主流的方法是在保障电机运动精度的前提下，尽可能地提升电机的运行速度。然而针对高速测试的要求，往往测试时间还没有电机需要的运动时间长，从而导致测试效率难以大幅提升。
发明内容
本发明要解决提升晶圆上单个芯片的测试效率的难题，为此提供了实现隔离开尔文测试的半导体芯片测试方法，实现单步测试多颗芯片的目的，从而大幅提升测试效率。
本发明解决其技术问题采用的技术方案是：
一种实现隔离开尔文测试的半导体芯片测试方法，包括探针卡、晶圆以及晶圆卡盘，所述探针卡安装在探针台上，所述晶圆安装于所述晶圆卡盘上；方法包括：
在探针卡上连接一块基于ARM的单片机，并在探针卡上设置2~16组并行测试组，其中每一组并行测试组的Hi、Shi通道均共同焊接到一根探针上，每一组并行测试组的Slo通道通过导线连接至所述晶圆卡盘上，并使每一根探针均与所述晶圆上的不同芯片相接触；
基于每一根探针与对应的芯片相接触，单片机控制其中一组并行测试组导通，并使其他所有组均处于关闭状态；
响应于处于导通状态的并行测试组，终端通过光耦分别控制三路隔离开关电源，实现对Hi、Shi和Slo三个通道的开关控制，完成对该并行测试组中芯片的供电和测量，并由单片机传输数据至终端存储；
响应于该并行测试组中芯片测试已完成，则关闭该并行测试组，导通下一组并行测试组，直至每一根探针连通的芯片均被测量完毕。
较佳的，所述Hi、Shi和Slo三个通道分别采用三个MOS管作为开关器件来实现隔离驱动和开关。
较佳的，Hi通道为供电正极，Shi通道为电压表测量正极，Slo通道为电压表测量负极，三路隔离开关电源分别与Hi、Shi和Slo三个通道共正极或共负极实现被测件两端的检测线同步开闭。
较佳的，所述单片机负责接收终端命令以及负责导通和关闭相应的通道，实现可程控的多通道测试。
较佳的，所述单片机与终端之间采用115200波特率进行串口通讯。
较佳的，当探针卡上的所有并行测试组所对应的芯片均测量完毕后，探针台会自动移动至晶圆的下一个测量区域进行下一组芯片的测量。
与现有技术相比，本发明的有益效果如下：
1、本发明通过不移动位置的状态下对多个芯片的测试，减少电机的运动次数，从而降低了探针台在移动过程中所损耗的时长，大幅提升了晶圆的测试效率；
2、本发明的探针卡在每个检测芯片之间可实现微秒级的切换，极大减少切换耗时；
3、本发明通过使用三路隔离开关电源作为MOS管的控制电源，从而实现三个MOS管可以在任意电位下实现整体控制，以满足多通道条件下的开尔文测试法。
附图说明
下面结合附图和实施例对本发明进一步说明。
图1为本发明实施例的用于驱动MOS管的三路隔离电源图；
图2为本发明实施例的三通道隔离开关原理电路图；
图3为本发明实施例的探针连接示意图；
图4为本发明实施例的***连接图；
图中：1、源表输出线Hi； 2、源表测试线SHi；3、源表测试线SLo；4、源表输出线Lo；5、晶圆卡盘；6、探针卡；7、通讯线；8、终端；9、SMU源表。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
请参考图1-4，如图4***所示，本发明主要装置包括1、源表输出线Hi； 2、源表测试线SHi；3、源表测试线SLo；4、源表输出线Lo；5、晶圆卡盘；6、探针卡；7、通讯线；8、终端；9、SMU源表；源表（SMU）用于在探针卡6上附加电流和电压源功能，可同时精确采集和测量电压和/或电流值。
具体测试流程为：将探针卡6安装在探针台上，晶圆安装于晶圆卡盘5上，在探针卡6上连接一块基于ARM的单片机，并在探针卡6上设置4组并行测试组，其中每一组并行测试组的Hi、Shi通道均共同焊接到一根探针上，每一组并行测试组的Slo通道通过导线连接至晶圆卡盘上，并使每一根探针均与所述晶圆上的不同芯片相接触，即4根探针与4块芯片连通。此时，由终端向单片机发送信号，令单片机控制其中1组并行测试组导通，其余3组并行测试组关闭，此时被导通的并行测试组中的三路隔离开关电源驱动MOS管实现Hi、Shi和Slo三个通道的开启，待测试完成后，由单片机传输数据回到终端8存储，并继续下一组的导通和测试。
在本发明中，使用MOS管作为主要的开关器件，常规的开关器件采用的是继电器，主要原因是继电器控制简单，双向电流均可以通过。但是由于继电器寿命较短，普通继电器仅有10万次的开关寿命，高端继电器最多也不超过100万次的重复开关。因此在晶圆测试领域，10万次的开关寿命远远不能满足需求，因此不适合作为开关器件。而且，继电器的开关速度也较慢，一般在5ms以上，与本发明提高检测效率的目的不符。
相比之下，MOS管是电压型器件，导通时对通道几乎没有电流上的影响；同时MOS管导通时正向和反向电流均可以正常流通；而且MOS管的开关寿命非常长，几乎是无限次数的开关。且开关速度很快，可以做到1μs甚至1μs以下。无论是速度和使用寿命，均非常适合本发明的应用。
与此同时，本发明是针对开尔文测试法进行技术方案设计的，因此开关器件的作用不仅仅是单纯的对供电端进行开关控制，还要在单个供电回路中控制供电的开关以及两根测试线的开关。此三个开关均处于不确定的电位，且相互关联，因此无法采用共地的方式对其进行电压控制来同时开启或关闭三个MOS管。
虽然MOS管可以实现开关的动作，但是由于MOS管是通过电压来实现控制的，因此需要和电流通道共电位才能实现开启和关闭。而实现开尔文测试，每个被测件的回路上都需要控制四个通道的开启和关闭，也就是说至少叠加3个MOS管才能实现开尔文测试。
为了让MOS管可以实现开尔文的测试，本发明采用了三套隔离电源来分别负责同一个回路上的三个MOS管的通断。从而解决了MOS管需要共电位才能开启的难题。无论回路中的电位如何变化，这三个MOS管都可以任意控制导通和关闭，真正实现开尔文测试。本电路设计了三路隔离开关电源，作为MOS管的控制电源，三路电源相互隔离，互不干扰。同时采用光耦分别控制三路开关电源所驱动的MOS管的电位，从而实现三个MOS管可以在任意电位下实现整体控制。
如图2所示，Hi为供电正极。Shi为电压表测量正极，SLo为电压表测量负极。三个相互隔离的电源分别与Hi、Shi、SLo共正极或共负极，以实现该三个通道的开关控制。通过光耦控制开关信号，来实现隔离控制。
当SET Hi0、SET Shi0、SETSLo0均为高电平时，可以驱动光耦导通，从而实现三个MOS管在相互隔离的状态下分别导通。该通道的被测芯片即可供电和测量。
根据芯片的尺寸不同，探针卡输出组数也不同，每一组均可以实现三个通道的隔离导通，针对300μm的较大尺寸芯片，可以设计为2路输出的探针卡6；而针对70um的芯片，可以设计为8路输出的探针卡6。
为了实现自动化的测试，探针卡6上放置了基于ARM内核的单片机，用于通道选择控制以及与上位机通讯。负责与工控主机通讯，接收工控主机的命令，用于开启和关闭相应的通道。通过IO口连接不同通道的Hi、Shi和Slo的MOS管的栅极，用于控制导通和关闭，以及植入特定的探针卡6SN号，用于识别是否是与***相匹配的原装探针卡6。为了达到最快的控制速度，单片机与上位机之间采用115200波特率进行串口通讯。
图3是针对并行测试4个芯片的探卡设计。其中每一组的Hi、Shi在探卡上焊接到探针，而每一组的SLo通过导线连接到晶圆卡盘。从而实现精确的供电和电压测试。
探针卡PCB由于要满足较大的刚性，以免影响探针的扎针力度，因此采用4mm以上的PCB基板进行设计，为了兼容光学芯片的光学测试，PCB表面应覆盖黑色阻焊层。
以上述依据本发明的理想实施例为启示，通过上述的说明内容，相关工作人员完全可以在不偏离本项发明技术思想的范围内，进行多样的变更以及修改。本项发明的技术性范围并不局限于说明书上的内容，必须要根据权利要求范围来确定其技术性范围。
Claims (6)
1.一种实现隔离开尔文测试的半导体芯片测试方法，包括探针卡、晶圆以及晶圆卡盘，所述探针卡安装在探针台上，所述晶圆安装于所述晶圆卡盘上；其特征在于，方法包括：
在探针卡上连接一块基于ARM的单片机，并在探针卡上设置2~16组并行测试组，其中每一组并行测试组的Hi、Shi通道均共同焊接到一根探针上，每一组并行测试组的Slo通道通过导线连接至所述晶圆卡盘上，并使每一根探针均与所述晶圆上的不同芯片相接触；
基于每一根探针与对应的芯片相接触，单片机控制其中一组并行测试组导通，并使其他所有组均处于关闭状态；
响应于处于导通状态的并行测试组，终端通过光耦分别控制三路隔离开关电源，实现对Hi、Shi和Slo三个通道的开关控制，完成对该并行测试组中芯片的供电和测量，并由单片机传输数据至终端存储；
其中，Hi为供电正极，Shi为电压表测量正极，Slo为电压表测量负极；三个相互隔离的电源分别与Hi、Shi、Slo共正极或共负极，以实现该三个通道的开关控制，通过光耦控制开关信号，来实现隔离控制；
响应于该并行测试组中芯片测试已完成，则关闭该并行测试组，导通下一组并行测试组，直至每一根探针连通的芯片均被测量完毕。
2.根据权利要求1所述实现隔离开尔文测试的半导体芯片测试方法，其特征在于：所述Hi、Shi和Slo三个通道分别采用三个MOS管作为开关器件来实现隔离驱动和开关。
3.根据权利要求2所述实现隔离开尔文测试的半导体芯片测试方法，其特征在于：Hi通道为供电正极，Shi通道为电压表测量正极，Slo通道为电压表测量负极，三路隔离开关电源分别与Hi、Shi和Slo三个通道共正极或共负极实现被测件两端的检测线同步开闭。
4.根据权利要求1所述实现隔离开尔文测试的半导体芯片测试方法，其特征在于：所述单片机负责接收终端命令以及负责导通和关闭相应的通道，实现可程控的多通道测试。
5.根据权利要求4所述实现隔离开尔文测试的半导体芯片测试方法，其特征在于：所述单片机与终端之间采用115200波特率进行串口通讯。
6.根据权利要求1所述实现隔离开尔文测试的半导体芯片测试方法，其特征在于：当探针卡上的所有并行测试组所对应的芯片均测量完毕后，探针台会自动移动至晶圆的下一个测量区域进行下一组芯片的测量。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211629554.9A CN115629299B (zh) | 2022-12-19 | 2022-12-19 | 一种实现隔离开尔文测试的半导体芯片测试方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211629554.9A CN115629299B (zh) | 2022-12-19 | 2022-12-19 | 一种实现隔离开尔文测试的半导体芯片测试方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN115629299A CN115629299A (zh) | 2023-01-20 |
| CN115629299B true CN115629299B (zh) | 2023-03-17 |
Family
ID=84909643
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211629554.9A Active CN115629299B (zh) | 2022-12-19 | 2022-12-19 | 一种实现隔离开尔文测试的半导体芯片测试方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115629299B (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008187023A (ja) * | 2007-01-30 | 2008-08-14 | Toshiba Corp | 半導体ウェーハのテスト方法及びテスト装置 |
| CN103547934A (zh) * | 2011-05-19 | 2014-01-29 | 塞勒林特有限责任公司 | 并行并发测试***和方法 |
| CN115481299A (zh) * | 2022-09-14 | 2022-12-16 | 湖南快乐阳光互动娱乐传媒有限公司 | 产品曝光异常检测方法、***、设备及计算机存储介质 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3188876B2 (ja) * | 1997-12-29 | 2001-07-16 | インターナショナル・ビジネス・マシーンズ・コーポレ−ション | プロダクト・チップをテストする方法、テスト・ヘッド及びテスト装置 |
| DE20005123U1 (de) * | 2000-03-20 | 2001-08-02 | atg test systems GmbH & Co. KG Reicholzheim, 97877 Wertheim | Vorrichtung zum Prüfen von Leiterplatten |
| US7173444B2 (en) * | 2000-04-04 | 2007-02-06 | Ali Pourkeramati | Structure and method for parallel testing of dies on a semiconductor wafer |
| US6744067B1 (en) * | 2003-01-17 | 2004-06-01 | Micron Technology, Inc. | Wafer-level testing apparatus and method |
| CN103267940B (zh) * | 2013-05-06 | 2016-08-10 | 上海华岭集成电路技术股份有限公司 | 多模块平行测试*** |
| US9347979B2 (en) * | 2013-10-01 | 2016-05-24 | Infineon Technologies Ag | Touchdown monitoring for individual dies of a semiconductor wafer |
| US10180454B2 (en) * | 2015-12-01 | 2019-01-15 | Texas Instruments Incorporated | Systems and methods of testing multiple dies |
| CN106952838B (zh) * | 2017-01-25 | 2020-04-07 | 南通大学 | 专用rfid并行晶圆测试***及验证方法 |
| CN109727882B (zh) * | 2018-10-24 | 2021-01-01 | 深圳赛意法微电子有限公司 | 半导体功率器件的并行测试设备 |
| CN109473361B (zh) * | 2018-10-24 | 2021-01-01 | 深圳赛意法微电子有限公司 | 半导体功率器件的并行测试方法 |
| CN115201529A (zh) * | 2022-07-29 | 2022-10-18 | 海宁理万集成电路有限公司 | 一种新的并行半导体参数测试*** |
| CN115144163B (zh) * | 2022-08-31 | 2022-11-18 | 柯泰光芯(常州)测试技术有限公司 | 一种分区点亮半导体激光器模组的自动化liv测试方法 |
-
2022
- 2022-12-19 CN CN202211629554.9A patent/CN115629299B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008187023A (ja) * | 2007-01-30 | 2008-08-14 | Toshiba Corp | 半導体ウェーハのテスト方法及びテスト装置 |
| CN103547934A (zh) * | 2011-05-19 | 2014-01-29 | 塞勒林特有限责任公司 | 并行并发测试***和方法 |
| CN115481299A (zh) * | 2022-09-14 | 2022-12-16 | 湖南快乐阳光互动娱乐传媒有限公司 | 产品曝光异常检测方法、***、设备及计算机存储介质 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN115629299A (zh) | 2023-01-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN111487952B (zh) | 一种多通道信号切换及耦合装置及信号测试*** | |
| CN113759239B (zh) | 芯片测试装置及芯片测试方法 | |
| CN115629299B (zh) | 一种实现隔离开尔文测试的半导体芯片测试方法 | |
| CN214041466U (zh) | 通用老化母板、转接板及测试装置 | |
| CN214174508U (zh) | 一种多通道自动测试装置 | |
| CN113539870A (zh) | 测试晶圆上一开关元器件的电气特性的方法 | |
| CN206178101U (zh) | 用于电磁继电器的可调浪涌负载试验装置 | |
| CN110850316B (zh) | 一种电池组中的所有单体电池的直流电阻测试仪和方法 | |
| CN114877799B (zh) | 一种棒位探测器多芯电缆及线圈自动测试方法及*** | |
| CN113252950B (zh) | 一种半导体测试***的开关切换电路及方法 | |
| CN212483801U (zh) | 一种测试用的继电器板 | |
| CN215415735U (zh) | 晶圆上一开关元器件的电气特性测试装置 | |
| CN210429811U (zh) | 一种多芯测试电路结构 | |
| CN215542895U (zh) | 一种应用于电容双参数测试分选机的自动测试*** | |
| CN214540463U (zh) | 一种多路信号切换检测的继电器板 | |
| CN211878440U (zh) | 一种通信切换模块及设备测试*** | |
| CN204903978U (zh) | 一种测试***与分拣机间通讯信号自适应装置 | |
| CN211318564U (zh) | 一种万用表多路检测电学参数值的*** | |
| CN217112602U (zh) | 半导体器件模组测试*** | |
| CN220894433U (zh) | 一种光耦老化测试装置 | |
| CN110850317A (zh) | 一种acir测试的多工位等线长接触模组 | |
| CN220829569U (zh) | 一种适用单通道运算放大器的测试电路板 | |
| CN218767854U (zh) | 同步驱动电路及驱动器*** | |
| CN219777909U (zh) | 一种wat测试装置及*** | |
| CN212459794U (zh) | 一种具有通道测试功能的探针卡 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| PE01 | Entry into force of the registration of the contract for pledge of patent right |
Denomination of invention: A semiconductor chip testing method for implementing isolated Kelvin testing Granted publication date: 20230317 Pledgee: Bank of Nanjing Co.,Ltd. Changzhou Branch Pledgor: Ketai optical core (Changzhou) Testing Technology Co.,Ltd. Registration number: Y2024980025700 |