CN115603710A - 占空比校正电路 - Google Patents
占空比校正电路 Download PDFInfo
- Publication number
- CN115603710A CN115603710A CN202211313401.3A CN202211313401A CN115603710A CN 115603710 A CN115603710 A CN 115603710A CN 202211313401 A CN202211313401 A CN 202211313401A CN 115603710 A CN115603710 A CN 115603710A
- Authority
- CN
- China
- Prior art keywords
- signal
- voltage
- differential comparator
- output
- differential
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001914 filtration Methods 0.000 claims abstract description 9
- 230000005669 field effect Effects 0.000 claims description 21
- 239000003990 capacitor Substances 0.000 claims description 12
- 230000010354 integration Effects 0.000 abstract description 3
- 230000007423 decrease Effects 0.000 description 6
- 238000000034 method Methods 0.000 description 5
- 101100381996 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) BRO1 gene Proteins 0.000 description 3
- 230000003247 decreasing effect Effects 0.000 description 3
- 125000004122 cyclic group Chemical group 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/01—Shaping pulses
- H03K5/04—Shaping pulses by increasing duration; by decreasing duration
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/156—Arrangements in which a continuous pulse train is transformed into a train having a desired pattern
- H03K5/1565—Arrangements in which a continuous pulse train is transformed into a train having a desired pattern the output pulses having a constant duty cycle
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/01—Details
- H03K3/017—Adjustment of width or dutycycle of pulses
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K7/00—Modulating pulses with a continuously-variable modulating signal
- H03K7/08—Duration or width modulation ; Duty cycle modulation
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Pulse Circuits (AREA)
- Manipulation Of Pulses (AREA)
Abstract
本发明公开了一种占空比校正电路，其包括锯齿波生成单元、电压调整单元、差分比较器、差分放大器及两低通滤波器，锯齿波生成单元将输入的窄脉冲信号转换成锯齿波信号，并输入差分比较器的反相输入端；电压调整单元与差分放大器的输出端连接，根据差分放大器输出信号的电压值，调节差分比较器的正相输入端输入信号的电压值；差分比较器对比两输入端输入的信号的电压差，并输出差分对比结果且输出输出时钟信号；两低通滤波器对差分对比结果进行低通滤波，并将得到的直流分量分别输入差分放大器的两输入端，差分放大器将两输入的直流信号差分放大后输出给电压调整单元。本发明的占空比校正电路芯片占用面积很小，更有利于实现芯片的高度集成化；对输出时钟的占空比进行精准校正，保证了输出时钟频率的稳定。
Description
技术领域
本发明涉及集成电路领域，更具体地涉及一种占空比校正电路。
背景技术
现代高速大规模集成电路中对时钟信号的质量要求越来越高。时钟信号的质量除了传统的时钟抖动外，时钟占空比也越来越成为影响高速集成电路性能的关键因素，其中占空比为50％的时钟信号在高速大规模集成电路中尤为重要。例如，在存储器中，占空比达到50％能够最大限度地提高时钟电平的利用效率，从而保障***的正常运作和效能的最佳发挥。
常规的倍频电路通常采用锁相环PLL形式来实现。而锁相环PLL是由一个鉴相器(PD)、低通滤波器(LPF)、压控振荡器(VCO)和分频器(N)组成。锁相环的最基本配置是将参考信号的相位与可调反馈信号的相位进行比较，此电路的中心为鉴相器。如果此两个信号之间有相位差存在时，便会产生相位误差信号输出。利用此一误差信号，可以控制压控振荡器VCO的振荡频率，使VCO的相位与基准信号的相位(也即是频率)成为一致，从而实现倍频的目的。
但是常规的这种倍频实现方式中并没有对时钟的占空比进行校正，使得倍频时的精度没法保证，有时可能没法正常实现倍频，影响整个倍频电路的正常工作
因此，有必要提供一种改进的占空比校正电路来克服上述缺陷，以进一步提高倍频电路的工作效率。
发明内容
本发明的目的是提供一种占空比校正电路，本发明的占空比校正电路芯片占用面积很小，更有利于实现芯片的高度集成化；对输出时钟的占空比进行精准校正，保证了输出时钟频率的稳定。
为实现上述目的，本发明提供了一种占空比校正电路，其包括锯齿波生成单元、电压调整单元、差分比较器、差分放大器及两低通滤波器，所述锯齿波生成单元将输入的窄脉冲信号转换成锯齿波信号，所述锯齿波信号的占空比为50％，并将所述锯齿波信号输入所述差分比较器的反相输入端；所述电压调整单元与所述差分放大器的输出端连接，所述电压调整单元根据所述差分放大器输出信号的电压值，调节所述差分比较器的正相输入端输入信号的电压值；所述差分比较器对比两输入端输入的信号的电压差，并输出差分对比结果且从所述正相输出端输出输出时钟信号；两所述低通滤波器对差分对比结果进行低通滤波，并将滤波后得到的直流分量分别输入所述差分放大器的两输入端，所述差分放大器将两输入的直流信号差分放大后输出给所述电压调整单元。
较佳地，所述电压调整单元包括一电阻与第一电流源；所述电阻一端接地，另一端与所述差分比较器的正相输入端连接，所述第一电流源一端与外部电源连接，其另一端与所述差分比较器的正相输入端连接。
较佳地，所述第一电流源为压控电流源，且所述第一电流源的控制端与所述差分比较器的输出端连接；当所述差分比较器输出信号的电压增大时，所述第一电流源输出的电流减小；当所述差分比较器输出信号的电压变小时，所述第一电流源输出的电流增大。
较佳地，所述锯齿波生成单元包括场效应管、第二电流源及电容，外部窄脉冲信号输入所述场效应管的基极，所述场效应管的发射极接地，其集电极与所述差分比较器的反相输入端连接；所述第二电流源一端与外部电源连接，其另一端与所述差分比较器的反相输入端连接；所述电容的一端接地，其另一端与所述差分比较器的反相输入端连接。
较佳地，所述差分放大器输出的信号为含有占空比偏移量的信号。
较佳地，当通过所述差分比较器的对比，其正相输入端的信号的电压低于其反相输入端的锯齿波信号的平均电压时，所述差分放大器输出的信号控制所述第一电流源输出电流变大；而，当通过所述差分比较器的对比，其正相输入端的信号的电压大于其反相输入端的锯齿波信号的平均电压时，所述差分放大器输出的信号控制所述第一电流源输出电流减小。
较佳地，所述场效应管在窄脉冲来到时导通，当窄脉冲消失，所述场效应管关断。
较佳地，所述锯齿波生成单元将脉冲信号转化为锯齿波信号具体为，当脉冲来到时，所述场效应管导通，立刻输出低电平至所述差分比较器的反相输入端；当脉冲消失，所述第二电流源向所述场效应管的集电极充电，以使所述差分比较器的反相输入端的电平升高，直到下一个脉冲来到立刻拉低为低电平。
较佳地，当脉冲消失，所述第二电流源向所述电容充电，以使所述差分比较器的反相输入端由低电平匀速上升至高电平，直到下一个脉冲来到立刻拉低为低电平。
与现有技术相比，本发明的占空比校正电路，所述差分放大器循环将差分比较器两差分输入信号的平均电压差进行放大并控制所述差分放大器另一输入端输入信号的电压，所述锯齿波生成单元生成的锯齿波信号的占空比为50％，所述差分比较器以所述锯齿波为基准与另一信号进行对比，同时，所述电压调整单元根据差分放大器输出信号的电压值调节另一信号的电压值，从而，通过所述电压调整单元的循环调整及差分比较器循环对比，最后使得通过所述差分比较器输出的输出时钟的占空比可稳定在50％，实现了对输出时钟占空比的校正。
通过以下的描述并结合附图，本发明将变得更加清晰，这些附图用于解释本发明的实施例。
附图说明
图1为本发明占空比校正电路的结构示意图。
具体实施方式
现在参考附图描述本发明的实施例，附图中类似的元件标号代表类似的元件。如上所述，本发明提供了一种占空比校正电路，本发明的占空比校正电路芯片占用面积很小，更有利于实现芯片的高度集成化；对输出时钟的占空比进行精准校正，保证了输出时钟频率的稳定。
请参考图1，图1为本发明占空比校正电路的结构示意图。如图1所示，本发明的占空比校正电路包括锯齿波生成单元、电压调整单元、差分比较器OP、差分放大器AMP及两低通滤波器(LPF1、LPF2)。所述锯齿波生成单元将输入的窄脉冲信号CLK0X转换成锯齿波信号N1，所述锯齿波信号N1的占空比为50％，并将所述锯齿波信号N1输入所述差分比较器OP的反相输入端；所述电压调整单元与所述差分放大器AMP的输出端连接，所述电压调整单元根据所述差分放大器输出信号N3的电压值，调节所述差分比较器OP的正相输入端输入信号N2的电压值；所述差分比较器OP对比两输入端输入的信号(N1和N2)的电压差(其中信号N1的电压指其平均电压值)，并输出差分对比结果(F1和F2)且从所述正相输出端输出输出时钟信号CLKOUT；两所述低通滤波器LPF1、LPF2对差分对比结果(F1和F2)进行低通滤波，并将滤波后得到的直流分量(L1和L2)分别输入所述差分放大器AMP的两输入端，所述差分放大器AMP将两输入的直流信号(L1和L2)差分放大后形成输出信号N3，将所述输出信号N3输出给所述电压调整单元。本发明的占空比校正电路通过循环将所述差分放大器AMP的输出信号N3输入至所述第一电流源I1的控制端，控制所述第一电流源I1的输出电流，调整所述差分比较器OP正相输入端的信号N2的电压值，进而在直流电压与占空比对应关系的基地上调节所述差分放大器OP正相输出端的输出时钟CLKOUT的占空比，实现校正输出时钟CLKOUT占空比的目的。
具体地，在本发明中，所述电压调整单元包括一电阻R0与第一电流源I1，所述电阻R0一端接地，另一端与所述差分比较器AMP的正相输入端连接，所述第一电流源I1一端与外部电源连接，其另一端与所述差分比较器OP的正相输入端连接；所述第一电流源I1为压控电流源且所述第一电流源I1的控制端与所述差分比较器的OP输出端连接；当所述差分比较器AMP输出信号N3的电压增大时，所述第一电流源I1输出的电流减小,使得所述电阻R0两端的压降减小，节点A的电压VA减小，也即所述差分放大器OP正相输入端输入信号N2的电压减小；当所述差分比较器AMP输出信号N3的电压减小时，所述第一电流源I1输出的电流增大,使得所述电阻R0两端的压降增大，节点A的电压VA增大，也即所述差分放大器OP正相输入端输入信号N2的电压增大；从而，所述电压调整单元根据所述差分放大器AMP输出信号N3的电压值，调节所述差分比较器OP的正相输入端输入信号N2的电压值，进而调节校正所述输出时钟CLKOUT的占空比。
再有，在本发明中，所述锯齿波生成单元包括场效应管Q1、第二电流源I2及电容C1，外部窄脉冲信号CLK0X输入所述场效应管Q1的基极，所述场效应管Q1的发射极接地，其集电极与所述差分比较器OP的反相输入端连接；所述第二电流源I2一端与外部电源连接，其另一端与所述差分比较器OP的反相输入端连接；所述电容C1的一端接地，其另一端与所述差分比较器OP的反相输入端连接；优选地，在本发明中，所述场效应管Q1在窄脉冲来到时导通，当窄脉冲消失，所述场效应管Q1关断；其中，所述窄脉冲信号CLK0X为外部电路产生的脉冲信号，在本发明中仅要求其脉冲能将所述场效应管Q1导通即可，对其并不作其它要求。
其中，所述锯齿波生成单元将窄脉冲信号CLK0X转化为锯齿波信号N1具体为，当脉冲来到时，所述场效应管Q1导通，则所述场效应管Q1立刻输出低电平至所述差分比较器OP的反相输入端，使得节点B的电压立刻被拉低；而当脉冲消失，所述第二电流源I2向所述场效应管Q1的集电极充电，以使所述差分比较器OP的反相输入端的电平升高，也即节点B的电压升高，直到下一个脉冲来到立刻拉低为低电平，如此循环而形成锯齿波信号N1输入所述差分比较器OP的反相输入端；优选地，当脉冲消失时，所述第二电流源I2还向所述电容C1充电，以使所述差分比较器OP的反相输入端(节点B)由低电平匀速上升至高电平，直到下一个脉冲来到立刻拉低为低电平，从而保证了所述锯齿波信号N1的占空比为50％。
作为本发明的优选实施方式，所述差分放大器AMP输出的信号N3为含有占空比偏移量的信号；具体地，所述信号N3的形成过程为：当通过所述差分比较器OP的对比，其正相输入端的信号N2的电压低于其反相输入端的锯齿波信号N1的平均电压时，所述差分放大器AMP输出的信号N3控制所述第一电流源I1输出电流变大；而，当通过所述差分比较器OP的对比，其正相输入端的信号N2的电压大于其反相输入端的锯齿波信号N1的平均电压时，所述差分放大器AMP输出的信号N3控制所述第一电流源I1输出电流减小；也就是说，差分比较后输出的信号(F2和F1)是所述锯齿波信号N1(占空比为50％的信号)与另一输入信号N2(占空比不是50％)对比而得出的，该输出信号(F2和F1)再经差分放大器AMP差分放大后再输出形成输出信号N3，此时的输出信号N3就包含有所述锯齿波信号N1与另一输入信号N2两者之间的占空比偏移量信息；可理解地，所述含有占空比偏移量的信号(N3)是在本发明的占空比校正电路的运行实现过程中由一不定信号(N2)经不断对比调整而形成的，在输出时钟CLKOUT的占空比被校正为50％之前，其是一实时不断变化的信号，最终根据输出时钟CLKOUT占空比的稳定而趋于稳定。
请再参考图1，描述本发明占空比校正电路对输出时钟CLKOUTR占空比校正的过程：
假设信号F2的(低通滤波器LPF1的输入)占空比偏大，信号F1的占空比偏小(低通滤波器LPF2的输入)，信号F2与信号F1在分别经过低通滤波器LPF1和低通滤波器LPF2后得到的直流量分量L2和L1，其中直流分量L2的电压为VC(节点C的电压)和直流分量L1的电压为VD(节点D的电压)；根据滤波理论可知，占空比越大则得到的直流电压越高，反之占空比越小得到的直流电压越低；在本发明中，将电压VC与电压VD的差值放大得到节点E电压VE；若占空比越大，根据上述原理，则VE越大，而所述电压VE又控制所述第一电流源I1的电流输出，使得电压VE越大，第一电流源I1输出的电流越小，所以当电压VE变大，根据公式V＝I*R可知，流过电阻R0的电流越小，又因为节点A的电压VA为：VA＝I1*R0，因此节点A的电压VA变小，其中，VA即为信号N2的电压值。然后电压VA与可代表占空比为50％的锯齿波信号N1的电压进行比较；如图1所示，节点A为差分比较器OP的正相输入端，低通滤波器LPF1的输入是差分比较器OP正相输出，当因信号F2占空比偏大而导致节点A的电压VA变小时，则所述差分比较器OP的正相输出信号F2(低通滤波器LPF1的输入信号)的占空比将变小，也即是输出时钟CLKOUT的占空比变小，从而达到调节输出时钟CLKOUT占空比的目的。反之，假设信号F2的(低通滤波器LPF1的输入)占空比偏小，信号F1的占空比偏大(低通滤波器LPF2的输入)，信号F2与信号F1在分别经过低通滤波器LPF1和低通滤波器LPF2后得到的直流量分量L2和L1，其中直流分量L2的电压为VC(节点C的电压)和直流分量L1的电压为VD(节点D的电压)；根据滤波理论可知，占空比越大则得到的直流电压越高，反之占空比越小得到的直流电压越低；在本发明中，将电压VC与电压VD的差值放大得到节点E电压VE；若占空比越小，根据上述原理，则VE越小，而所述电压VE又控制所述第一电流源I1的电流输出，使得电压VE越小，第一电流源I1输出的电流越大，所以当电压VE变小，根据公式V＝I*R可知，流过电阻R0的电流越大，又因为节点A的电压VA为：VA＝I1*R0，因此节点A的电压VA变大，其中，VA即为信号N2的电压值。然后电压VA与可代表占空比为50％的锯齿波信号N1的电压进行比较；如图1所示，节点A为差分比较器OP的正相输入端，低通滤波器LPF1的输入是差分比较器OP正相输出，当因信号F2占空比偏小而导致节点A的电压VA变大时，则所述差分比较器OP的正相输出信号F2(低通滤波器LPF1的输入信号)的占空比将变大，也即是输出时钟CLKOUT的占空比变大，从而达到调节输出时钟CLKOUT占空比的目的。如此，不管信号F2的占空比在一开始相较信号F1的占空比是偏大还是偏小，经过上述调节过程的多次循环调节校正，最终信号F2的占空比将不断向信号F1靠，直到达到与信号F1相同的占空比50％，也即是调节校正所述输出时钟CLKOUT的占空比为50％
综上所述，本发明的占空比校正电路，所述差分放大器AMP循环将差分比较器OP两差分输入信号(N I和N2)的电压差进行放大并控制所述差分放大器OP另一输入端输入信号N2的电压，所述锯齿波生成单元生成的锯齿波信号N1的占空比为50％，所述差分比较器OP以所述锯齿波信号N1为基准与另一信号N2进行对比，同时，所述电压调整单元根据差分放大器AMP输出信号N3的电压值调节另一信号N2的电压值，从而，通过所述电压调整单元的循环调整及差分比较器AMP循环对比，最后使得通过所述差分比较器OP输出的输出时钟CLKOUT的占空比可稳定在50％，实现了对输出时钟CLKOUT占空比的校正。
以上结合最佳实施例对本发明进行了描述，但本发明并不局限于以上揭示的实施例，而应当涵盖各种根据本发明的本质进行的修改、等效组合。
Claims (9)
1.一种占空比校正电路，其特征在于，包括锯齿波生成单元、电压调整单元、差分比较器、差分放大器及两低通滤波器，所述锯齿波生成单元将输入的窄脉冲信号转换成锯齿波信号，所述锯齿波信号的占空比为50％，并将所述锯齿波信号输入所述差分比较器的反相输入端；所述电压调整单元与所述差分放大器的输出端连接，所述电压调整单元根据所述差分放大器输出信号的电压值，调节所述差分比较器的正相输入端输入信号的电压值；所述差分比较器对比两输入端输入的信号的电压差，并输出差分对比结果且从所述正相输出端输出输出时钟信号；两所述低通滤波器对差分对比结果进行低通滤波，并将滤波后得到的直流分量分别输入所述差分放大器的两输入端，所述差分放大器将两输入的直流信号差分放大后输出给所述电压调整单元。
2.如权利要求1所述的占空比校正电路，其特征在于，所述电压调整单元包括一电阻与第一电流源；所述电阻一端接地，另一端与所述差分比较器的正相输入端连接，所述第一电流源一端与外部电源连接，其另一端与所述差分比较器的正相输入端连接。
3.如权利要求2所述的占空比校正电路，其特征在于，所述第一电流源为压控电流源，且所述第一电流源的控制端与所述差分比较器的输出端连接；当所述差分比较器输出信号的电压增大时，所述第一电流源输出的电流减小；当所述差分比较器输出信号的电压变小时，所述第一电流源输出的电流增大。
4.如权利要求2所述的占空比校正电路，其特征在于，所述锯齿波生成单元包括场效应管、第二电流源及电容，外部窄脉冲信号输入所述场效应管的基极，所述场效应管的发射极接地，其集电极与所述差分比较器的反相输入端连接；所述第二电流源一端与外部电源连接，其另一端与所述差分比较器的反相输入端连接；所述电容的一端接地，其另一端与所述差分比较器的反相输入端连接。
5.如权利要求3所述的占空比校正电路，其特征在于，所述差分放大器输出的信号为含有占空比偏移量的信号。
6.如权利要求5所述的占空比校正电路，其特征在于，当通过所述差分比较器的对比，其正相输入端的信号的电压低于其反相输入端的锯齿波信号的平均电压时，所述差分放大器输出的信号控制所述第一电流源输出电流变大；而，当通过所述差分比较器的对比，其正相输入端的信号的电压大于其反相输入端的锯齿波信号的平均电压时，所述差分放大器输出的信号控制所述第一电流源输出电流减小。
7.如权利要求4所述的占空比校正电路，其特征在于，所述场效应管在窄脉冲来到时导通，当窄脉冲消失，所述场效应管关断。
8.如权利要求7所述的占空比校正电路，其特征在于，所述锯齿波生成单元将脉冲信号转化为锯齿波信号具体为，当脉冲来到时，所述场效应管导通，立刻输出低电平至所述差分比较器的反相输入端；当脉冲消失，所述第二电流源向所述场效应管的集电极充电，以使所述差分比较器的反相输入端的电平升高，直到下一个脉冲来到立刻拉低为低电平。
9.如权利要求8所述的占空比校正电路，其特征在于，当脉冲消失，所述第二电流源向所述电容充电，以使所述差分比较器的反相输入端由低电平匀速上升至高电平，直到下一个脉冲来到立刻拉低为低电平。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211313401.3A CN115603710A (zh) | 2022-10-25 | 2022-10-25 | 占空比校正电路 |
| US18/068,070 US12028070B2 (en) | 2022-10-25 | 2022-12-19 | Duty cycle correction circuit |
| DE102022134791.5A DE102022134791A1 (de) | 2022-10-25 | 2022-12-23 | Tastverhältnis-korrekturschaltung |
| JP2022206888A JP2023036827A (ja) | 2022-10-25 | 2022-12-23 | デューティ比補正回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211313401.3A CN115603710A (zh) | 2022-10-25 | 2022-10-25 | 占空比校正电路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN115603710A true CN115603710A (zh) | 2023-01-13 |
Family
ID=84849637
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211313401.3A Pending CN115603710A (zh) | 2022-10-25 | 2022-10-25 | 占空比校正电路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US12028070B2 (zh) |
| JP (1) | JP2023036827A (zh) |
| CN (1) | CN115603710A (zh) |
| DE (1) | DE102022134791A1 (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117762192A (zh) * | 2023-12-28 | 2024-03-26 | 无锡众星微***技术有限公司 | 一种高速时钟占空比校准方法和电路 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB8913540D0 (en) | 1989-06-13 | 1989-08-02 | Inmos Ltd | Fabricating electrical contacts in semiconductor devices |
| US6686862B1 (en) | 2003-02-21 | 2004-02-03 | National Semiconductor Corporation | Apparatus and method for duty cycle conversion |
| US7446519B2 (en) * | 2005-08-19 | 2008-11-04 | Broadcom Corporation | PWM/burst mode switching regulator with automatic mode change |
| KR100712537B1 (ko) | 2005-10-26 | 2007-04-30 | 삼성전자주식회사 | 클럭 발생 회로 |
| US8897656B2 (en) * | 2010-07-08 | 2014-11-25 | Em Photonics, Inc. | Synchronizing phases of multiple opitcal channels |
| KR20120127922A (ko) | 2011-05-16 | 2012-11-26 | 에스케이하이닉스 주식회사 | 듀티 보정 회로 |
| US9780662B1 (en) * | 2015-05-15 | 2017-10-03 | Maxim Integrated Products, Inc. | Method for portable sensor-less DC-DC converter control loops |
| JP6230665B1 (ja) * | 2016-06-27 | 2017-11-15 | 三菱電機株式会社 | 直流電源装置 |
| KR102549549B1 (ko) | 2018-03-12 | 2023-07-03 | 에스케이하이닉스 주식회사 | 듀티 싸이클 보정 회로 |
| US11005455B2 (en) | 2019-04-04 | 2021-05-11 | Silanna Asia Pte Ltd | Generating voltage pulse with controllable width |
-
2022
- 2022-10-25 CN CN202211313401.3A patent/CN115603710A/zh active Pending
- 2022-12-19 US US18/068,070 patent/US12028070B2/en active Active
- 2022-12-23 DE DE102022134791.5A patent/DE102022134791A1/de active Pending
- 2022-12-23 JP JP2022206888A patent/JP2023036827A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117762192A (zh) * | 2023-12-28 | 2024-03-26 | 无锡众星微***技术有限公司 | 一种高速时钟占空比校准方法和电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2023036827A (ja) | 2023-03-14 |
| DE102022134791A1 (de) | 2024-04-25 |
| US12028070B2 (en) | 2024-07-02 |
| US20230123349A1 (en) | 2023-04-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3098027B2 (ja) | 位相ロック回路及び該位相ロック回路より成る周波数逓倍器 | |
| US7558311B2 (en) | Spread spectrum clock generator and method for generating a spread spectrum clock signal | |
| KR100251263B1 (ko) | 주파수 체배 회로 | |
| TWI412234B (zh) | 鎖相迴路及其壓控振盪器 | |
| CN220273667U (zh) | 锁相环电路、集成电路及信号收发装置 | |
| JP2000278124A (ja) | Ｐｌｌ回路 | |
| JPH1168559A (ja) | 位相同期ループ回路 | |
| US11777507B2 (en) | Phase-locked loop (PLL) with direct feedforward circuit | |
| JP2011040943A (ja) | 位相ロックループ回路 | |
| CN114785340A (zh) | 一种基于可编程电容阵列的频带锁相环 | |
| US11757457B2 (en) | Phase synchronization circuit, transmission and reception circuit, and semiconductor integrated circuit | |
| CN219124185U (zh) | 占空比校正电路 | |
| JP4015793B2 (ja) | 位相比較回路およびｐｌｌ回路 | |
| CN115603710A (zh) | 占空比校正电路 | |
| US6377091B1 (en) | Mechanism for maintaining relatively constant gain in a multi-component apparatus | |
| CN115149906A (zh) | 基于模拟反馈的占空比矫正的倍频器 | |
| CN112953527B (zh) | 一种快速锁定的锁相环结构及电子设备 | |
| US6496077B2 (en) | Phase detector for automatically controlling offset current and phase locked loop including the same | |
| CN115694431A (zh) | 倍频电路的占空比校正方法及校正*** | |
| CN110635789B (zh) | 时钟调整电路及时钟调整方法 | |
| CN112311390B (zh) | 锁相回路电路 | |
| JPH07288468A (ja) | フィードフォワード制御型位相同期回路 | |
| JP2004343636A (ja) | リング発振回路及びｐｌｌ回路 | |
| KR20240022221A (ko) | 다중 지연 고정 루프 기반의 위상 오차 보정 장치 및 방법 | |
| CN116073822A (zh) | Gapped clock再生成电路及再生成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |