CN220273667U - 锁相环电路、集成电路及信号收发装置 - Google Patents

锁相环电路、集成电路及信号收发装置 Download PDF

Info

Publication number
CN220273667U
CN220273667U CN202321604173.5U CN202321604173U CN220273667U CN 220273667 U CN220273667 U CN 220273667U CN 202321604173 U CN202321604173 U CN 202321604173U CN 220273667 U CN220273667 U CN 220273667U
Authority
CN
China
Prior art keywords
phase
output
frequency
voltage
locked loop
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202321604173.5U
Other languages
English (en)
Inventor
骆思维
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Mercury Communication Technology Co ltd
Original Assignee
Shenzhen Mercury Communication Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Mercury Communication Technology Co ltd filed Critical Shenzhen Mercury Communication Technology Co ltd
Priority to CN202321604173.5U priority Critical patent/CN220273667U/zh
Application granted granted Critical
Publication of CN220273667U publication Critical patent/CN220273667U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本申请设计电子技术领域，提供了一种锁相环电路、集成电路及信号收发装置，其中，锁相环电路通过在环路滤波器的输出与分频器之间设置温度补偿单元，该温度补偿单元根据压控振荡器的调谐电压与参考电压的误差去调节分频器的分频比，从而调节压控振荡器的输出频率向目标频率靠近，最终锁定至目标频率，解决了温漂会使输出频率产生相同比例的漂移的问题。

Description

锁相环电路、集成电路及信号收发装置
技术领域
本申请属于电子电路技术领域，尤其涉及一种锁相环电路、集成电路及信号收发装置。
背景技术
目前，锁相环(Phase-Locked Loop，PLL)由于其出色的性能，被广泛应用于各种智能无线设备中。PLL是一个反馈***，它比较输出与输入参考信号(通常由参考晶振提供)相位或频率，使得输出信号与输入参考信号同步。常用的Ⅱ型锁相环是电荷泵锁相环，其中包含五个模块：鉴频鉴相器(Phase Frequency Detector,PFD)、电荷泵(Charge Pump,CP)、环路低通滤波器(Loop Low Pass Filter)、压控振荡器(Voltage Control Oscillator，VCO)、分频器(Frequency Divider)，由于锁相环的参考晶振中所使用的晶体一般为AT切(ATcut)石英，其温度系数不为零，因此会使晶振不可避免地出现温漂，最终会使压控振荡器的频率产生相同比例的漂移，影响收发机本振信号的频率稳定度。
实用新型内容
本申请的目的在于提供一种锁相环电路、集成电路及信号收发装置，旨在解决相关技术中锁相环使用的晶振不可避免地出现温漂，会使输出频率产生相同比例的漂移的问题。
本申请实施例的第一方面提供了一种锁相环电路，包括依次连接的鉴频鉴相器、电荷泵、环路滤波器和压控振荡器，以及连接在所述压控振荡器和所述鉴频鉴相器之间的分频器，所述锁相环电路还包括连接在所述环路滤波器的输出端与所述分频器之间的温度补偿单元，所述温度补偿单元用于根据所述环路滤波器输出的调谐电压与参考电压之间的差值调节所述分频器的分频比，以调整所述压控振荡器的输出频率并锁定至目标频率。
在一个实施例中，所述温度补偿单元包括：
检测模块，与所述环路滤波器的输出端连接，用于检测所述调谐电压与所述参考电压之间的差值，并根据该差值输出代表补偿分频比的第一电信号；
控制模块，与所述检测模块和所述分频器连接，用于根据所述第一电信号调节所述分频器的分频比。
在一个实施例中，所述检测模块包括误差放大器，所述误差放大器的一个输入端连接到所述环路滤波器的输出端，另一输入端连接所述参考电压，所述误差放大器的输出端连接到所述控制模块，所述误差放大器用于将调谐电压与所述参考电压之间的差值进行放大得到所述第一电信号。
在一个实施例中，所述控制模块包括加法电路，所述加法电路与所述检测模块和所述分频器连接，用于将所述第一电信号与代表预设分频比的第二电信号进行叠加得到代表目标分频比的第三电信号，并输出到所述分频器。
在一个实施例中，所述环路滤波器输出的调谐电压与参考电压之间的差值与温度呈正相关。
在一个实施例中，所述鉴频鉴相器的第一输入端用于连接参考晶振以接入所述参考晶振提供的参考信号，所述鉴频鉴相器的第二输入端连接所述分频器以接收所述分频器输出的反馈信号，所述鉴频鉴相器的两个输出端连接所述电荷泵。
在一个实施例中，所述电荷泵包括依次串联在电源与地之间的正极电流源、第一电子开关、第二电子开关和负极电流源，所述第一电子开关与所述第二电子开关的串联节点为所述电荷泵的输出端，所述鉴频鉴相器的第一输出端连接所述第一电子开关的控制端，所述鉴频鉴相器的第二输出端连接所述第二电子开关的控制端，所述鉴频鉴相器用于在所述参考信号的相位超前于所述反馈信号的相位的情况下，所述鉴频鉴相器在第一输出端输出的驱动信号的占空比大于在第二输出端的占空比，使得所述电荷泵的输出增大，在所述参考信号的相位落后于所述反馈信号的相位的情况下，所述鉴频鉴相器在第一输出端输出的驱动信号的占空比小于在第二输出端的占空比，使得所述电荷泵的输出降低。
在一个实施例中，所述环路滤波器包括电容器，所述电容器连接在所述电荷泵的输出端与地之间，基于所述电荷泵的输出进行充放电，并基于该充放电提供所述调谐电压至所述压控振荡器。
本申请实施例的第二方面提供了一种集成电路，包括如上述的锁相环电路。
本申请实施例的第三方面提供了一种信号收发装置，包括如上述的锁相环电路。
上述的锁相环电路、集成电路及信号收发装置通过在环路滤波器的输出与分频器之间设置温度补偿单元，该温度补偿单元根据压控振荡器的调谐电压与参考电压的误差去调节分频器的分频比，从而调节压控振荡器的输出频率向目标频率靠近，最终锁定至目标频率，解决了温漂会使输出频率产生相同比例的漂移的问题。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为本申请一实施例提供的锁相环电路的示意图；
图2为图1所示的锁相环电路中PFD、CP、LPF级联的示意图以及对应的信号波形图；
图3为图1所示的锁相环电路中VCO及其电压调谐特性的示意图；
图4为本申请一实施例提供的锁相环电路的示意图。
具体实施方式
为了使本申请的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本申请进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本申请，并不用于限定本申请。
锁相环电路的参考晶振中所使用的晶体其温度系数一般不为零，因此会使晶振不可避免地出现温漂，最终会使压控振荡器的频率产生相同比例的漂移，影响收发机本振信号的频率稳定度。影响机理如下：
PLL预设的VCO输出的目标频率ftarget为：
ftarget＝N×fref0
由于环境温度或晶振的自身温度变化，导致晶振频率偏移αppm，则VCO实际输出频率为：
fosc＝N×(1+α)fref0＝(1+α)ftarget
因此VCO的输出频率同样会漂移αppm。其中，N为分频器的预设分频比，α为晶振频率偏移量，且α<0，fref0为理想晶振频率。
上述温漂问题会在收发机中导致本振信号频率偏移，进而影响其接收和发射信号的性能。
基于此，本申请提供了一种解决上述温漂的锁相环电路100，参考图1，锁相环电路100包括依次连接的鉴频鉴相器110、电荷泵120、环路滤波器130和压控振荡器140，以及连接在压控振荡器140和鉴频鉴相器110之间的分频器150，锁相环电路100还包括连接在环路滤波器130的输出端与分频器150之间的温度补偿单元160，温度补偿单元160用于根据环路滤波器130输出的调谐电压vt与参考电压vo之间的差值调节分频器150的分频比，以调整压控振荡器140的输出频率fosc并锁定至目标频率ftarget。
请参阅图2，其中，鉴频鉴相器110的第一输入端用于连接参考晶振以接入参考晶振提供的参考信号A，鉴频鉴相器110的第二输入端连接分频器150以接收分频器150输出的反馈信号B，鉴频鉴相器110的两个输出端连接电荷泵120。
鉴频鉴相器110作为锁相环电路100中的关键模块，用于比较参考晶振提供的参考信号A和反馈信号B的频率与相位，再将比较的结果以电压脉冲的形式输入到电荷泵120中，控制电荷泵120对环路滤波器130充电和放电。
电荷泵120包括依次串联在电源VDD与地之间的正极电流源I1、第一电子开关S1、第二电子开关S2和负极电流源I2，第一电子开关S1与第二电子开关S2的串联节点为电荷泵120的输出端，鉴频鉴相器110的第一输出端QA连接第一电子开关S1的控制端，鉴频鉴相器110的第二输出端QB连接第二电子开关S2的控制端。其中，鉴频鉴相器110用于在参考信号A的相位超前于反馈信号B的相位的情况下，鉴频鉴相器110在第一输出端QA输出的驱动信号的占空比大于在第二输出端QB的占空比，使得电荷泵120的输出增大；在参考信号A的相位落后于反馈信号B的相位的情况下，鉴频鉴相器110在第一输出端QA输出的驱动信号的占空比小于在第二输出端QB的占空比，使得电荷泵120的输出降低。
总的来说，电荷泵120完成的功能是将鉴频鉴相器110输出的反映两信号相位差的脉冲转换为反映相位差大小的平均电压(或平均电流)。例如，平均电压一般是通过作为环路滤波器130的低通滤波器的电容积累电荷产生的。具体地，环路滤波器130包括电容器C1，电容器C1连接在电荷泵120的输出端与地之间，基于电荷泵120的输出进行充放电，并基于该充放电提供调谐电压Vout至压控振荡器140。
另外，再分析鉴频鉴相器110、电荷泵120、环路滤波器130级联后的特性。假设输入参考信号A和反馈信号B同频率，并且参考信号A的相位超前反馈信号B的相位。则鉴频鉴相器110的第一输出端QA会不断的产生脉冲，即驱动信号(此时可以认为第二输出端QB输出的驱动信号占空比约等于零)，使环路滤波器130输出的调谐电压Vout不断上升。
其中，鉴频鉴相器110和电荷泵120级联之后的传递函数为：
通常将I1/(2πC1)称为鉴相增益KPFD，C1为电容器C1的电容值，s为复数变量。
压控振荡器140可将输入的电压信号转化为对应的频率信号，其电压调谐特性如图3所示。
其中，压控振荡器140的输出角频率ωout受调谐电压Vcont控制。当调谐电压Vcont从V1增加到V2时，压控振荡器140的输出角频率ωout也从ω1增加到ω2。调谐曲线的斜率KVCO称作增益或者灵敏度，单位为rad/Hz/V，输出角频率ωout可用下式表达：
ωout＝KVCOVcont+ω0
其中，Vout＝vt＝Vcont，ω0为Vout等于零时的角频率，对应的压控振荡器140的输出频率fosc为：
环路滤波器130的输出端接压控振荡器140的控制电压端(即输入端)，用于控制压控振荡器140的输出频率fosc。锁相环电路100处于锁定状态时，压控振荡器140的输出频率fosc与参考信号的频率fref满足如下关系：
fosc＝N×fref
N为分频器150分频比。
由于环路滤波器130输出的调谐电压Vout用来直接控制压控振荡器140，因此，设置在环路滤波器130的输出与分频器150之间的温度补偿单元160根据压控振荡器140的调谐电压Vout与参考电压v0(代表锁相环电路100预设的压控振荡器140的输出频率)的误差去调节分频器150的分频比，从而调节压控振荡器140的输出频率向目标频率ftarget靠近，最终锁定至目标频率ftarget，解决了温漂会使输出频率产生相同比例的漂移的问题。
请参阅图4，在一个实施例中，温度补偿单元160包括检测模块161和控制模块162。检测模块161与环路滤波器130的输出端连接，用于检测调谐电压vt与参考电压v0之间的差值，并根据该差值输出代表补偿分频比ΔN的第一电信号；控制模块162与检测模块161和分频器150连接，用于根据第一电信号调节分频器150的分频比。
其中，参考电压v0通过芯片内部的基准电压源即可产生，其代表锁相环电路100预设的压控振荡器140的输出频率，也就是期望输出的目标频率ftarget对应的控制压控振荡器140的调谐电压v0，可通过调谐曲线公式计算得到：
控制模块162可以类似于一个加法器，可将检测模块161的代表补偿分频比ΔN的第一电信号和代表预设分频比N的第二电信号相加，得到用于调整分频器150的分频比的目标分频比。
在一个实施例中，检测模块161包括误差放大器，误差放大器的一个输入端(反相输入端)连接到环路滤波器130的输出端，另一输入端(正相输入端)连接参考电压v0，误差放大器的输出端连接到控制模块162，误差放大器用于将调谐电压vt与参考电压v0之间的差值进行放大得到代表补偿分频比ΔN的第一电信号。
在一个实施例中，控制模块162包括加法电路，加法电路与检测模块161和分频器150连接，用于将第一电信号与代表预设分频比N的第二电信号进行叠加得到代表目标分频比ΔN+N的第三电信号，并输出到分频器150。
例如，参考晶振所使用的晶体在-15℃到65℃为负温度系数，压控振荡器140的增益或者灵敏度KVCO为正，环路滤波器130输出的调谐电压vt与参考电压v0之间的差值与温度呈正相关。
对整个温度补偿单元160的控制逻辑可定性分析：
当温度稳定时，vt＝vo，误差放大器无输出。当温度↑，fref↓，fosc↓，vt↓，如果vt超出设定的阈值vo，表示频偏已经过大，此时开启误差放大器，输出ΔN>0，使分频器150分频比上升，最终使fosc上升，补偿了fref下降带来的影响。
定量分析：
温度上升ΔT，使晶振频率fref下降至(1+α)fref0，压控振荡器140的输出频率fosc对应下降至(1+α)ftarget，角频率ωout下降至(1+α)ωtarget，调谐电压vt下降至：
此时误差放大器会输出第一电信号，增大分频器150分频比：
fosc＝(N+ΔN)×(1+α)fref0＝Nfref0+ΔNfref0+αNfref0+αΔNfref0
如果ΔN满足：
ΔN+αN+αΔN＝0
则实现了温度补偿，使锁相环电路100的输出频率fosc达到零温漂，可提高锁相环电路100的输出频率fosc的准确性，有利于提升整个锁相环电路100的性能。
本申请实施例的第二方面提供了一种集成电路，包括如上述的锁相环电路100。有利于电路的小型化以及降低成本，并降低了功耗，
本申请实施例的第三方面提供了一种信号收发装置，包括如上述的锁相环电路100。信号收发装置使用能够实现温度补偿达到零温漂的锁相环电路100，补偿了外部温度变化带来的频率漂移、提高锁相环电路100的频率准确性，有利于提升整个收发机的性能。
以上所述实施例仅用以说明本申请的技术方案，而非对其限制；尽管参照前述实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的精神和范围，均应包含在本申请的保护范围之内。

Claims (10)

1.一种锁相环电路，包括依次连接的鉴频鉴相器、电荷泵、环路滤波器和压控振荡器，以及连接在所述压控振荡器和所述鉴频鉴相器之间的分频器，其特征在于，所述锁相环电路还包括连接在所述环路滤波器的输出端与所述分频器之间的温度补偿单元，所述温度补偿单元用于根据所述环路滤波器输出的调谐电压与参考电压之间的差值调节所述分频器的分频比，以调整所述压控振荡器的输出频率并锁定至目标频率。
2.如权利要求1所述的锁相环电路，其特征在于，所述温度补偿单元包括：
检测模块，与所述环路滤波器的输出端连接，用于检测所述调谐电压与所述参考电压之间的差值，并根据该差值输出代表补偿分频比的第一电信号；
控制模块，与所述检测模块和所述分频器连接，用于根据所述第一电信号调节所述分频器的分频比。
3.如权利要求2所述的锁相环电路，其特征在于，所述检测模块包括误差放大器，所述误差放大器的一个输入端连接到所述环路滤波器的输出端，另一输入端连接所述参考电压，所述误差放大器的输出端连接到所述控制模块，所述误差放大器用于将调谐电压与所述参考电压之间的差值进行放大得到所述第一电信号。
4.如权利要求2所述的锁相环电路，其特征在于，所述控制模块包括加法电路，所述加法电路与所述检测模块和所述分频器连接，用于将所述第一电信号与代表预设分频比的第二电信号进行叠加得到代表目标分频比的第三电信号，并输出到所述分频器。
5.如权利要求1至4任一项所述的锁相环电路，其特征在于，所述环路滤波器输出的调谐电压与参考电压之间的差值与温度呈正相关。
6.如权利要求1至4任一项所述的锁相环电路，其特征在于，所述鉴频鉴相器的第一输入端用于连接参考晶振以接入所述参考晶振提供的参考信号，所述鉴频鉴相器的第二输入端连接所述分频器，接收所述分频器输出的反馈信号，所述鉴频鉴相器的两个输出端连接所述电荷泵。
7.如权利要求6所述的锁相环电路，其特征在于，所述电荷泵包括依次串联在电源与地之间的正极电流源、第一电子开关、第二电子开关和负极电流源，所述第一电子开关与所述第二电子开关的串联节点为所述电荷泵的输出端，所述鉴频鉴相器的第一输出端连接所述第一电子开关的控制端，所述鉴频鉴相器的第二输出端连接所述第二电子开关的控制端，所述鉴频鉴相器用于在所述参考信号的相位超前于所述反馈信号的相位的情况下，所述鉴频鉴相器在第一输出端输出的驱动信号的占空比大于在第二输出端的占空比，使得所述电荷泵的输出增大，在所述参考信号的相位落后于所述反馈信号的相位的情况下，所述鉴频鉴相器在第一输出端输出的驱动信号的占空比小于在第二输出端的占空比，使得所述电荷泵的输出降低。
8.如权利要求7所述的锁相环电路，其特征在于，所述环路滤波器包括电容器，所述电容器连接在所述电荷泵的输出端与地之间，基于所述电荷泵的输出进行充放电，并基于该充放电提供所述调谐电压至所述压控振荡器。
9.一种集成电路，其特征在于，包括如权利要求1至8任一项所述的锁相环电路。
10.一种信号收发装置，其特征在于，包括如权利要求1至8任一项所述的锁相环电路。
CN202321604173.5U 2023-06-21 2023-06-21 锁相环电路、集成电路及信号收发装置 Active CN220273667U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202321604173.5U CN220273667U (zh) 2023-06-21 2023-06-21 锁相环电路、集成电路及信号收发装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202321604173.5U CN220273667U (zh) 2023-06-21 2023-06-21 锁相环电路、集成电路及信号收发装置

Publications (1)

Publication Number Publication Date
CN220273667U true CN220273667U (zh) 2023-12-29

Family

ID=89297730

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202321604173.5U Active CN220273667U (zh) 2023-06-21 2023-06-21 锁相环电路、集成电路及信号收发装置

Country Status (1)

Country Link
CN (1) CN220273667U (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117938149A (zh) * 2024-03-20 2024-04-26 中国科学院精密测量科学与技术创新研究院 一种补偿原子钟中环境参量变化引起的频移的方法
CN118118014A (zh) * 2024-04-28 2024-05-31 成都电科星拓科技有限公司 包含温度传感器的cdr电路
CN118249808A (zh) * 2024-05-29 2024-06-25 杭州胜金微电子有限公司 带数字补偿的压控晶体振荡器电路

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117938149A (zh) * 2024-03-20 2024-04-26 中国科学院精密测量科学与技术创新研究院 一种补偿原子钟中环境参量变化引起的频移的方法
CN117938149B (zh) * 2024-03-20 2024-06-11 中国科学院精密测量科学与技术创新研究院 一种补偿原子钟中环境参量变化引起的频移的方法
CN118118014A (zh) * 2024-04-28 2024-05-31 成都电科星拓科技有限公司 包含温度传感器的cdr电路
CN118249808A (zh) * 2024-05-29 2024-06-25 杭州胜金微电子有限公司 带数字补偿的压控晶体振荡器电路

Similar Documents

Publication Publication Date Title
CN220273667U (zh) 锁相环电路、集成电路及信号收发装置
US7986175B2 (en) Spread spectrum control PLL circuit and its start-up method
US8487707B2 (en) Frequency synthesizer
US8085101B2 (en) Spread spectrum clock generation device
US6346861B2 (en) Phase locked loop with high-speed locking characteristic
US8378721B2 (en) Phase-locked loop circuit
US7538622B2 (en) Multiple reference frequency fractional-N PLL (phase locked loop)
KR20050103367A (ko) 빠른 주파수 락을 위한 위상 동기 루프
CN110635803A (zh) 一种基于电平宽度提取的锁相加速电路及锁相环***
US20080238505A1 (en) System and method for an automatic coarse tuning of a voltage controlled oscillator in a phase-locked loop (PLL)
TWI395410B (zh) 調整鎖相迴路之振盪器的方法與相關之頻率合成器
US10644706B1 (en) Data and clock recovery circuit
CN114785340A (zh) 一种基于可编程电容阵列的频带锁相环
CN217935593U (zh) 基于调谐电压和频偏的频带校准电路
US8618851B2 (en) Phase-locked loop apparatus and tuning voltage providing circuit thereof
CN111294043B (zh) 一种基于pll的自动恢复外部时钟的***
CN112290936A (zh) 一种能够快速锁定的锁相环电路
US8810291B2 (en) Phase-locked loop
US20080036544A1 (en) Method for adjusting oscillator in phase-locked loop and related frequency synthesizer
US8248123B2 (en) Loop filter
JP2842847B2 (ja) Ｐｌｌシンセサイザ回路
CN115149906A (zh) 基于模拟反馈的占空比矫正的倍频器
KR20140090455A (ko) 위상 고정 루프 회로
US20080284526A1 (en) Tuning circuit and method
CN113098508B (zh) 锁相环

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant