CN115527477A - 显示面板 - Google Patents

显示面板 Download PDF

Info

Publication number
CN115527477A
CN115527477A CN202211172916.6A CN202211172916A CN115527477A CN 115527477 A CN115527477 A CN 115527477A CN 202211172916 A CN202211172916 A CN 202211172916A CN 115527477 A CN115527477 A CN 115527477A
Authority
CN
China
Prior art keywords
pull
reverse
down control
transistor
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211172916.6A
Other languages
English (en)
Inventor
李明月
田超
管延庆
曹海明
艾飞
刘广辉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan China Star Optoelectronics Technology Co Ltd
Original Assignee
Wuhan China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan China Star Optoelectronics Technology Co Ltd filed Critical Wuhan China Star Optoelectronics Technology Co Ltd
Priority to CN202211172916.6A priority Critical patent/CN115527477A/zh
Publication of CN115527477A publication Critical patent/CN115527477A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

本发明实施例公开了一种显示面板，包括具有下拉控制单元以及下拉单元的下拉电路，下拉控制单元接入正向扫描信号、反向扫描信号以及恒压低电平信号，用于根据正向扫描信号或反向扫描信号将恒压低电平信号输出至下拉单元，下拉单元位于显示区内，并包括多级级联的下拉子单元，每一下拉子单元接入下一级扫描驱动信号、上一级扫描驱动信号、恒压低电平信号，用于根据上一级扫描驱动信号或下一级扫描驱动信号下拉本级像素电路的扫描驱动信号输入端的电位，本发明通过将下拉电路的设置，有效改善了本级像素电路的扫描驱动信号输入端的电阻电容延迟问题，减少了显示面板的显示异常，提高了显示面板的显示质量。

Description

显示面板
技术领域
本发明涉及显示领域，具体涉及一种显示面板。
背景技术
目前，随着显示技术的高速发展，人们对显示产品的需要也更加多样化，其中，更高的分辨率、更大的屏幕、更高的驱动频率是显示面板的改进方向。也存在显示面板的信号线的负载加重，扫描信号线上连接的扫描驱动信号输入端出现电阻电容延迟问题,导致显示面板的显示出现异常。如图1所示，当显示面板屏幕较宽时，显示区内不同显示子区(AA1、AA2、AA3)内的扫描驱动信号输入端均存在不同程度的电阻电容延迟问题，且越远离栅极驱动(GOA，Gate On Array)电路的显示子区，扫描驱动信号输入端的电阻电容延迟问题越明显。
因此，亟需一种显示面板以解决上述技术问题。
发明内容
本发明提供一种显示面板，可以缓解目前显示面板由于扫描信号线上连接的扫描驱动信号输入端存在电阻电容延迟导致显示面板的画面显示异常的技术问题。
本发明提供一种显示面板，所述显示面板具有显示区以及环绕所述显示区的非显示区，并包括：
下拉电路，包括下拉控制单元以及下拉单元；
其中，所述下拉控制单元，接入正向扫描信号、反向扫描信号以及恒压低电平信号，用于根据所述正向扫描信号或所述反向扫描信号将所述恒压低电平信号输出至所述下拉单元；
所述下拉单元，位于所述显示区内，并包括多级级联的下拉子单元，每一所述下拉子单元接入下一级扫描驱动信号、上一级扫描驱动信号、所述恒压低电平信号，用于根据所述上一级扫描驱动信号或所述下一级扫描驱动信号下拉本级像素电路的扫描驱动信号输入端的电位。
优选的，所述下拉控制单元包括正向下拉控制子单元以及反向下拉控制子单元，所述下拉单元包括正向下拉单元以及反向下拉单元；
其中，每一所述正向下拉控制子单元根据所述正向扫描信号将所述恒压低电平信号输出至一对应的所述正向下拉单元；
每一所述反向下拉控制子单元根据所述反向扫描信号将所述恒压低电平信号输出至一对应的所述反向下拉单元。
优选的，所述下拉控制单元包括正向下拉控制子单元以及反向下拉控制子单元，所述下拉单元包括正向下拉单元以及反向下拉单元；
其中，每一所述正向下拉控制子单元根据所述正向扫描信号将所述恒压低电平信号输出至多个对应的所述正向下拉单元；
每一所述反向下拉控制子单元根据所述反向扫描信号将所述恒压低电平信号输出至多个对应的所述反向下拉单元。
优选的，所述正向下拉控制子单元包括第一晶体管，所述第一晶体管的第一端接入所述正向扫描信号，所述第一晶体管的第二端接入所述恒压低电平信号，所述第一晶体管的第三端连接于所述下拉单元的恒压低电平信号输入端；
所述反向下拉控制子单元包括第二晶体管，所述第二晶体管的第一端接入所述反向扫描信号，所述第二晶体管的第二端接入所述恒压低电平信号，所述第二晶体管的第三端连接于所述下拉单元的恒压低电平信号输入端。
优选的，所述正向下拉单元包括多级级联的正向下拉子单元，所述正向下拉子单元包括正向下拉晶体管，所述正向下拉晶体管的第一端接入所述下一级扫描驱动信号，所述正向下拉晶体管的第二端连接于所述正向下拉控制子单元对应的恒压低电平信号输出端，所述正向下拉晶体管的第三端连接于本级像素电路的扫描驱动信号输入端；
所述反向下拉单元包括多级级联的反向下拉子单元，所述反向下拉子单元包括反向下拉晶体管，所述反向下拉晶体管的第一端接入所述上一级扫描驱动信号，所述反向下拉晶体管的第二端连接于所述反向下拉控制子单元对应的恒压低电平信号输出端，所述反向下拉晶体管的第三端连接于本级像素电路的扫描驱动信号输入端。
优选的，所述显示面板包括多条正向下拉控制走线以及多条反向下拉控制走线，所述第一晶体管的第三端连接于所述正向下拉控制走线，所述第二晶体管的第三端连接于所述反向下拉控制走线；
每一所述正向下拉单元内的正向下拉晶体管的第二端连接于同一所述正向下拉控制走线，每一所述反向下拉单元内的反向下拉晶体管的第二端连接于同一所述反向下拉控制走线。
优选的，所述正向下拉控制走线包括位于所述显示区内的第一正向下拉控制走线段以及位于所述非显示区内的第二正向下拉控制走线段，所述反向下拉控制走线包括位于所述显示区内的第一反向下拉控制走线段以及位于所述非显示区内的第二反向下拉控制走线段；
所述第二正向下拉控制走线段的第一端与所述第一晶体管的第三端一一对应连接，所述第二正向下拉控制走线段的第二端与所述第一正向下拉控制走线段连接；
所述第二反向下拉控制走线段的第一端与所述第二晶体管的第三端一一对应连接，所述第二反向下拉控制走线段的第二端与所述第一反向下拉控制走线段连接。
优选的，所述第二正向下拉控制走线段的第二端与所述第一正向下拉控制走线段的第一端一一对应连接，所述第二反向下拉控制走线段的第二端与所述第一反向下拉控制走线段的第一端一一对应连接。
优选的，所述第二正向下拉控制走线段的第二端与多条所述第一正向下拉控制走线段的第一端对应连接，所述第二反向下拉控制走线段的第二端与多条所述第一反向下拉控制走线段的第一端对应连接。
优选的，所述显示面板还包括：
扫描信号线，沿行方向连续排列；
数据信号线，沿列方向连续排列，并与所述扫描信号线相互交错设置；
其中，所述正向下拉控制走线的延伸方向与所述数据信号线的延伸方向平行，所述反向下拉控制走线的延伸方向与所述数据信号线的延伸方向平行。
本发明通过将下拉电路的设置，有效改善了本级像素电路的扫描驱动信号输入端的电阻电容延迟问题，减少了显示面板的显示异常，提高了显示面板的显示质量。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅是本发明的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是现有的显示面板的电阻电容延迟问题示意图；
图2是本发明实施例提供的下拉电路的第一种结构示意图；
图3是本发明实施例提供的下拉电路的第二种结构示意图；
图4是本发明实施例提供的显示面板的正向扫描阶段的正向扫描信号以及反向扫描信号的示意图；
图5是本发明实施例提供的显示面板的正向扫描阶段的正向扫描信号以及反向扫描信号的示意图；
图6是本发明实施例提供的显示面板的第一种结构示意图；
图7是本发明实施例提供的显示面板的第二种结构示意图；
图8是本发明实施例提供的显示面板的电阻电容延迟问题改善的示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。此外，应当理解的是，此处所描述的具体实施方式仅用于说明和解释本发明，并不用于限制本发明。在本发明中，在未作相反说明的情况下，使用的方位词如“上”和“下”通常是指装置实际使用或工作状态下的上和下，具体为附图中的图面方向；而“内”和“外”则是针对装置的轮廓而言的。
目前，由于显示面板的扫描信号线的负载加重，连接于扫描信号线的扫描驱动信号输入端出现电阻电容延迟问题，导致显示面板存在画面显示异常的问题。
请参阅图2至图8，本发明实施例提供了一种显示面板10，所述显示面板10具有显示区AA以及环绕所述显示区AA的非显示区NA，并包括：
下拉电路100，包括下拉控制单元101以及下拉单元102；
其中，所述下拉控制单元101，接入正向扫描信号U2D、反向扫描信号D2U以及恒压低电平信号VGL，用于根据所述正向扫描信号U2D或所述反向扫描信号D2U将所述恒压低电平信号VGL输出至所述下拉单元102；
所述下拉单元102，位于所述显示区AA内，并包括多级级联的下拉子单元，每一所述下拉子单元接入下一级扫描驱动信号、上一级扫描驱动信号、所述恒压低电平信号VGL，用于根据所述上一级扫描驱动信号或所述下一级扫描驱动信号下拉本级像素电路的扫描驱动信号输入端的电位。
本发明通过将下拉电路100的下拉电路100设置于显示区AA内，下拉控制单元101根据正向扫描信号U2D或反向扫描信号D2U向下拉单元102输出恒压低电平信号VGL，下拉单元102根据上一级扫描驱动信号或下一级扫描驱动信号下拉本级像素电路的扫描驱动信号输入端的电位，有效改善了本级像素电路的扫描驱动信号输入端的电阻电容延迟，减少了显示面板10的显示异常，提高了显示面板10的显示质量。
现结合具体实施例对本发明的技术方案进行描述。
请参阅图2以及图3，本实施例中，所述下拉控制单元101包括正向下拉控制子单元103以及反向下拉控制子单元104；
其中，每一所述正向下拉控制子单元103根据所述正向扫描信号U2D将所述恒压低电平信号VGL输出至一对应的所述下拉单元102；
每一所述反向下拉控制子单元104根据所述反向扫描信号D2U将所述恒压低电平信号VGL输出至一对应的所述下拉单元102。
在一些实施例中，所述下拉控制单元101可以位于所述非显示区NA。
在一些实施例中，所述下拉单元102可以包括正向下拉单元105以及反向下拉单元106，每一所述正向下拉控制子单元103根据所述正向扫描信号U2D将所述恒压低电平信号VGL输出至一对应的所述正向下拉单元105；每一所述反向下拉控制子单元104根据所述反向扫描信号D2U将所述恒压低电平信号VGL输出至一对应的所述反向下拉单元106。通过所述正向下拉控制子单元103与所述正向下拉单元105的一一对应设置，以及所述反向下拉控制子单元104与所述反向下拉单元106的一一对应设置，有利于减少每一所述正向下拉控制子单元103的负载以及每一所述反向下拉控制子单元104的负载，并有利于简化所述显示面板10的线路设计，降低所述显示面板10的制造成本。
或者，每一所述正向下拉控制子单元103根据所述正向扫描信号U2D将所述恒压低电平信号VGL输出至多个对应的所述正向下拉单元105；每一所述反向下拉控制子单元104根据所述反向扫描信号D2U将所述恒压低电平信号VGL输出至多个对应的所述反向下拉单元106。通过所述正向下拉控制子单元103与所述正向下拉单元105的一对多设置，以及所述反向下拉控制子单元104与所述反向下拉单元106的一对多设置，有利于减少所述正向下拉控制子单元103以及所述反向下拉控制子单元104的个数，节省所述显示面板10的空间，提升所述显示面板10的空间利用率。
请参阅图6以及图7，在一些实施例中，所述正向下拉控制子单元103包括第一晶体管T1，所述第一晶体管T1的第一端接入所述正向扫描信号U2D，所述第一晶体管T1的第二端接入所述恒压低电平信号VGL，所述第一晶体管T1的第三端连接于所述下拉单元102的恒压低电平信号输入端。
所述反向下拉控制子单元104包括第二晶体管T2，所述第二晶体管T2的第一端接入所述反向扫描信号D2U，所述第二晶体管T2的第二端接入所述恒压低电平信号VGL，所述第二晶体管T2的第三端连接于所述下拉单元102的恒压低电平信号输入端。
所述第一晶体管T1的第一端可以为所述第一晶体管T1的栅极，所述第一晶体管T1的第二端可以为所述第一晶体管T1的源极或漏极，所述第一晶体管T1的第三端可以为所述第一晶体管T1的源极或漏极中与所述第一晶体管T1的第二端不相同的一者；所述第二晶体管T2的第一端可以为所述第二晶体管T2的栅极，所述第二晶体管T2的第二端可以为所述第二晶体管T2的源极或漏极，所述第二晶体管T2的第三端可以为所述第二晶体管T2的源极或漏极中与所述第二晶体管T2的第二端不相同的一者。
请参阅图4、图6以及图7，当所述显示面板10处于正向扫描阶段时，所述正向扫描信号U2D为高电平信号，所述第一晶体管T1的第一端接入高电平信号，所述第一晶体管T1打开，所述恒压低电平信号VGL自所述第一晶体管T1的第二端接入并从所述第一晶体管T1的第三端输出至所述下拉单元102的恒压低电平信号输入端；同时，所述反向扫描信号D2U为低电平信号，所述第二晶体管T2的第一端接入低电平信号，所述第二晶体管T2处于关闭状态。所述正向扫描信号U2D为高电平信号时，该高电平信号的数值可以为9V；所述反向扫描信号D2U为低电平信号时，该低电平信号的数值可以为-7V。
请参阅图5至图7，当所述显示面板10处于反向扫描阶段时，所述反向扫描信号D2U为高电平信号，所述第二晶体管T2的第一端接入高电平信号，所述第二晶体管T2打开，所述恒压低电平信号VGL自所述第二晶体管T2的第二端接入并从所述第二晶体管T2的第三端输出至所述下拉单元102的恒压低电平信号输入端；同时，所述正向扫描信号U2D为低电平信号，所述第一晶体管T1的第一端接入低电平信号，所述第一晶体管T1处于关闭状态。所述反向扫描信号D2U为高电平信号时，该高电平信号的数值可以为9V；所述正向扫描信号U2D为低电平信号时，该低电平信号的数值可以为-7V。
请参阅图6至图7，在一些实施例中，所述正向下拉单元105包括多级级联的正向下拉子单元，所述正向下拉子单元包括正向下拉晶体管T正，所述正向下拉晶体管T正的第一端接入所述下一级扫描驱动信号，所述正向下拉晶体管T正的第二端连接于所述正向下拉控制子单元103对应的恒压低电平信号输出端，所述正向下拉晶体管T正的第三端连接于本级像素电路的扫描驱动信号输入端。
所述反向下拉单元106包括多级级联的反向下拉子单元，所述反向下拉子单元包括反向下拉晶体管T反，所述反向下拉晶体管T反的第一端接入所述上一级扫描驱动信号，所述反向下拉晶体管T反的第二端连接于所述反向下拉控制子单元104对应的恒压低电平信号输出端，所述反向下拉晶体管T反的第三端连接于本级像素电路的扫描驱动信号输入端。
所述正向下拉晶体管T正的第一端为所述正向下拉晶体管T正的栅极，所述正向下拉晶体管T正的第二端可以为所述正向下拉晶体管T正的源极或漏极，所述正向下拉晶体管T正的第三端可以为所述正向下拉晶体管T正的源极或漏极中与所述正向下拉晶体管T正的第二端不相同的一者；所述反向下拉晶体管T反的第一端可以为所述反向下拉晶体管T反的栅极，所述反向下拉晶体管T反的第二端可以为所述反向下拉晶体管T反的源极或漏极，所述反向下拉晶体管T反的第三端可以为所述反向下拉晶体管T反的源极或漏极中与所述反向下拉晶体管T反的第二端不相同的一者。
所述显示面板10包括位于所述非显示区NA内的栅极驱动(GOA,Gate On Array)电路，所述栅极驱动电路可以位于所述显示区AA一侧或位于所述显示区AA的相对两侧，所述栅极驱动电路通过扫描信号线Scan向所述显示面板10的所述显示区AA内提供级传的扫描驱动信号。当所述显示面板10处于正向扫描阶段时，所述栅极驱动电路提供的级传的扫描驱动信号的级传方向沿行方向正向进行；当所述显示面板10处于反向扫描阶段时，所述栅极驱动电路提供的级传的扫描驱动信号的级传方向沿行方向反向进行。
请参阅图8，在一些实施例中，所述栅极驱动电路可以包括位于所述显示区AA的相对两侧的第一子栅极驱动电路109以及第二子栅极驱动电路110，所述显示区AA包括靠近所述第一子栅极驱动电路109的第一显示子区AA1、靠近所述第二子栅极驱动电路110的第三显示子区AA3、以及位于所述第一显示区子区AA1与所述第三显示子区AA3之间的第二显示子区AA2。
请参阅图6至图8，在一些实施例中，所述扫描信号线Scan沿行方向连续排列并沿正向按顺序依次排列，所述显示面板10还包括沿列方向连续排列的数据信号线Data，所述数据信号线Data与所述扫描信号线Scan相互交错设置。所述数据信号线Data与所述扫描信号线Scan相互交错形成子像素区，所述显示面板10还包括一一对应设置于所述子像素区内的像素电路，每一所述像素电路包括开关晶体管Tpixel，所述开关晶体管Tpixel的第一端为扫描驱动信号输入端，第N行像素驱动电路的各所述开关晶体管Tpixel的第一端连接于第N级扫描信号线，所述第N行像素驱动电路的各所述开关晶体管Tpixel的第二端分别连接不同的所述数据信号线Data，所述第N行像素驱动电路的各所述开关晶体管Tpixel的第三端分别连接各所述像素电路对应所述像素子区内的像素电极，N为正整数。所述开关晶体管Tpixel的第一端可以为所述开关晶体管Tpixel的栅极，所述开关晶体管Tpixel的第二端可以为所述开关晶体管Tpixel的源极或漏极，所述开关晶体管Tpixel的第三端可以为所述开关晶体管Tpixel的源极或漏极中与所述开关晶体管Tpixel的第二端不相同的一者。
请参阅图6至图8，当所述显示面板10处于正向扫描阶段时，所述正向下拉晶体管T正的第二端接入来自所述正向下拉控制子单元103对应的恒压低电平信号输出端输出的恒压低电平信号VGL，当第N级正向下拉晶体管T正的第一端接入的第N+1级扫描驱动信号GateN+1为高电平信号时，此时，第N级扫描驱动信号Gate N为低电平信号，在此基础上，所述第N级正向下拉晶体管T正打开，恒压低电平信号VGL从所述第N级正向下拉晶体管T正的第二端输入并从所述第N级正向下拉晶体管T正的第三端输出至第N级像素电路的扫描驱动信号输入端从而下拉所述第N级像素电路的扫描驱动信号输入端的电位，即，下拉第N级像素电路的所述开关晶体管Tpixel的第一端的电位，简便并有效地改善了所述显示区AA内的各显示子区的像素电路的扫描驱动信号输入端的电阻电容延迟问题，在减少所述显示面板10的画面显示异常的同时，有利于压缩时序信号的输出时间间隔进而提高所述像素电路的充电时间进一步改善所述显示面板10的显示质量，并且实现更高频率的画面显示。
请参阅图6至图8，同理，当所述显示面板10处于反向扫描阶段时，所述反向下拉晶体管T反的第二端接入来自所述反向下拉控制子单元104对应的恒压低电平信号VGL输出端输出的恒压低电平信号VGL，当第N级反向下拉晶体管T反的第一端接入的第N-1级扫描驱动信号Gate N-1为高电平信号时，第N级扫描驱动信号Gate N为低电平信号，在此基础上，所述第N级反向下拉晶体管T反打开，恒压低电平信号VGL从所述第N级反向下拉晶体管T反的第二端输入并从所述第N级反向下拉晶体管T反的第三端输出至第N级像素电路的扫描驱动信号输入端从而进一步下拉所述第N级像素电路的扫描驱动信号输入端的电位，即，下拉第N级像素电路的所述开关晶体管Tpixel的第一端的电位，简便并有效地改善了所述显示区AA内的各显示子区的像素电路的扫描驱动信号输入端的电阻电容延迟问题，在减少所述显示面板10的画面显示异常的同时，有利于压缩时序信号的输出时间间隔进而提高所述像素电路的充电时间进一步改善所述显示面板10的显示质量，并且实现更高频率的画面显示。
在一些实施例中，每一所述显示面板10中，所述正向下拉单元105以及所述反向下拉单元106可以为一个或多个。当所述正向下拉单元105以及所述反向下拉单元106为多个时，每一级所述像素电路的扫描驱动信号输入端连接多个所述正向下拉子单元以及多个所述反向下拉子单元，有利于在所述显示面板10的正向扫描阶段所述正向下拉单元105像素电路的扫描驱动信号输入端的电位的下拉效率以及效果的提升，以及所述显示面板10的反向扫描阶段所述反向下拉单元106像素电路的扫描驱动信号输入端的电位的下拉效率以及效果的提升，进一步减少所述显示面板10的画面显示异常，提高所述显示面板10的显示质量。
在一些实施例中，所述显示面板10还包括至少一与所述扫描信号线Scan平行的第一类虚拟走线，所述第一类虚拟走线与所述GOA电路连接，当所述显示面板10处于正向扫描阶段时，所述GOA电路向所述第一类虚拟走线提供最后一级级传的扫描驱动信号，最后一级正向下拉子单元的正向下拉晶体管T正的第一端连接于所述第一类虚拟走线，从而完成最后一级正向下拉子单元对最后一级像素电路的开关晶体管Tpixel的第一端的下拉；所述GOA电路向所述第一类虚拟走线提供最后一级级传的扫描驱动信号，最后一级反向下拉子单元的反向下拉晶体管T反的第一端连接于所述第一类虚拟走线，从而完成最后一级反向下拉子单元对最后一级像素电路的开关晶体管Tpixel的第一端的下拉。
在一些实施例中，所述第N级正向下拉晶体管T正的第一端连接于第N+1级扫描信号线从而接入所述第N+1级扫描驱动信号，所述第N级正向下拉晶体管T正的第三端连接于第N级扫描信号线从而通过第N级扫描信号线连接于第N级像素电路；所述第N级正向下拉晶体管T正的第一端连接于第N-1级扫描信号线从而接入所述第N-1级扫描驱动信号，所述第N级正向下拉晶体管T正的第三端连接于第N级扫描信号线从而通过第N级扫描信号线连接于第N级像素电路。
所述显示面板10包括多个正向下拉单元105以及多个反向下拉单元106时，所述显示面板10包括多条正向下拉控制走线107以及多条反向下拉控制走线108，每一所述正向下拉单元105内的正向下拉晶体管T正的第二端连接于同一所述正向下拉控制走线107，每一所述反向下拉单元106内的反向下拉晶体管T反的第二端连接于同一所述反向下拉控制走线108。
所述第一晶体管T1的第三端连接于所述正向下拉控制走线107，所述第二晶体管T2的第三端连接于所述反向下拉控制走线108。
在一些实施例中，所述正向下拉控制走线107包括位于所述显示区AA内的第一正向下拉控制走线段以及位于所述非显示区NA内的第二正向下拉控制走线段，所述反向下拉控制走线108包括位于所述显示区AA内的第一反向下拉控制走线段以及位于所述非显示区NA内的第二反向下拉控制走线段。
所述第二正向下拉控制走线段的第一端与所述第一晶体管T1的第三端一一对应连接，所述第二正向下拉控制走线段的第二端与所述第一正向下拉控制走线段连接。
所述第二反向下拉控制走线段的第一端与所述第二晶体管T2的第三端一一对应连接，所述第二反向下拉控制走线段的第二端与所述第一反向下拉控制走线段连接。
在一些实施例中，所述第二正向下拉控制走线段的第二端与所述第一正向下拉控制走线段的第一端一一对应连接，所述第二反向下拉控制走线段的第二端与所述第一反向下拉控制走线段的第一端一一对应连接。
在一些实施例中，所述第二正向下拉控制走线段的第二端与多条所述第一正向下拉控制走线段的第一端对应连接，所述第二反向下拉控制走线段的第二端与多条所述第一反向下拉控制走线段的第一端对应连接。
每条所述第一正向下拉控制走线段包括多个第二端，每一所述第一正向下拉控制走线段的第二端对应连接于一所述正向下拉子单元的所述正向下拉晶体管T正的第二端。
每条所述第一反向下拉控制走线段包括多个第二端，每一所述第一反向下拉控制走线段的第二端对应连接于一所述反向下拉子单元的所述反向下拉晶体管T反的第二端。
在一些实施例中，所述第一正向下拉控制走线段的延伸方向与所述数据信号线Data的延伸方向平行，所述第一反向下拉控制走线段的延伸方向与所述数据信号线Data的延伸方向平行，每一所述正向下拉单元105中的所述正向下拉子单元沿所述数据信号线Data的延伸方向依次排布，每一所述反向下拉单元106中的所述反向下拉子单元沿所述数据信号线Data的延伸方向依次排布，避免了横向跨线造成的所述显示面板10的开口率的损失，有利于提高所述显示面板10的出光效率，提高所述显示面板10的显示质量。
当所述第二正向下拉控制走线段的第二端与所述第一正向下拉控制走线段的第一端一一对应连接，所述第二反向下拉控制走线段的第二端与所述第一反向下拉控制走线段的第一端一一对应连接时，所述正向下拉控制走线107的延伸方向与所述数据信号线Data的延伸方向平行，所述反向下拉控制走线108的延伸方向与所述数据信号线Data的延伸方向平行，有利于简化所述显示面板10的线路设计，降低所述显示面板10的制造成本。
在一些实施例中，所述正向下拉控制走线107与所述反向下拉控制走线108沿所述数据信号线Data的排列方向交替排列。
在一些实施例中，所述第一正向下拉控制走线段的条数与所述第一反向下拉控制走线段的条数相同，所述正向下拉单元105的个数与所述反向下拉单元106的个数相同，有利于所述显示面板10在正向扫描阶段以及反向扫描阶段的显示效果的一致性，提高所述显示面板10的显示质量。
在一些实施例中，所述显示面板10包括第二类虚拟走线，所述第二类虚拟走线的延伸方向与所述数据信号线Data的延伸方向平行，所述正向下拉控制走线107与部分所述第二类虚拟走线共线，所述反向下拉控制走线108与部分所述第二类虚拟走线共线，即，利用所述显示面板10原本的部分所述第二类虚拟走线作为所述正向下拉控制走线107以及所述反向下拉控制走线108，无需在所述显示区AA内另设走线作为所述正向下拉控制走线107或所述反向下拉控制走线108，有利于减少所述显示面板10的所述显示区AA内的布线，提高所述显示面板10的出光效率。
在一些实施例中，所述正向下拉控制走线107可以同层设置或异层设置，所述正向下拉控制走线107可以与所述像素电路的开关晶体管Tpixel的源极或漏极同层设置；或者，所述显示面板10还包括触控层，所述触控层包括至少一触控金属层，所述正向下拉控制走线107与所述触控金属层同层设置。同理，所述反向下拉控制走线108可以与所述像素电路的开关晶体管Tpixel的源极或漏极同层设置；或者，所述反向下拉控制走线108与所述触控金属层同层设置。
本发明实施例通过将下拉电路100的下拉单元102设置于显示区AA内，下拉控制单元101根据正向扫描信号U2D或反向扫描信号D2U向下拉单元102输出恒压低电平信号VGL，下拉单元102根据上一级扫描驱动信号或下一级扫描驱动信号下拉本级像素电路的扫描驱动信号输入端的电位，有效改善了本级像素电路的扫描驱动信号输入端的电阻电容延迟问题，减少了显示面板10的显示异常，提高了显示面板10的显示质量。
本发明实施例公开了一种显示面板，包括具有下拉控制单元以及下拉单元的下拉电路，下拉控制单元接入正向扫描信号、反向扫描信号以及恒压低电平信号，用于根据正向扫描信号或反向扫描信号将恒压低电平信号输出至下拉单元，下拉单元位于显示区内，并包括多级级联的下拉子单元，每一下拉子单元接入下一级扫描驱动信号、上一级扫描驱动信号、恒压低电平信号，用于根据上一级扫描驱动信号或下一级扫描驱动信号下拉本级像素电路的扫描驱动信号输入端的电位，本发明通过将下拉电路的设置，有效改善了本级像素电路的扫描驱动信号输入端的电阻电容延迟问题，减少了显示面板的显示异常，提高了显示面板的显示质量。
以上对本发明实施例所提供的一种显示面板进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。

Claims (10)

1.一种显示面板，其特征在于，所述显示面板具有显示区以及环绕所述显示区的非显示区，并包括：
下拉电路，包括下拉控制单元以及下拉单元；
其中，所述下拉控制单元，接入正向扫描信号、反向扫描信号以及恒压低电平信号，用于根据所述正向扫描信号或所述反向扫描信号将所述恒压低电平信号输出至所述下拉单元；
所述下拉单元，位于所述显示区内，并包括多级级联的下拉子单元，每一所述下拉子单元接入下一级扫描驱动信号、上一级扫描驱动信号、所述恒压低电平信号，用于根据所述上一级扫描驱动信号或所述下一级扫描驱动信号下拉本级像素电路的扫描驱动信号输入端的电位。
2.根据权利要求1所述的显示面板，其特征在于，所述下拉控制单元包括正向下拉控制子单元以及反向下拉控制子单元，所述下拉单元包括正向下拉单元以及反向下拉单元；
其中，每一所述正向下拉控制子单元根据所述正向扫描信号将所述恒压低电平信号输出至一对应的所述正向下拉单元；
每一所述反向下拉控制子单元根据所述反向扫描信号将所述恒压低电平信号输出至一对应的所述反向下拉单元。
3.根据权利要求1所述的显示面板，其特征在于，所述下拉控制单元包括正向下拉控制子单元以及反向下拉控制子单元，所述下拉单元包括正向下拉单元以及反向下拉单元；
其中，每一所述正向下拉控制子单元根据所述正向扫描信号将所述恒压低电平信号输出至多个对应的所述正向下拉单元；
每一所述反向下拉控制子单元根据所述反向扫描信号将所述恒压低电平信号输出至多个对应的所述反向下拉单元。
4.根据权利要求2或3所述的显示面板，其特征在于，所述正向下拉控制子单元包括第一晶体管，所述第一晶体管的第一端接入所述正向扫描信号，所述第一晶体管的第二端接入所述恒压低电平信号，所述第一晶体管的第三端连接于所述下拉单元的恒压低电平信号输入端；
所述反向下拉控制子单元包括第二晶体管，所述第二晶体管的第一端接入所述反向扫描信号，所述第二晶体管的第二端接入所述恒压低电平信号，所述第二晶体管的第三端连接于所述下拉单元的恒压低电平信号输入端。
5.根据权利要求4所述的显示面板，其特征在于，所述正向下拉单元包括多级级联的正向下拉子单元，所述正向下拉子单元包括正向下拉晶体管，所述正向下拉晶体管的第一端接入所述下一级扫描驱动信号，所述正向下拉晶体管的第二端连接于所述正向下拉控制子单元对应的恒压低电平信号输出端，所述正向下拉晶体管的第三端连接于本级像素电路的扫描驱动信号输入端；
所述反向下拉单元包括多级级联的反向下拉子单元，所述反向下拉子单元包括反向下拉晶体管，所述反向下拉晶体管的第一端接入所述上一级扫描驱动信号，所述反向下拉晶体管的第二端连接于所述反向下拉控制子单元对应的恒压低电平信号输出端，所述反向下拉晶体管的第三端连接于本级像素电路的扫描驱动信号输入端。
6.根据权利要求5所述的显示面板，其特征在于，所述显示面板包括多条正向下拉控制走线以及多条反向下拉控制走线，所述第一晶体管的第三端连接于所述正向下拉控制走线，所述第二晶体管的第三端连接于所述反向下拉控制走线；
每一所述正向下拉单元内的正向下拉晶体管的第二端连接于同一所述正向下拉控制走线，每一所述反向下拉单元内的反向下拉晶体管的第二端连接于同一所述反向下拉控制走线。
7.根据权利要求6所述的显示面板，其特征在于，所述正向下拉控制走线包括位于所述显示区内的第一正向下拉控制走线段以及位于所述非显示区内的第二正向下拉控制走线段，所述反向下拉控制走线包括位于所述显示区内的第一反向下拉控制走线段以及位于所述非显示区内的第二反向下拉控制走线段；
所述第二正向下拉控制走线段的第一端与所述第一晶体管的第三端一一对应连接，所述第二正向下拉控制走线段的第二端与所述第一正向下拉控制走线段连接；
所述第二反向下拉控制走线段的第一端与所述第二晶体管的第三端一一对应连接，所述第二反向下拉控制走线段的第二端与所述第一反向下拉控制走线段连接。
8.根据权利要求7所述的显示面板，其特征在于，所述第二正向下拉控制走线段的第二端与所述第一正向下拉控制走线段的第一端一一对应连接，所述第二反向下拉控制走线段的第二端与所述第一反向下拉控制走线段的第一端一一对应连接。
9.根据权利要求7所述的显示面板，其特征在于，所述第二正向下拉控制走线段的第二端与多条所述第一正向下拉控制走线段的第一端对应连接，所述第二反向下拉控制走线段的第二端与多条所述第一反向下拉控制走线段的第一端对应连接。
10.根据权利要求6所述的显示面板，其特征在于，所述显示面板还包括：
扫描信号线，沿行方向连续排列；
数据信号线，沿列方向连续排列，并与所述扫描信号线相互交错设置；
其中，所述正向下拉控制走线的延伸方向与所述数据信号线的延伸方向平行，所述反向下拉控制走线的延伸方向与所述数据信号线的延伸方向平行。
CN202211172916.6A 2022-09-26 2022-09-26 显示面板 Pending CN115527477A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211172916.6A CN115527477A (zh) 2022-09-26 2022-09-26 显示面板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211172916.6A CN115527477A (zh) 2022-09-26 2022-09-26 显示面板

Publications (1)

Publication Number Publication Date
CN115527477A true CN115527477A (zh) 2022-12-27

Family

ID=84700013

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211172916.6A Pending CN115527477A (zh) 2022-09-26 2022-09-26 显示面板

Country Status (1)

Country Link
CN (1) CN115527477A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024119608A1 (zh) * 2022-12-07 2024-06-13 武汉华星光电技术有限公司 显示面板

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024119608A1 (zh) * 2022-12-07 2024-06-13 武汉华星光电技术有限公司 显示面板

Similar Documents

Publication Publication Date Title
US20180137805A1 (en) Display panel, display device and scan driving method
US6518708B2 (en) Data signal line driving circuit and image display device including the same
US8411027B2 (en) Image display apparatus
CN104882168A (zh) 移位寄存单元、移位寄存器、栅极驱动电路和显示装置
KR20070073634A (ko) 시프트 레지스터 회로 및 그것을 구비한 화상표시장치
CN109192121B (zh) 显示面板和显示装置
CN108877721B (zh) 移位寄存器单元、栅极驱动电路、显示装置以及驱动方法
CN111223449B (zh) 一种显示面板、其驱动方法及显示装置
CN112164364B (zh) 显示面板的驱动电路、显示面板及其驱动方法
CN115527477A (zh) 显示面板
CN111754916B (zh) Goa电路及显示面板
CN106652869B (zh) 用于显示面板的控制电路、驱动方法和显示装置
CN108962121B (zh) 移位暂存电路和显示装置
CN115148166B (zh) 扫描驱动电路、阵列基板和显示面板
CN110189682B (zh) 栅极驱动电路及其显示面板
US10692415B2 (en) Gate driving circuit of irregular screen panel and driving method
CN115294911A (zh) 显示面板及显示装置
CN113129804B (zh) 栅极驱动电路
US20240221695A1 (en) Method for driving pixel array, device, and display panel
CN112735503B (zh) 一种移位寄存器、显示面板、驱动方法及显示装置
CN112289251B (zh) Goa电路及显示面板
CN113299222B (zh) 一种显示面板及显示装置
CN108717846B (zh) 移位暂存电路和显示装置
CN117831445A (zh) 阵列基板行驱动电路及显示面板
CN100403360C (zh) 显示面板的显示阵列

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination