CN115294911A - 显示面板及显示装置 - Google Patents

Abstract

本申请提供一种显示面板及显示装置。所述显示面板包括多条扫描线和至少一下拉单元。多条所述扫描线沿第一方向间隔排布；所述下拉电路与第n条扫描线连接，所述下拉电路用于下拉所述第n条扫描线的电位；所述下拉电路包括正扫下拉单元和/或反扫下拉单元；所述正扫下拉单元接入第n+m级扫描信号、第一控制信号以及参考低电平信号，并与所述第n条扫描线连接；所述反扫下拉单元接入第n‑m级扫描信号、第二控制信号以及所述参考低电平信号，并与所述第n条扫描线连接；n和m均为大于零的整数，且n≥2，n＞m。本申请可以提升显示面板内扫描信号的下降沿均一性，增加像素的充电时间并避免错充，同时满足显示面板正向扫描和反向扫描的需求。

Description

显示面板及显示装置

技术领域

本申请涉及显示技术领域，具体涉及一种显示面板及显示装置。

背景技术

阵列基板栅极驱动技术(Gate Driver On Array,GOA)，是将栅极驱动电路集成在显示面板的阵列基板上，以实现逐行扫描的驱动方式。该驱动技术可以省掉栅极驱动器，具有降低生产成本和实现面板窄边框设计的优点，为多种显示器所使用。

随着显示面板的尺寸增大以及分辨率提升，扫描线的RC Loading(阻容负载)不断增加，GOA输出的扫描信号的传输损耗增大，导致扫描信号的下降沿恶化严重，减少了像素充电时间、增加了像素错充的风险。

发明内容

本申请提供一种显示面板及显示装置，以解决由于RC Loading导致扫描信号的下降沿恶化严重，像素充电时间减少以及像素错充风险增加的技术问题。

本申请提供了一种显示面板，其包括：

多条扫描线，多条所述扫描线沿第一方向间隔排布；

至少一下拉电路，与第n条扫描线连接，所述下拉电路用于下拉所述第n条扫描线的电位；

其中，所述下拉电路包括正扫下拉单元和/或反扫下拉单元；所述正扫下拉单元接入第n+m级扫描信号、第一控制信号以及参考低电平信号，并与所述第n条扫描线连接；所述反扫下拉单元接入第n-m级扫描信号、第二控制信号以及所述参考低电平信号，并与所述第n条扫描线连接；n和m均为大于零的整数，且n≥2，n＞m。

可选的，在本申请一些实施例中，所述正扫下拉单元包括第一晶体管和第二晶体管；

其中，所述第一晶体管的栅极接入所述第n+m级扫描信号和所述第一控制信号中的一者，所述第一晶体管的源极与所述第二晶体管的漏极连接在一起，所述第一晶体管的漏极与所述第n条扫描线连接；所述第二晶体管的栅极接入所述第n+m级扫描信号和所述第一控制信号中的另一者，所述第二晶体管的源极接入所述参考低电平信号。

可选的，在本申请一些实施例中，所述反扫下拉单元包括第三晶体管和第四晶体管；

其中，所述第三晶体管的栅极接入所述第n-m级扫描信号和所述第二控制信号中的一者，所述第三晶体管的源极与所述第四晶体管的漏极连接在一起，所述第三晶体管的漏极与所述第n条扫描线连接；所述第四晶体管的栅极接入所述第n-m级扫描信号和所述第二控制信号中的另一者，所述第四晶体管的源极接入所述参考低电平信号。

可选的，在本申请一些实施例中，所述显示面板具有显示区，所述下拉电路设置在所述显示区内。

可选的，在本申请一些实施例中，所述显示面板包括多个所述下拉电路，每一所述下拉电路与一条所述扫描线连接，每条所述扫描线与至少一个所述下拉电路连接。

可选的，在本申请一些实施例中，沿所述第一方向，与相邻两条所述扫描线对应连接的所述下拉电路交错设置。

可选的，在本申请一些实施例中，沿所述扫描线延伸的方向，所述显示面板还具有位于所述显示区两侧的第一非显示区和第二非显示区；所述显示面板还包括第一GOA电路和第二GOA电路，所述第一GOA电路设置在所述第一非显示区，所述第二GOA电路设置在所述第二非显示区；

其中，每条所述扫描线与两个所述下拉电路连接，沿所述扫描线的延伸方向，与奇数行所述扫描线连接的所述下拉电路位于与偶数行所述扫描线连接的所述下拉电路之间。

可选的，在本申请一些实施例中，所述显示面板还包括至少一第一控制信号线和至少一第二控制信号线，所述第一控制信号线用于传输所述第一控制信号，所述第二控制信号线用于传输所述第二控制信号；所述第一控制信号线和所述第二控制信号线均沿所述第一方向延伸，每一所述下拉电路分别与所述第一控制信号线以及所述第二控制信号线连接。

可选的，在本申请一些实施例中，沿所述扫描线延伸的方向，所述显示面板具有显示区以及位于所述显示区两侧的第一非显示区和第二非显示区；所述显示面板还包括第一GOA电路，所述第一GOA电路位于所述第一非显示区，所述下拉电路位于所述第二非显示区。

相应的，本申请还提供一种显示装置，所述显示装置包括显示面板和驱动装置，所述显示面板为上述任一项所述的显示面板，所述驱动装置输出所述第一控制信号和所述第二控制信号至所述显示面板。

本申请提供一种显示面板及显示装置。所述显示面板包括多条扫描线和至少一下拉单元。多条所述扫描线沿第一方向间隔排布；所述下拉电路与第n条扫描线连接，所述下拉电路用于下拉所述第n条扫描线的电位；其中，所述下拉电路包括正扫下拉单元和/或反扫下拉单元；所述正扫下拉单元接入第n+m级扫描信号、第一控制信号以及参考低电平信号，并与所述第n条扫描线连接；所述反扫下拉单元接入第n-m级扫描信号、第二控制信号以及所述参考低电平信号，并与所述第n条扫描线连接；n和m均为大于零的整数，且n≥2，n＞m。本申请通过在显示面板中设置与第n条扫描线连接的下拉电路，可以进一步下拉第n条扫描线的电位，提升显示面板内扫描信号的下降沿均一性，增加像素的充电时间并避免错充。此外，由于下拉电路可以同时包括正扫下拉单元和反扫下拉单元，显示面板可以实现正向扫描和反向扫描，满足同一屏幕兼容正装倒装的应用场景。

附图说明

为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获取其他的附图。

图1是本申请提供的显示面板的第一结构示意图；

图2是本申请提供的下拉电路的结构示意图；

图3是本申请提供的现有显示面板工作时的信号时序图；

图4是本申请提供的显示面板工作时的信号时序图；

图5是本申请提供的下拉电路的第一电路示意图；

图6是图5所示的下拉电路在显示面板正向扫描时的信号时序图；

图7是图5所示的下拉电路在显示面板反向扫描时的信号时序图；

图8是本申请提供的下拉电路的第二电路示意图；

图9是本申请提供的显示面板的第二结构示意图；

图10是本申请提供的下拉电路的第三电路示意图；

图11是图10所示的下拉电路在显示面板正向扫描时的信号时序图；

图12是图10所示的下拉电路在显示面板反向扫描时的信号时序图；

图13是本申请提供的下拉电路的第四电路示意图；

图14是本申请提供的显示面板的第三结构示意图；

图15是本申请提供的显示装置的一种结构示意图。

具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获取的所有其他实施例，都属于本申请保护的范围。

在本申请的描述中，需要理解的是，术语“第一”和“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”和“第二”等的特征可以明示或者隐含地包括一个或者更多个所述特征，因此不能理解为对本申请的限制。此外，需要说明的是，除非另有明确的规定和限定，术语“相连”、“连接”应做广义理解，例如，可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。

本申请提供一种显示面板及显示装置，以下进行详细说明。需要说明的是，以下实施例的描述顺序不作为对本申请实施例优选顺序的限定。

请参阅图1和图2，图1是本申请提供的显示面板的第一结构示意图；图2是本申请提供的下拉电路的结构示意图。在本申请实施例中，显示面板100包括多条扫描线20和至少一下拉电路10。

其中，多条扫描线20沿第一方向Y间隔排布。比如，沿第一方向Y，多条扫描线20分别为第一条扫描线G1、第二条扫描线G2、第三条扫描线G3、第四条扫描线G4、第n-1条扫描线Gn-1、第n条扫描线Gn、第n+1条扫描线Gn+1、第n+2条扫描线Gn+2等，在此不一一赘述。

其中，下拉电路10与第n条扫描线Gn连接。下拉电路10用于下拉第n条扫描线Gn的电位。

具体的，下拉电路10包括正扫下拉单元11和/或反扫下拉单元12。正扫下拉单元11接入第n+m级扫描信号G(n+m)、第一控制信号U2D以及参考低电平信号VGL，并与第n条扫描线Gn连接。反扫下拉单元12接入第n-m级扫描信号G(n-m)、第二控制信号D2U以及参考低电平信号VGL，并与第n条扫描线Gn连接。其中，n和m均为大于零的整数，且n≥2，n＞m。

本申请实施例通过在显示面板100中设置与第n条扫描线Gn连接的下拉电路10，可以进一步下拉第n条扫描线Gn的电位，提升显示面板100内扫描信号的下降沿均一性，增加像素的充电时间并避免错充。此外，由于下拉电路10可以同时包括正扫下拉单元11和反扫下拉单元12，显示面板100可以实现正向扫描和反向扫描，满足同一屏幕兼容正装倒装的应用场景。

当然，在本申请一些实施例中，当显示面板100只进行正向扫描或只进行反向扫描时，下拉电路10可以仅包括正扫下拉单元11或仅包括反扫下拉单元12，满足屏幕的正装或倒装需求即可。

具体的，请参阅图3和图4，图3是本申请提供的现有显示面板工作时的信号时序图；图4是本申请提供的显示面板工作时的信号时序图。本申请实施例以m＝1为例进行说明，但不能理解为对本申请的限定。

如图3所示，各级扫描信号逐行打开。比如，当第n-1级扫描信号G(n-1)由高电位VGH转变为低电位VGL时，第n级扫描信号G(n)由低电位VGL转变为高电位VGH；当第n级扫描信号G(n)由高电位VGH转变为低电位VGL时，第n+1级扫描信号G(n+1)由低电位VGL转变为高电位VGH。但随着显示面板的尺寸增大以及分辨率提升，扫描线20的RC Loading不断增加，扫描信号的传输损耗增大，导致各级扫描信号的下降沿恶化严重。比如，当第n-1级扫描信号G(n-1)由高电位VGH转变为低电位VGL时，第n-1级扫描信号G(n-1)具有第一下降沿t1；当第n级扫描信号G(n)由高电位VGH转变为低电位VGL时，第n级扫描信号G(n)具有第二下降沿t2。下降沿t1和下降沿t2的坡度较缓，说明第n-1级扫描信号G(n-1)和第n级扫描信号G(n)由高电位VGH到低电位VGL的下拉较为缓慢。

如图4所示，在本申请实施例中，当第n级扫描信号G(n)由高电位VGH转变为低电位VGL时，下拉电路10在第n+1级扫描信号G(n+1)、第一控制信号U2D、第n-1级扫描信号G(n-1)以及第二控制信号D2U的作用下，进一步下拉第n级扫描信号G(n)；此时，第n+1级扫描信号G(n+1)具有第三下降沿t4。同理，当第n-1级扫描信号G(n-1)由高电位VGH转变为低电位VGL时，下拉电路10进一步下拉第n-1级扫描信号G(n-1)的电位；此时，第n级扫描信号G(n)具有第四下降沿t3。第三下降沿t4和第四下降沿t3的持续时间较短，下拉较为迅速。

可知，t3＝t4<t1＝t2。也即，本申请实施例在下拉电路10的作用下，可以进一步下拉第n条扫描线Gn的电位，有效减小了各级扫描信号的下降沿。

在本申请实施例中，下拉电路10可以设置在显示面板100的显示区也可以设置在显示面板100的非显示区，具体可根据显示面板100的规格要求进行设置。

比如，在本申请一些实施例中，显示面板100具有显示区AA。多条扫描线20设置在显示区AA内。下拉电路10也设置在显示区AA内。

本申请实施例通过将下拉电路10集成设置在显示区AA内，可以有效减小显示面板100的边框，利于实现窄边框化。

在本申请实施例中，显示面板100可以包括多个下拉电路10。每一下拉电路10与一条扫描线20连接。每条扫描线20与至少一个下拉电路10连接，以实现每一条扫描线20上的扫描信号的下降沿均一性。图1中示出的下拉电路10的数量以及位置仅作为示例，不能理解为对本申请的限定。

具体的，在本申请实施例中，沿第一方向Y，与相邻两条扫描线20对应连接的下拉电路10交错设置。比如，当每条扫描线20均与一个下拉电路10连接时，与奇数行扫描线20连接的多个下拉电路10沿第一方向Y排列成一列，与偶数行扫描线20连接的多个下拉电路10沿第一方向Y排列成另一列。

可以理解的是，由于显示面板100的显示区AA内还设有像素电路(图中未示出)，显示区AA内的布线空间有限。本申请实施例将与相邻两条扫描线20对应连接的下拉电路10交错设置，可以有效利用显示区AA内的布线空间，同时提高多个下拉电路10在面内的分布均匀性，避免影响显示面板100的显示画面。

在本申请实施例中，显示面板100还可以包括GOA电路。具体的，当显示面板100采用单侧驱动时，显示面板100可以仅包括第一GOA电路31或第二GOA电路32；当显示面板100采用双侧驱动时，显示面板100可以同时包括第一GOA电路31和第二GOA电路32；本申请对此不作具体限定。

其中，GOA电路用于产生各级扫描信号，并将扫描信号输出至相应的扫描线20。比如，GOA电路用于输出第n-1级扫描信号G(n-1)至第n-1条扫描线Gn-1、输出第n级扫描信号G(n)至第n条扫描线Gn、输出第n+1级扫描信号G(n+1)至第n+1条扫描线Gn+1。

具体的，在本申请实施例中，当显示面板100采用双侧驱动时，沿扫描线20延伸的方向，显示面板100还具有位于显示区AA两侧的第一非显示区NA1和第二非显示区NA2。第一GOA电路31设置在第一非显示区NA1。第二GOA电路32设置在第二非显示区NA2。

在本申请实施例中，下拉电路10可以通过与GOA电路的扫描信号输出端(图中未示出)连接，以接入第n+m级扫描信号G(n+m)和第n-m级扫描信号G(n-m)。

当然，下拉电路10也可以通过与相应的扫描线20连接，接入第n+m级扫描信号G(n+m)和第n-m级扫描信号G(n-m)。比如，如图1所示，下拉电路10与第n条扫描线Gn连接，即可接入第n级扫描信号G(n)，在此不一一赘述。

需要说明的是，通常显示面板100采用逐行扫描的方式对像素进行充电。因此，当第n级扫描信号G(n)为高电平信号时，需要拉低第n-1级扫描信号G(n-1)；当第n+1级扫描信号G(n+1)为高电平信号时，需要拉低第n级扫描信号G(n)。因此，第一GOA电路31和第二GOA电路32中均设置有下拉模块。第一GOA电路31和第二GOA电路32中的下拉模块与本申请方案中的下拉电路10相互独立，但均用于下拉相应的扫描信号。

在本申请实施例中，n和m均为大于零的整数。其中，n的数值可以根据显示面板100的驱动架构以及扫描线的数量确定。m的数值可以根据GOA电路(第一GOA电路31/第二GOA电路32)中各GOA单元之间的级联关系确定。比如，m可以是1、2、3、4等，在此不再赘述。

需要说明的是，图1中以m＝1为例对本申请实施例进行说明，但不能理解为对本申请的限定。

在本申请实施例中，显示面板100还包括至少一第一控制信号线41和至少一第二控制信号线42。第一控制信号线41用于传输第一控制信号U2D。第二控制信号线42用于传输第二控制信号D2U。第一控制信号线41和第二控制信号线42均沿第一方向Y延伸，每一下拉电路10分别与第一控制信号线41以及第二控制信号线42连接。

当多个下拉电路10沿扫描线20的延伸方向排布成多列时，可对应每一列下拉电路10设置一条第一控制信号线41和一条第二控制信号线42；也可在相邻两列下拉电路10之间设置一条第一控制信号线41和一条第二控制信号线42，相邻两列的下拉电路10均与同一条第一控制信号线41以及同一条第二控制信号线42连接。由此，可以规整显示面板100中的布线，避免产生信号串扰。

需要说明的是，参考低电平信号VGL也是显示面板100面内所需的信号，下拉电路10可与显示面板100内原有的参考低电平信号VGL的传输线连接。当然，也可以额外设置信号线传输下拉电路10所需的参考低电平信号VGL。

在本申请一些实施例中，每条扫描线20可以与两个下拉电路10连接。沿扫描线20的延伸方向，与奇数行扫描线20连接的下拉电路10位于与偶数行扫描线20连接的下拉电路10之间。

一方面，当显示面板100的尺寸较大时，扫描线20的延伸长度较长，RC loading较大，同一条扫描线20上的扫描信号的传输波形不相同，导致扫描信号的下降沿不均一。本申请实施例通过设置每条扫描线20与两个下拉电路10连接，可以在扫描线20的不同位置处对扫描线20的电位进行下拉，同时结合第一GOA电路31以及第二GOA电路32的下拉作用，可以进一步提升显示面板100内扫描信号的下降沿均一性。

另一方面，将与奇数行扫描线20连接的下拉电路10设置在与偶数行扫描线20连接的下拉电路10之间，可以规整面内的布线，提高布线空间利用率。

进一步的，显示面板100还包括第一连接线43和第二连接线44。第一连接线43和第二连接线44的延伸方向与扫描线20的延伸方向相同。第一连接线43和第二连接线44可以设置在显示区AA内，也可以设置在显示面板100的下边框非显示区内。

可以理解的是，当显示面板100包括多条第一控制信号线41和多条第二控制信号线42时，第一连接线43与多条第一控制信号线41连接，第二连接线44与多条第二控制信号线42连接。由此，可以通过第一连接线43将第一控制信号U2D传输至多条第一控制信号线41，以及通过第二连接线44将第二控制信号D2U传输至多条第二控制信号线42。

请参阅图2和图5，图5是本申请提供的下拉电路的第一电路示意图。在本申请一些实施例中，正扫下拉单元11包括第一晶体管T1和第二晶体管T2。

其中，第一晶体管T1的栅极接入第n+m级扫描信号G(n+m)。第一晶体管T1的源极与第二晶体管T2的漏极连接在一起。第一晶体管T1的漏极与第n条扫描线Gn连接。第二晶体管T2的栅极接入第一控制信号U2D。第二晶体管T2的源极接入参考低电平信号VGL。

当m＝1时，第一晶体管T1的栅极接入第n+1级扫描信号G(n+1)。正扫下拉单元11用于在显示面板100进行正向扫描时，下拉第n条扫描线Gn的电位。

进一步的，在本申请实施例中，反扫下拉单元12包括第三晶体管T3和第四晶体管T4。

其中，第三晶体管T3的栅极接入第n-m级扫描信号G(n-m)。第三晶体管T3的源极与第四晶体管T4的漏极连接在一起。第三晶体管T3的漏极与第n条扫描线Gn连接。第四晶体管T4的栅极接入第二控制信号D2U。第四晶体管T4的源极接入参考低电平信号VGL。

当m＝1时，第三晶体管T3的栅极接入第n-1级扫描信号G(n-1)。反扫下拉单元12用于在显示面板100进行反向扫描时，下拉第n条扫描线Gn的电位。

需要说明的是，本申请所有实施例中采用的晶体管可以为薄膜晶体管或场效应管或其他特性相同的器件，由于这里采用的晶体管的源极、漏极是对称的，所以其源极、漏极是可以互换的。在本申请实施例中，为区分晶体管除栅极之外的两极，将其中一极称为源极，另一极称为漏极。按附图中的形态规定开关晶体管的中间端为栅极、信号输入端为源极、输出端为漏极。此外本申请实施例所采用的晶体管可以包括P型晶体管和/或N型晶体管两种，其中，P型晶体管在栅极为低电平时导通，在栅极为高电平时截止，N型晶体管为在栅极为高电平时导通，在栅极为低电平时截止。

此外，本申请以下实施例中的晶体管均以N型晶体管为例进行说明，但不能理解为对本申请的限制。

请参阅图5和图6。图6是图5所示的下拉电路在显示面板正向扫描时的信号时序图。在正向扫描时，第一控制信号U2D保持为高电平信号，第二晶体管T2打开；第二控制信号D2U保持为低电平信号，第四晶体管T4关闭。也即，在正向扫描时，正扫下拉单元11处于工作状态，反扫下拉单元12处于非工作状态。

当GOA电路输出高电平的第n级扫描信号G(n)至第n条扫描线Gn时，与第n条扫描线Gn连接的像素开始进行充电。接着，当GOA电路输出高电平的第n+1级扫描信号G(n+1)至第n+1条扫描线Gn+1时，与第n+1条扫描线Gn+1连接的像素开始进行充电。当第n+1级扫描信号G(n+1)为高电平时，第一晶体管T1打开，参考低电平信号VGL经由第二晶体管T2和第一晶体管T1传输至第n条扫描线Gn，从而进一步下拉第n条扫描线Gn的电位，改善第n条扫描线Gn上的扫描信号的下降沿均一性，增加像素的充电时间并避免错充。

请参阅图5和图7，图7是图5所示的下拉电路在显示面板反向扫描时的信号时序图。在反向扫描时，第一控制信号U2D保持为低电平信号，第二晶体管T2关闭；第二控制信号D2U保持为高电平信号，第四晶体管T4打开。也即，在反向扫描时，正扫下拉单元11处非于工作状态，反扫下拉单元12处于工作状态。

当GOA电路输出高电平的第n级扫描信号G(n)至第n条扫描线Gn时，与第n条扫描线Gn连接的像素开始进行充电。接着，当GOA电路输出高电平的第n-1级扫描信号G(n-1)至第n-1条扫描线Gn-1时，与第n-1条扫描线Gn-1连接的像素开始进行充电。当第n-1级扫描信号G(n-1)为高电平时，第三晶体管T3打开，参考低电平信号VGL经由第四晶体管T4和第三晶体管T3传输至第n条扫描线Gn，从而进一步下拉第n条扫描线Gn的电位，改善第n条扫描线Gn上的扫描信号的下降沿均一性，增加像素的充电时间并避免错充。

请参阅图8，图8是本申请提供的下拉电路的第二电路示意图。与图5所示的下拉电路10的不同之处至少在于，在本申请实施例中，第一晶体管T1的栅极接入第一控制信号U2D。第一晶体管T1的源极与第二晶体管T2的漏极连接在一起。第一晶体管T1的漏极与第n条扫描线Gn连接。第二晶体管T2的栅极接入第n+m级扫描信号G(n+m)。第二晶体管T2的源极接入参考低电平信号VGL。

当m＝1时，第二晶体管T2的栅极接入第n+1级扫描信号G(n+1)。正扫下拉单元11用于在显示面板100进行正向扫描时，下拉第n条扫描线Gn的电位。

此外，第三晶体管T3的栅极接入第二控制信号D2U。第三晶体管T3的源极与第四晶体管T4的漏极连接在一起。第三晶体管T3的漏极与第n条扫描线Gn连接。第四晶体管T4的栅极接入第n-m级扫描信号G(n-m)。第四晶体管T4的源极接入参考低电平信号VGL。

当m＝1时，第三晶体管T3的栅极接入第n-1级扫描信号G(n-1)。反扫下拉单元12用于在显示面板100进行反向扫描时，下拉第n条扫描线Gn的电位。

需要说明的是，图8所示的下拉电路10的信号时序图与图5所示的下拉电路10的信号时序图相同，在此不再赘述。

请参阅图9，图9是本申请提供的显示面板的第二结构示意图。与图1所示的显示面板100的不同之处在于，在本申请实施例中，m＝2。比如，当下拉电路10与第n+1条扫描线Gn+1连接，以下拉第n+1条扫描线Gn+1的电位时，下拉电路10与第n-1条扫描线Gn-1连接，以接入第n-1级扫描信号G(n-1)；同时，下拉电路10与第n+3条扫描线Gn+3连接，以接入第n+3级扫描信号G(n+3)。

请参阅图10，图10是本申请提供的下拉电路的第三电路示意图。在本申请实施例中，第一晶体管T1的栅极接入第n+2级扫描信号G(n+2)。第一晶体管T1的源极与第二晶体管T2的漏极连接在一起。第一晶体管T1的漏极与第n条扫描线Gn连接。第二晶体管T2的栅极接入第一控制信号U2D。第二晶体管T2的源极接入参考低电平信号VGL。

第三晶体管T3的栅极接入第n-2级扫描信号G(n-2)。第三晶体管T3的源极与第四晶体管T4的漏极连接在一起。第三晶体管T3的漏极与第n条扫描线Gn连接。第四晶体管T4的栅极接入第二控制信号D2U。第四晶体管T4的源极接入参考低电平信号VGL。

请参阅图10和图11。图11是图10所示的下拉电路在显示面板正向扫描时的信号时序图。在正向扫描时，第一控制信号U2D保持为高电平信号，第二晶体管T2打开；第二控制信号D2U保持为低电平信号，第四晶体管T4关闭。也即，在正向扫描时，正扫下拉单元11处于工作状态，反扫下拉单元12处于非工作状态。

当GOA电路输出高电平的第n级扫描信号G(n)至第n条扫描线Gn时，与第n条扫描线Gn连接的像素开始进行充电。接着，当GOA电路输出高电平的第n+2级扫描信号G(n+2)至第n+2条扫描线Gn+2时，与第n+2条扫描线Gn+2连接的像素开始进行充电。当第n+2级扫描信号G(n+2)为高电平时，第一晶体管T1打开，参考低电平信号VGL经由第二晶体管T2和第一晶体管T1传输至第n条扫描线Gn，从而进一步下拉第n条扫描线Gn的电位，改善第n条扫描线Gn上的扫描信号的下降沿均一性，增加像素的充电时间并避免错充。

请参阅图10和图12。图12是图10所示的下拉电路在显示面板反向扫描时的信号时序图。在反向扫描时，第一控制信号U2D保持为低电平信号，第二晶体管T2关闭；第二控制信号D2U保持为高电平信号，第四晶体管T4打开。也即，在反向扫描时，正扫下拉单元11处非于工作状态，反扫下拉单元12处于工作状态。

当GOA电路输出高电平的第n级扫描信号G(n)至第n条扫描线Gn时，与第n条扫描线Gn连接的像素开始进行充电。接着，当GOA电路输出高电平的第n-2级扫描信号G(n-2)至第n-2条扫描线Gn-2时，与第n-2条扫描线Gn-2连接的像素开始进行充电。当第n-2级扫描信号G(n-2)为高电平时，第三晶体管T3打开，参考低电平信号VGL经由第四晶体管T4和第三晶体管T3传输至第n条扫描线Gn，从而进一步下拉第n条扫描线Gn的电位，改善第n条扫描线Gn上的扫描信号的下降沿均一性，增加像素的充电时间并避免错充。

请参阅图13，图13是本申请提供的下拉电路的第四电路示意图。与图10所示的下拉电路10的不同之处至少在于，在本申请实施例中，第一晶体管T1的栅极接入第一控制信号U2D。第一晶体管T1的源极与第二晶体管T2的漏极连接在一起。第一晶体管T1的漏极与第n条扫描线Gn连接。第二晶体管T2的栅极接入第n+2级扫描信号G(n+2)。第二晶体管T2的源极接入参考低电平信号VGL。

此外，第三晶体管T3的栅极接入第二控制信号D2U。第三晶体管T3的源极与第四晶体管T4的漏极连接在一起。第三晶体管T3的漏极与第n条扫描线Gn连接。第四晶体管T4的栅极接入第n-m级扫描信号G(n-2)。第四晶体管T4的源极接入参考低电平信号VGL。

需要说明的是，图13所示的下拉电路10的信号时序图与图10所示的下拉电路10的信号时序图相同，在此不再赘述。

请参阅图14，图14是本申请提供的显示面板的第三结构示意图。与图1所示的显示面板100的不同之处在于，在本申请实施例中，显示面板100仅包括第一GOA电路31。第一GOA电路31位于第一非显示区NA1。下拉电路10位于第二非显示区NA2。

本申请实施例中的显示面板100采用单侧驱动，在同一条扫描线20中，扫描信号自第一GOA电路31向远离第一GOA电路31的方向传输。当显示面板100的尺寸较大时，扫描线20的延伸长度较长，RC loading较大。沿扫描线20延伸的方向，扫描信号的传输损耗逐渐增。当第一GOA电路31下拉扫描信号的电位后，相应的扫描线20上各处的扫描信号的下降沿不均一。

本申请实施例通过在第二非显示区NA2设置下拉电路10，下拉电路10和第一GOA电路31可以在扫描线20的两端分别对扫描线20的电位进行下拉，从而进一步提升显示面板100内扫描信号的下降沿均一性，避免出现像素错充。

相应的，本申请还提供一种显示装置。显示装置包括显示面板。显示面板为上述任一实施例所述的显示面板100，在此不再赘述。

此外，显示装置可以是智能手机、平板电脑、电子书阅读器、智能手表、摄像机、游戏机等，本申请对此不作限定。

具体的，请参阅图15，图15是本申请提供的显示装置的一种结构示意图。其中，显示装置1000包括显示面板100和驱动装置200。驱动装置200输出第一控制信号U2D和第二控制信号D2U至显示面板100。

其中，驱动装置200可以包括源极驱动芯片、电路板等。第一控制信号U2D和第二控制信号D2U可以由源极驱动芯片输出。第一控制信号U2D和第二控制信号D2U也可以由电路板上的电源管理集成芯片输出。本申请对此不作具体限定。

本申请实施例中的显示装置1000包括显示面板100，显示面板100中设有下拉电路，可以进一步下拉扫描线20的电位，提升显示面板100内扫描信号的下降沿均一性，增加像素的充电时间并避免错充。此外，由于下拉电路可以同时包括正扫下拉单元和反扫下拉单元，显示面板可以实现正向扫描和反向扫描，满足同一屏幕兼容正装倒装的应用场景。

以上对本申请实施例提供的显示面板及显示装置进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的方法及其核心思想；同时，对于本领域的一般技术人员，依据本申请的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本申请的限制。

Claims (10)

1.一种显示面板，其特征在于，包括：

多条扫描线，多条所述扫描线沿第一方向间隔排布；

至少一下拉电路，与第n条扫描线连接，所述下拉电路用于下拉所述第n条扫描线的电位；

其中，所述下拉电路包括正扫下拉单元和/或反扫下拉单元；所述正扫下拉单元接入第n+m级扫描信号、第一控制信号以及参考低电平信号，并与所述第n条扫描线连接；所述反扫下拉单元接入第n-m级扫描信号、第二控制信号以及所述参考低电平信号，并与所述第n条扫描线连接；n和m均为大于零的整数，且n≥2，n＞m。

2.根据权利要求1所述的显示面板，其特征在于，所述正扫下拉单元包括第一晶体管和第二晶体管；

其中，所述第一晶体管的栅极接入所述第n+m级扫描信号和所述第一控制信号中的一者，所述第一晶体管的源极与所述第二晶体管的漏极连接在一起，所述第一晶体管的漏极与所述第n条扫描线连接；所述第二晶体管的栅极接入所述第n+m级扫描信号和所述第一控制信号中的另一者，所述第二晶体管的源极接入所述参考低电平信号。

3.根据权利要求2所述的显示面板，其特征在于，所述反扫下拉单元包括第三晶体管和第四晶体管；

其中，所述第三晶体管的栅极接入所述第n-m级扫描信号和所述第二控制信号中的一者，所述第三晶体管的源极与所述第四晶体管的漏极连接在一起，所述第三晶体管的漏极与所述第n条扫描线连接；所述第四晶体管的栅极接入所述第n-m级扫描信号和所述第二控制信号中的另一者，所述第四晶体管的源极接入所述参考低电平信号。

4.根据权利要求1所述的显示面板，其特征在于，所述显示面板具有显示区，所述下拉电路设置在所述显示区内。

5.根据权利要求4所述的显示面板，其特征在于，所述显示面板包括多个所述下拉电路，每一所述下拉电路与一条所述扫描线连接，每条所述扫描线与至少一个所述下拉电路连接。

6.根据权利要求5所述的显示面板，其特征在于，沿所述第一方向，与相邻两条所述扫描线对应连接的所述下拉电路交错设置。

7.根据权利要求5所述的显示面板，其特征在于，沿所述扫描线延伸的方向，所述显示面板还具有位于所述显示区两侧的第一非显示区和第二非显示区；所述显示面板还包括第一GOA电路和第二GOA电路，所述第一GOA电路设置在所述第一非显示区，所述第二GOA电路设置在所述第二非显示区；

其中，每条所述扫描线与两个所述下拉电路连接，沿所述扫描线的延伸方向，与奇数行所述扫描线连接的所述下拉电路位于与偶数行所述扫描线连接的所述下拉电路之间。

8.根据权利要求5所述的显示面板，其特征在于，所述显示面板还包括至少一第一控制信号线和至少一第二控制信号线，所述第一控制信号线用于传输所述第一控制信号，所述第二控制信号线用于传输所述第二控制信号；所述第一控制信号线和所述第二控制信号线均沿所述第一方向延伸，每一所述下拉电路分别与所述第一控制信号线以及所述第二控制信号线连接。

9.根据权利要求1所述的显示面板，其特征在于，沿所述扫描线延伸的方向，所述显示面板具有显示区以及位于所述显示区两侧的第一非显示区和第二非显示区；所述显示面板还包括第一GOA电路，所述第一GOA电路位于所述第一非显示区，所述下拉电路位于所述第二非显示区。

10.一种显示装置，所述显示装置包括显示面板和驱动装置，所述显示面板为如权利要求1-9任一项所述的显示面板，所述驱动装置输出所述第一控制信号和所述第二控制信号至所述显示面板。

Images