CN115526848A - 电路检测方法、装置、电子设备及计算机可读介质及产品 - Google Patents

Abstract

本申请公开了电路检测方法、装置、电子设备及计算机可读介质及产品,所述方法包括：获取待检测电路板对应的待检测图片以及待检测标识，所述待检测标识包括所述待检测电路板中待检测连接线对应的标识；基于所述待检测标识，由所述待检测图片中，提取出所述待检测标识对应的连接线对应的区域，作为目标连接线区域；基于所述目标连接线区域以及标准连接线区域的差异，确定所述待检测电路板的识别结果，所述识别结果用于表征所述目标连接线区域存在缺陷或不存在缺陷。通过基于待检测标识确定目标连接线区域，对比目标连接线区域与标准连接线区域的差异，即可确定所述待检测电路板的是否存在缺陷，可以减少对计算资源的消耗，减少处理耗时，提高效率。

Description

电路检测方法、装置、电子设备及计算机可读介质及产品

技术领域

本申请涉及电路板技术领域，更具体地，涉及一种电路检测方法、装置、电子设备及计算机可读介质及产品。

背景技术

目前，随着电子信息技术的迅速发展，电路板上的布线越来越密集。虽然，可以对生产的电路板进行缺陷检测，然而，目前对电路板进行缺陷检测的方法需要消耗较多的计算资源，且需要较长处理时间。

发明内容

本申请提出了一种电路检测方法、装置、电子设备及计算机可读介质及产品，以改善上述缺陷。

第一方面，本申请实施例提供了一种电路检测方法，所述方法包括：取待检测电路板对应的待检测图片以及待检测标识，所述待检测标识包括所述待检测电路板中待检测连接线对应的标识；基于所述待检测标识，由所述待检测图片中，提取出所述待检测标识对应的连接线对应的区域，作为目标连接线区域；基于所述目标连接线区域以及标准连接线区域的差异，确定所述待检测电路板的识别结果，所述识别结果用于表征所述目标连接线区域存在缺陷或不存在缺陷。

第二方面，本申请实施例还提供了一种电路检测装置，应用于电子设备，所述装置包括：获取单元，用于响应于目标线程的抢占请求，获取当前线程的持锁状态，所述持锁状态包括持有公共锁或未持有公共锁；处理单元，用于若当前线程的持锁状态为持有公共锁，将所述当前线程持有的公共锁释放，并抢占所述当前线程占用的CPU资源；执行单元，用于基于抢占的所述CPU资源执行所述目标线程。

第三方面，本申请实施例还提供了一种电子设备，包括：一个或多个处理器；存储器；一个或多个计算机程序，其中所述一个或多个计算机程序被存储在所述存储器中并被配置为由所述一个或多个处理器执行以使得所述电子设备执行第一方面所述的方法。

第四方面，本申请实施例还提供了一种计算机可读介质，所述可读存储介质存储有处理器可执行的程序代码，所述程序代码被所述处理器执行时使所述处理器执行第一方面所述的方法。

第五方面，本申请实施例还提供了一种计算机程序产品，包括计算机程序/指令，该计算机程序/指令被处理器执行时实现第一方面所述的方法。

本申请提供的电路检测方法、装置、电子设备及计算机可读介质及产品，该方法首先获取待检测电路板对应的待检测图片以及待检测标识，然后基于所述待检测标识，由所述待检测图片中，提取出所述待检测标识对应的连接线对应的区域，作为目标连接线区域，最后可以基于所述目标连接线区域以及标准连接线区域的差异，确定所述待检测电路板的识别结果，其中识别结果用于表征所述目标连接线区域存在缺陷或不存在缺陷。若通过将待检测电路板对应的待检测图片中全部区域与标准的模板图片的全部区域进行对比，来确定待检测电路板是否存在缺陷，会消耗较多计算资源，并且处理耗时较多，效率较低。由于待检测电路板中存在缺陷的区域一般为连接线对应的区域，因此本申请通过基于待检测标识确定目标连接线区域，对比目标连接线区域与标准连接线区域的差异，即可确定所述待检测电路板的是否存在缺陷，可以减少对计算资源的消耗，减少处理耗时，提高效率。

本申请实施例的其他特征和优点将在随后的说明书阐述，并且，部分地从说明书中变得显而易见，或者通过实施本申请实施例而了解。本申请实施例的目的和其他优点可通过在所写的说明书、权利要求书、以及附图中所特别指出的结构来实现和获得。

附图说明

为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1示出了本申请实施例提供的电路检测方法的方法流程图；

图2示出了本申请实施例提供的电路板的示意图；

图3示出了本申请又一实施例提供的电路板的示意图；

图4示出了本申请再一实施例提供的电路板的示意图；

图5示出了本申请又一实施例提供的电路检测方法的方法流程图；

图6示出了步骤S250的实施方式图；

图7示出了步骤S251的实施方式图；

图8示出了本申请还一实施例提供的电路检测方法的方法流程图；

图9示出了步骤S350的实施方式图；

图10示出了本申请实施例提供的电路检测装置的结构图；

图11示出了本申请实施例提供的电子设备的结构框图；

图12示出了本申请实施例提供的计算机可读存储介质的结构框图；

图13示出了本申请实施例提供的计算机程序产品的结构框图。

具体实施方式

为了使本技术领域的人员更好地理解本申请方案，下面将结合本申请实施例中附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本申请实施例的组件可以以各种不同的配置来布置和设计。因此，以下对在附图中提供的本申请的实施例的详细描述并非旨在限制要求保护的本申请的范围，而是仅仅表示本申请的选定实施例。基于本申请的实施例，本领域技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本申请保护的范围。

应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。同时，在本申请的描述中，术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。

目前，随着电子信息技术的迅速发展，电路板上的布线越来越密集。虽然，可以对生产的电路板进行缺陷检测，然而，目前对电路板进行缺陷检测的方法需要消耗较多的计算资源，且需要较长处理时间。如何消耗较少的计算资源，且以较短的时间对电路板进行缺陷检测，是一个亟待解决的问题。

目前，电子设备能够实现的功能越来越多，电路板作为电子设备的重要组成部分，其上的走线越来越密集，布设的电子元器件也越来越多。进一步的，电路板上还可以设置有集成芯片，该集成芯片可以封装在封装基板内部，封装基板设置在电路板上。封装基板一方面能够保护、固定、支撑集成芯片，增强集成芯片导热散热性能，保证集成芯片不易受到物理损坏，另一方面封装基板的上层与芯片相连，下层和电路板相连，以实现电气和物理连接、功率分配、信号分配等，例如可以将电路板上不同的走线与封装基板内的集成芯片的不同引脚实现电连接。

然而，在生产制造电路板或封装基板时，可能出现走线连接错误，例如漏连接或错连接等。一种示例性的，若电路板上走线A1和走线A2设计时应该相互隔离，而生产时错误将走线A1和走线A2电连接，此时会导致走线A1和走线A2发生短路。又例如，若电路板上走线A1和走线A2设计时应该电连接，而生成时错误将走线A1和走线A2隔离了，此时会导致走线A1和走线A2发生开路。因此，需要对生产的电路板或封装基板，进行缺陷检测。

对于一些方案，一般可以对电路板或封装基板进行开路/短路测试。若在开路/短路测试中，发现某些电路板或封装基板存在开路或短路的问题，可以存在问题的电路板或封装基板筛选出来进一步进行缺陷检测，从而确定导致出现开路或短路缺陷的具***置。

传统的电路板的生产行业，一般是采用放大镜人工检测和目视检测，主要通过对外观的检测来判定该电路板是否存在短路或开路的缺陷。

另一些方案中，可以通过采集生产的电路板或封装基板的图片，再通过较大数量的已经确定为良品的电路板或封装基板获取模板图片，将该图片与模板图片进行对比，从而确定图片中短路或开路的缺陷。

然而，发明人在研究中发现，上述通过人工对缺陷进行检测方法，人工的工作量大、检查效率较低，且容易产生漏失、正确率低，达不到产量需求。而对于通过将图片与模板图片进行对比，从而确定图片中的缺陷的方法，需要通过较大数量的已经确定为良品的电路板或封装基板来确定良品模板，对于小批量制造的电路板和封装基板，难以获取到模板图片。并且将图片与模板图片进行对比，需要消耗的资源较多，确定缺陷的效率也不高。

因此，为了克服上述缺陷，本申请提供了一种电路检测方法、装置、电子设备及计算机可读介质及产品。

请参阅图1，图1示出了本申请实施例提供的一种电路检测方法，该方法可以应用于电子设备，具体的执行主体可以为电子设备中的处理器，该方法包括步骤S110至步骤S130。

步骤S110：获取待检测电路板对应的待检测图片以及待检测标识，所述待检测标识包括所述待检测电路板中待检测连接线对应的标识。

对于一些实施方式，可以选择生产得到的电路板中的一部分，作为待检测电路板进行检测。

对于一些实施方式，电路板可以为单层的，其中，电路板上可以具有连接线，连接线一般为金属导体材质构成，例如铜，即对于同一个连接线，该连接线上的不同位置一般都是导通的。一种示例性的，连接线包括走线。可以通过走线，将电连接于电路板或封装基板的不同元器件进行电连接。例如，元器件1的第一引脚连接于走线A1，元器件2的第二引脚连接于走线A1，则该元器件1的第一引脚和元器件2的第二引脚实质构成电连接。

不同的走线之间可以相互隔离，即相互不电连接；不同的走线之间也可以相互电连接。例如，请参阅图2，图2示出了一种电路板200的示意图，图2示出的电路板200中包括有走线201、走线202以及走线203。其中走线201分别与走线202以及走线203都隔离，即走线201与走线202不电连接，走线201也与走线203不电连接；而走线202与走线203电连接。因此，走线202与走线203可以构成一个连接线。

其中，不同的走线，可以具有不同的宽度，不同宽度的走线，可以承受的最大电流值不同。容易理解的是，走线的宽度越大，该走线上能够承受的最大电流值也越大。一种示例性的，若走线的宽度为10密耳(Mil)，该走线上能够承受的最大电流值可以为1安培(A)；若走线的宽度为30密耳，该走线上能够承受的最大电流值可以为1.9安培；若走线的宽度为100密耳，该走线上能够承受的最大电流值可以为4.2安培。

进一步的，对于一些较复杂的电路板，可能无法通过单层实现目标功能，因此此时电路板还可以为多层，例如双层、四层等。对于一些实施方式，对于多层结构的电路板，连接线还可以包括有过孔，过孔和走线类似，一般可以为金属导体的材质组成，例如铜。具有多层的电路板可以包括有走线层和打孔层，其中走线层可以设置有走线，打孔层可以设置有过孔，打孔层可以通过过孔将相邻的两个走线层实现电连接。

因此，对于两个与同一个打孔层相邻的走线层，相同位置的过孔实质是电连接的，进而，与该过孔相连接的不同层的走线实质也为电连接。其中，一种示例性的，请参阅图3，图3示出了一种电路板300的示意图，包括有第一走线层301、第一打孔层302以及第二走线层303，其中第一走线层301设置有走线3011，第二走线层303设置有走线3031，第一打孔层302设置有过孔3021，其中第一过孔3021分别与走线3011以及走线3031相连接，因此，走线3011和走线3031实质通过过孔3021实现电连接。

电路板中可以包括有走线以及过孔，而连接线可以包括一个走线，或一个过孔；连接线也可以包括多个走线以及多个过孔。可选的，通过前述分析可知，电路板可以包括有多层，因此，连接线还可以包括不同层中的走线或过孔，其中，属于同一个连接线的走线以及过孔电连接。例如，请参阅图4，图4示出了一种电路板400，包括三层，具体包括第一走线层401、第一打孔层402以及第二走线层403，其中第一走线层401包括走线4011、走线4012以及过孔4013，第一打孔层402包括过孔4013，第二走线层403包括走线4031、走线4032以及过孔4013。其中，第一走线层401的走线4011通过过孔4013与第二走线层403的走线4031实现电连接，因此，走线4011、过孔4013以及走线4031可以属于同一个连接线。

而对于本申请提供的一种实施方式，待检测电路板可以为生产得到的多个电路板，即对生产得到的电路板进行检测；待检测电路板还可以为对生产得到的多个电路板进行预检测后，存在缺陷的电路板，具体的可以参阅后续实施例介绍。

通过前述分析可知，待检测电路板中可以包括有多个连接线，若对待检测电路板中的每个连接线都进行检测，会消耗较多计算资源，检测效率也较低。因此，可以在对待检测电路板进行检测时，首先获取待检测电路板的待检测标识，该待检测标识包括所述待检测电路板中待检测连接线对应的标识，然后仅针对待检测电路板中的待检测标识对应的连接线进行检测，从而可以减少对资源的占用，以及提高检测的效率。

其中，待检测的标识可以为容易存在缺陷的连接线对应的标识，例如可以通过用户直接指定，示例性的，用户可以指定待检测电路板中的接地连接线对应的标识为待检测标识。对于另一些实施方式，还可以预先对生产的多个电路板进行预检测，将多个电路板通过预检测后存在缺陷的电路板作为待检测电路板，其中通过预检测后若发现电路板存在缺陷，可以获取到该缺陷对应的连接线，此时则可以直接将该存在缺陷的连接线作为待检测标识包括所述待检测电路板中待检测连接线对应的标识，然后基于该待检测标识来对待检测电路板进行缺陷检测，可以减少对资源的占用，以及提高检测的效率。

进一步的，待检测电路板对应图片，即为待检测图片。容易理解的是，点检测图片和张数，和待检测电路板的层数应该具有对应关系。即若待检测电路板为单层，则待检测图片可以为一张；若待检测电路板为包括多层，则待检测图片为多张，且每张待检测图片对应于一层待检测电路板。

可选的，除了可以将上述生产得到的电路板作为待检测电路板之外，还可以将生产得到的封装基板作为待检测电路板，也可以将生产得到的MLO板或SLP类载板作为待检测电路板，本申请不做限定。

步骤S120：基于所述待检测标识，由所述待检测图片中，提取出所述待检测标识对应的连接线对应的区域，作为目标连接线区域。

对于一些实施方式，为了检测待检测电路板中待检测标识对应的连接线是否存在缺陷，可以在该待检测电路板对应的待检测图片中，提取出该待检测标识对应的连接线对应的区域，作为目标连接线区域。然后基于该目标连接线区域，再确定待检测电路板中待检测标识对应的连接线是否存在缺陷。

其中，若待检测电路板仅为一层，则可以直接根据待检测标识，确定该层待检测电路板对应的待检测图片中连接线对应的目标区域。由于待检测电路板仅为一层，因此该层待检测电路板即为顶层电路板。而容易理解的是，对于电路板来说，顶层电路板一般设置有用于表征不同的连接线的标识信息，即丝印信息。例如，在接地连接线处可以设置有“GND”的标识，用于表征该连接线为接地连接线，在3.3V连接线处可以设置有“3.3V”的标识吗，用于表征该连接线为3.3V的电源连接线。因此对于待检测电路板仅为一层的情况，该顶层待检测电路板对应的图片为顶层待检测图片，可以首先获取顶层待检测图片中的各个标识，然后将获取到的各个标识与待检测标识进行对比，将与待检测标识相同的标识，作为目标标识，再由目标标识确定顶层待检测图片中目标标识对应的连接线对应的检测区域，此时可以直接将顶层待检测图片中目标标识对应的连接线对应的检测区域，作为目标连接线区域。

进一步的，若待检测电路板为多层，则待检测电路对应的待检测图片可以包括顶层待检测图片以及除顶层待检测图片之外的其他层待检测图片。和上述方法类似的，同样可以由目标标识确定顶层待检测图片中目标标识对应的连接线对应的检测区域。然后再基于待检测区域以及其他层待检测图片，共同确定目标连接线区域。具体的方法，可以参阅后续实施例介绍。

步骤S130：基于所述目标连接线区域以及标准连接线区域的差异，确定所述待检测电路板的识别结果，所述识别结果用于表征所述目标连接线区域存在缺陷或不存在缺陷。

容易理解的是，通过设计文件确定出的连接线区域，可以为标准的连接线区域。因此，标准连接线区域，可以为在该待检测电路板对应的设计文件中，通过待检测标识确定出的连接线区域。生产得到的电路板上的连接线区域与通过设计文件确定的连接线区域的差别越小，即表征生产得到的电路板的连接线区域存在的缺陷越小，当生产得到的电路板上的连接线区域与通过设计文件确定的连接线区域的没有差别时，即表征生产得到的电路板的目标连接线区域不存在缺陷。

对于一些实施方式，可以将获取到的目标连接线区域，与标准连接线区域进行比较，从而确定待检测电路板的识别结果，其中，所述识别结果用于表征所述目标连接线区域存在缺陷或不存在缺陷。

容易理解的是，若目标连接线区域对应的范围与标准连接线区域对应的范围相同，则表征目标连接线区域与标准连接线区域不存在差异，此时可以确定待检测电路板的目标连接线区域不存在缺陷。若目标连接线区域对应的范围与标准连接线区域对应的范围存在区别，则表征目标连接线区域以及标准连接线区域存在差异，此时可以确定待检测电路板的目标连接线区域存在缺陷。

进一步的，目标连接线区域以及标准连接线区域存在差异，可以包括目标连接线区域对应的范围大于标准连接线区域对应的范围，以及目标连接线区域对应的范围小于标准连接线区域对应的范围。通过目标连接线区域对应的范围与标准连接线区域对应的范围不同的大小关系，可以确定目标连接线区域存在不同的缺陷，具体的，可以参阅后续实施例的介绍。

一种示例性的，可以在待检测图片中以高亮的方法来标识出目标连接线区域。

本申请提供的电路检测方法、装置、电子设备及计算机可读介质及产品，该方法首先获取待检测电路板对应的待检测图片以及待检测标识，然后基于所述待检测标识，由所述待检测图片中，提取出所述待检测标识对应的连接线对应的区域，作为目标连接线区域，最后可以基于所述目标连接线区域以及标准连接线区域的差异，确定所述待检测电路板的识别结果，其中识别结果用于表征所述目标连接线区域存在缺陷或不存在缺陷。若通过将待检测电路板对应的待检测图片中全部区域与标准的模板图片的全部区域进行对比，来确定待检测电路板是否存在缺陷，会消耗较多计算资源，并且处理耗时较多，效率较低。由于待检测电路板中存在缺陷的区域一般为连接线对应的区域，因此本申请通过基于待检测标识确定目标连接线区域，对比目标连接线区域与标准连接线区域的差异，即可确定所述待检测电路板的是否存在缺陷，可以减少对计算资源的消耗，减少处理耗时，提高效率。

请参阅图5，图5示出了本申请实施例提供的一种电路检测方法，该方法可以应用于电子设备，具体的执行主体可以为电子设备中的处理器，该方法包括步骤S210至步骤S260。

步骤S210：获取待检测电路板对应的待检测图片以及待检测标识，所述待检测标识包括所述待检测电路板中待检测连接线对应的标识。

其中，获取待检测电路板对应的待检测图片以及待检测标识，在前述实施例中已经详细描述，此处就不再赘述。

对于一些实施方式，获取到的待检测电路板的待检测图片可以包括不同的色彩，例如电路板可以由绿色的底色进行标识，电路板中的走线或过孔可以由黄色进行标识，电路板上设置的芯片或元器件可以由黑色标识。容易理解的是，待检测电路板上存在缺陷的区域，一般可以为走线或过孔。因此，在获取到待检测电路板的待检测图片后，可以首先对待检测图片进行预处理，使待检测图片中凸显走线和过孔。一种示例性的，可以将得到的待检测图片进行二值化处理。具体的，可以获取待检测图片中各个像素点的灰度值，然后通过设定指定阈值，将待检测图片中各个像素点的灰度值与该指定阈值进行比较，小于该指定阈值的灰度值对应的像素点，可以设为第一颜色，等于或大于该指定阈值的灰度值对应的像素点，可以设为第二颜色。从而，可以通过该二值化处理，将待检测图片处理为仅包括两种颜色，并且可以通过设定指定阈值，将走线以及过孔显示为一种颜色，将其他部分显示为第二种颜色。

进一步的，通过前述分析可知，待检测电路板可以包括有多层，因此可以对待检测电路板中的每层采集待检测图片，从而可以获取到多张待检测图片，其中每张待检测图片与每层待检测电路板相对应。

可选的，由于采集到的每张待检测图片可能尺寸存在有少许误差，因此对于一些实施方式，还可以对获取到的待检测图片进行尺寸一致化处理，得到尺寸大小一致的待检测图片。

步骤S220：获取顶层待检测图片中的标识。

步骤S230：将与所述待检测标识相同的所述顶层待检测图片中的标识，作为目标标识。

对于一些实施方式，待检测电路板包括多层，所述待检测图片包括多张，容易理解的是，待检测图片可以为每层待检测电路板对应的图片，因此每张所述待检测图片与每层所述待检测电路板依次对应。一种示例性的，若待检测电路板包括三层，则所述待检测图片为三张，且第一层待检测电路板对应于第一张待检测图片，第二层待检测电路板对应于第二张待检测图片，第三层待检测电路板对应于第三张待检测图片。其中，第一层待检测电路板一般可以为顶层待检测电路板，因此第一层待检测图片可以为顶层待检测图片。

通过前述分析可知，顶层待检测电路板一般设置有用于表征不同的连接线的标识信息，因此可以首先获取顶层待检测图片中的标识。进一步的，再将获取到的标识中，与待检测标识相同的所述顶层待检测图片中的标识，作为目标标识。一种示例性的，若获取到顶层待检测图片中的标识包括：“3.3V”、“5V”、“SIG”已经“GND”，若前述步骤中获取到的待检测标识包括“GND”，则此时易知顶层待检测图片中的标识“GND”与待检测标识相同，即可以将标识“GND”作为目标标识。

步骤S240：由所述顶层待检测图片中提取出所述目标标识对应的连接线对应的待检测区域。

对于一些实施方式，通过前述分析可知，顶层待检测电路板中，包括有连接线，而目标标识对应于其中部分连接线。因此，顶层待检测电路板对应的顶层待检测图片中，同样存在顶层待检测电路板中包括的连接线，从而可以由所述顶层待检测图片中提取出所述目标标识对应的连接线对应的待检测区域。

其中，顶层待检测图片中包括的标识，对应有连接线，进一步的，不同的标识，对应有不同的连接线。因此，可以将目标标识对应的连接线在顶层待检测图片中所处的区域，作为待检测区域。

可选的，对于另一些实施方式，在获取到待检测标识后，还可以查找待检测电路板对应的设计文件中，待检测标识对应的区域，其中设计文件中包括有标准的标识以及标识对应的连接线区域。然后再将设计文件与顶层待检测图片进行对比，从而确定顶层待检测图片中的待检测区域。

步骤S250：基于所述待检测区域，确定所述目标连接线区域。

通过对前述步骤的介绍可知，待检测区域为顶层待检测图片中对应的区域。然而，待检测电路板可以包括多层，若仅仅确定出顶层待检测图片中的待检测区域，实质为仅仅对顶层待检测电路板中的待检测区域进行了缺陷检测，可能造成漏检其他层中的缺陷。因此，在确定了顶层待检测图片对应的待检测区域后，还可以基于所述待检测区域，确定出顶层待检测图片之外的其他层待检测图片中相应的区域，从而将所述待检测区域以及上述相应的区域，整合得到所述目标连接线区域。从而该目标连接线区域包括了每层待检测电路板中与待检测标识相对应的区域。

具体的，请参阅图6，图6示出了步骤S250的一种实施方式图，具体包括步骤S251和步骤S252。

步骤S251：由多张所述待检测图片中，除所述顶层待检测图片之外的每张待检测图片中，确定与所述待检测区域具有连接关系的从属待检测区域。

步骤S252：基于所述待检测区域以及所述从属待检测区域，整合得到所述目标连接线区域。

通过前述的分析可知，待检测电路板中每层都可以包括有连接线，每层的连接线可以具有相互电连接的关系。因此，在通过顶层待检测图片确定出待检测区域后，由于该待检测区域实质为待检测连接线在顶层待检测图片中对应的区域，因此还可以获取多张所述待检测图片中，除所述顶层待检测图片之外的每张待检测图片中，与所述待检测区域具有连接关系的从属待检测区域，即可以获取多层所述待检测电路板，除所述顶层待检测电路板之外的每层待检测电路板中，与待检测连接线具有连接关系的从属待检测连接线。

其中，连接关系可以包括有直接连接关系以及间接连接关系。顶层待检测图片的下一张待检测图片中与待检测区域相连接的区域，可以作为与待检测区域具有直接连接关系。进一步的，除顶层待检测图片，以及顶层待检测图片的下一张待检测图片之外的其他层待检测图片，若存在与待检测区域连接的区域，可以作为与待检测区域具有间接连接关系。具体的，可以参阅图7，图7示出了步骤S251的一种实施方式图，具体包括步骤S253以及步骤S254。

步骤S253：基于所述检测顺序，将所述顶层待检测图片的下一张待检测图片中，与所述待检测区域连接的区域，作为具有直接连接关系的从属待检测区域。

步骤S254：基于所述检测顺序遍历所述下一张待检测图片后续的每张待检测图片，将所述下一张图片后续的每张待检测图片中，与具有直接连接关系的从属待检测区域相连接的区域，作为具有间接连接关系的从属待检测区域。

对于一些实施方式，多层待检测电路板中，每层待检测电路板对应一张待检测图片，而多张待检测图片可以依照检测顺序排列，其中检测顺序可以为多层待检测电路板排列的顺序。

因此，通过前述步骤确定待检测区域后，可以基于所述检测顺序，将所述顶层待检测图片的下一张待检测图片中，与所述待检测区域连接的区域，作为具有直接连接关系的从属待检测区域。

具体的，确定与所述待检测区域连接的区域，实质为确定顶层待检测图片中包括的待检测区域对应的连接线，与下一张待检测图片中的连接线是否存在电连接的关系。对于一种实施方式，可以将经过前述步骤中预处理后的顶层待检测图片以及下一张待检测图片重叠，然后查找下一张待检测图片中是否存在与顶层待检测图片中待检测区域对应的连接线有至少部分重合的连接线，若存在，则可以确定该存在至少部分重合的连接线与待检测区域对应的连接线具有直接连接关系，从而可以将下一张待检测图片中具有直接连接关系的连接线对应的区域，作为从属待检测区域。

进一步的，待检测电路板可以为多层，因此，可以继续依照检测顺序，对下一张待检测图片后续的每张待检测图片进行遍历，查找每张待检测图片中是否存在与下一张待检测图片中从属待检测区域对应的连接线有至少部分重合的连接线，若存在，则可以确定该存在至少部分重合的连接线与从属待检测区域对应的连接线具有连接关系，从而可以确定该存在至少部分重合的连接线与顶层待检测图片中待检测区域对应的连接线具有间接连接关系。从而可以将具有间接连接关系的连接线对应的区域，作为从属待检测区域。

而通过前述分析可知，对于多层待检测电路板，顶层待检测电路板一般可以为走线层，而走线层与打孔层一般间隔设置，因此走线层的下一层可以为打孔层，而打孔层的下一层又可以为另一走线层。因此，一种示例性的，在遍历所述下一张待检测图片后续的每张待检测图片时，若当前待检测图片为第n层走线层，则可知当前待检测图片中的连接线包括走线，而当前待检测图片的下一层若为第m层打孔层，则可以通过tracetovia(Ln，Vm)来表示通过第n层走线层查找第m层打孔层中具有关联关系的从属待检测区域。而若当前待检测图片为第m层打孔层，则可知当前待检测图片中的连接线包括过孔，而当前待检测图片的下一层若为第n层走线层，则可以通过viatotrace(Vm，Ln)来表示通过第n层走线层查找第m层打孔层中具有关联关系的从属待检测区域。

因此，对于还一些实施方式，若假设该多层待检测电路板包括x+y层，例如具体包括x层走线层以及y层打孔层。其中顶层待检测图片可以包括第一层走线层，因此可以用L1表征，而顶层待检测图片的下一层待检测图片可以包括第一层打孔层，因此可以用V1表征。从而，可以通过首先调用tracetovia(L1，V1)，从而可以查找第一层打孔层中，与第一层走线层中所述待检测区域连接的区域，作为具有直接连接关系的从属待检测区域。进一步的，还可以执行viatotrace(V1，L2)从而实现查找第二层走线层中，与第一层打孔层中的从属待检测区域连接的区域，作为具有间接连接关系的从属待检测区域。进一步的，可以继续执行间隔执行tracetovia以及viatotrace，例如可以为执行tracetovia(L2,V2)，直至tracetovia(L(x-1),Vy)以及viatotrace(Vy,Lx)，从而遍历完每张待检测图片。

可选的，再遍历完每张待检测图片后，还可以从最底层的待检测图片开始，再次对每张待检测图片进行遍历，即从执行tracetovia(Lx，Vy)开始，然后执行viatotrace(L(x-1),Vy)，直至tracetovia(L2,V1)以及viatotrace(V_1,L_1)，从而遍历完每张待检测图片。其中，遍历每张待检测图片的次数可以根据用户的需求进行设置，不难理解的是，若遍历每张待检测图片的次数越多，得到的与待检测区域具有连接关系的从属待检测区域的准确度就越高，若遍历每张待检测图片的次数越少，则遍历花费的时间就越短，消耗的计算资源也越少。

进一步的，在去顶出从属待检测区域后，可以基于所述待检测区域以及所述从属待检测区域，整合得到所述目标连接线区域。

步骤S260：基于所述目标连接线区域以及标准连接线区域的差异，确定所述待检测电路板的识别结果，所述识别结果用于表征所述目标连接线区域存在缺陷或不存在缺陷。

其中，步骤S260在前述实施例中已经详细描述，此处就不再赘述。

请参阅图8，图8示出了本申请实施例提供的一种电路检测方法，该方法可以应用于电子设备，具体的执行主体可以为电子设备中的处理器，该方法包括步骤S310至步骤S350。

步骤S310：检测多个电路板中，存在开路或短路的电路板，作为待检测电路板。

步骤S320：将所述待检测电路板中存在开路或短路的连接线对应的标识，作为所述待检测标识。

对于一些实施方式，由于生产的电路板一般数量较多，若将生产得到的每一个电路板都作为待检测电路板，并都通过前述实施例中介绍的方法检测是否存在缺陷，会消耗较多处理资源，降低处理效率。因此，可以首先对生产的电路板进行预检测，例如进行开路/短路检测。通过开路/短路检测，可以确定生产的电路板中存在开路或短路的电路板，从而将存在开路或短路的电路板作为待检测电路板，可以减少待检测电路板的数量，同时不会对检测的准确性造成影响，降低了对处理资源的消耗，提高了处理效率。

进一步的，通过预检测后若发现电路板存在缺陷，可以获取到该缺陷对应的连接线，此时则可以直接将该存在缺陷的连接线作为待检测标识包括所述待检测电路板中待检测连接线对应的标识，然后基于该待检测标识来对待检测电路板进行缺陷检测。如上述示例中所述，若预检测为开路/短路检测，则通过开路/短路检测后，确定的待检测电路板，还可以确定待检测电路板存在开路或短路的连接线对应的标识，例如“GND”连接线存在短路，此时可以获取到标识“GND”作为待检测标识。

步骤S330：获取待检测电路板对应的待检测图片以及待检测标识，所述待检测标识包括所述待检测电路板中待检测连接线对应的标识。

步骤S340：基于所述待检测标识，由所述待检测图片中，提取出所述待检测标识对应的连接线对应的区域，作为目标连接线区域。

步骤S350：基于所述目标连接线区域以及标准连接线区域的差异，确定所述待检测电路板的识别结果，所述识别结果用于表征所述目标连接线区域存在缺陷或不存在缺陷。

其中步骤S330和步骤S340在前述实施例中已经详细介绍，此处就不再赘述。

对于一些实施方式，缺陷可以包括开路以及短路，通过比较目标连接线区域以及标准连接线区域的差异，可以确定所述待检测电路板的目标连接线区域存在缺陷或不存在缺陷。进一步的，当目标连接线区域存在缺陷时，还可以确定该缺陷为开路或短路。具体的，请参阅图9，图9示出了步骤S350的一种实施方式图，包括步骤S351以及步骤S352。

步骤S351：若所述目标连接线区域对应的范围大于所述标准连接线区域对应的范围，将所述目标连接线区域对应的范围中，除所述标准连接线区域对应的范围之外的区域，确定为所述待检测电路板上的所述目标连接线区域存在短路的区域。

步骤S352：若所述目标连接线区域对应的范围小于所述标准连接线区域对应的范围，将所述标准连接线区域对应的范围中，除所述目标连接线区域对应的范围之外的区域，确定为所述待检测电路板上的所述目标连接线区域存在开路的区域。

容易理解的是，若所述目标连接线区域对应的范围大于所述标准连接线区域对应的范围，则表征在标准连接线区域之外，还存在有部分目标连接线，此时可能引发短路。又由于待检测电路板为存在开路或短路的电路板，因此可以确定所述待检测电路板上的所述目标连接线区域存在短路。其中，存在短路的区域具体可以为所述标准连接线区域对应的范围中，除所述目标连接线区域对应的范围之外的区域。

类似的，若所述目标连接线区域对应的范围小于所述标准连接线区域对应的范围，则表征在标准连接线区域对应的范围内，还存在有部分区域不存在目标连接线区域，此时可能引发开路。又由于待检测电路板为存在开路或短路的电路板，因此可以确定所述待检测电路板上的所述目标连接线区域存在开路。其中，存在短路的区域具体可以为所述标准连接线区域对应的范围中，除所述目标连接线区域对应的范围之外的区域。其中，存在开路的区域具体可以为标准连接线区域对应的范围中，除所述目标连接线区域对应的范围之外的区域。

本申请提供的电路检测方法、装置、电子设备及计算机可读介质及产品，该方法首先从多个电路板中，确定出存在缺陷的待检测电路板，并将所述待检测电路板中存在开路或短路的连接线对应的标识，作为所述待检测标识；然后获取待检测电路板对应的待检测图片以及待检测标识，然后基于所述待检测标识，由所述待检测图片中，提取出所述待检测标识对应的连接线对应的区域，作为目标连接线区域，最后可以基于所述目标连接线区域以及标准连接线区域的差异，确定所述待检测电路板的识别结果，其中识别结果用于表征所述目标连接线区域存在缺陷或不存在缺陷。若将生产得到的每个电路板都通过基于所述目标连接线区域以及标准连接线区域的差异来确定识别结果，会消耗较多处理资源，并降低了检测效率。而本申请通过从生产的多个电路板中，确定出具有开路或短路缺陷的待检测电路，再针对待检测电路进行检测，不会降低检测缺陷的精确度的同时，可以减少对处理资源的占用，并提高处理效率。

请参阅图10，其示出了本申请实施例提供的一种电路检测装置1000的结构框图，包括：获取单元1010、提取单元1020以及确定单元1030。

获取单元1010，用于获取待检测电路板对应的待检测图片以及待检测标识，所述待检测标识包括所述待检测电路板中待检测连接线对应的标识。

进一步的，获取单元1010还用于检测多个电路板中，存在开路或短路的电路板，作为待检测电路板；将所述待检测电路板中存在开路或短路的连接线对应的标识，作为所述待检测标识。

提取单元1020，用于基于所述待检测标识，由所述待检测图片中，提取出所述待检测标识对应的连接线对应的区域，作为目标连接线区域。

进一步的，提取单元1020还用于获取顶层待检测图片中的标识；将与所述待检测标识相同的所述顶层待检测图片中的标识，作为目标标识；由所述顶层待检测图片中提取出所述目标标识对应的连接线对应的待检测区域；基于所述待检测区域，确定所述目标连接线区域。

进一步的，提取单元1020由多张所述待检测图片中，除所述顶层待检测图片之外的每张待检测图片中，确定与所述待检测区域具有连接关系的从属待检测区域；基于所述待检测区域以及所述从属待检测区域，整合得到所述目标连接线区域。

进一步的，提取单元1020基于所述检测顺序，将所述顶层待检测图片的下一张待检测图片中，与所述待检测区域连接的区域，作为具有直接连接关系的从属待检测区域；基于所述检测顺序遍历所述下一张待检测图片后续的每张待检测图片，将所述下一张图片后续的每张待检测图片中，与具有直接连接关系的从属待检测区域相连接的区域，作为具有间接连接关系的从属待检测区域。

确定单元1030，用于基于所述目标连接线区域以及标准连接线区域的差异，确定所述待检测电路板的识别结果，所述识别结果用于表征所述目标连接线区域存在缺陷或不存在缺陷。

进一步的，确定单元1030还用于若所述目标连接线区域对应的范围大于所述标准连接线区域对应的范围，将所述目标连接线区域对应的范围中，除所述标准连接线区域对应的范围之外的区域，确定为所述待检测电路板上的所述目标连接线区域存在短路的区域；若所述目标连接线区域对应的范围小于所述标准连接线区域对应的范围，将所述标准连接线区域对应的范围中，除所述目标连接线区域对应的范围之外的区域，确定为所述待检测电路板上的所述目标连接线区域存在开路的区域。

属领域的技术人员可以清楚地了解到，为描述的方便和简洁，上述描述装置和单元的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。

在本申请所提供的几个实施例中，单元相互之间的耦合可以是电性，机械或其它形式的耦合。

另外，在本申请各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用软件功能单元的形式实现。

请参阅图11，图11示出了本申请实施例提供的一种电子设备1100的结构框图，本申请前述实施例中提供的电路检测方法可以应用于该电子设备1100。本申请中的电子设备1100可以包括有一个或多个如下部件：处理器1110以及存储器1120，以及一个或多个应用程序，其中处理器1110电连接于存储器1120，一个或多个程序配置用于执行如前述方法实施例所描述的方法。

处理器1110可以包括一个或者多个处理核。处理器1110利用各种接口和线路连接整个电子设备100内的各个部分，通过运行或执行存储在存储器1120内的指令、程序、代码集或指令集，以及调用存储在存储器1120内的数据，执行电子设备100的各种功能和处理数据。可选地，处理器1110可以采用数字信号处理(DigitalSignal Processing，DSP)、现场可编程门阵列(Field－Programmable Gate Array，FPGA)、可编程逻辑阵列(ProgrammableLogic Array，PLA)中的至少一种硬件形式来实现。处理器1110可集成中央处理器(CentralProcessing Unit，CPU)、图像处理器(Graphics Process ing Unit，GPU)和调制解调器等中的一种或几种的组合。其中，CPU主要处理操作***、用户界面和计算机程序等；GPU用于负责显示内容的渲染和绘制；调制解调器用于处理无线通信。可以理解的是，上述调制解调器也可以不集成到处理器1110中，单独通过一块通信芯片进行实现。具体的，处理器1110可以用于执行上述实施例中的方法。

对于一些实施方式，存存储器1120可以包括随机存储器(Random Access Memory，RAM)，也可以包括只读存储器(Read-Only Memory)。存储器1120可用于存储指令、程序、代码、代码集或指令集。存储器1120可包括存储程序区和存储数据区，其中，存储程序区可存储用于实现操作***的指令、用于实现至少一个功能的指令、用于实现下述各个方法实施例的指令等。存储数据区还可以存储电子设备1100在使用中所创建的数据等。

请参考图12，其示出了本申请实施例提供的一种计算机可读存储介质的结构框图。该计算机可读介质1200中存储有程序代码，所述程序代码可被处理器调用执行上述方法实施例中所描述的方法。

计算机可读存储介质1200可以是诸如闪存、EEPROM(电可擦除可编程只读存储器)、EPROM、硬盘或者ROM之类的电子存储器。可选地，计算机可读存储介质1200包括非易失性计算机可读介质(non-transitory computer-readable storage medium)。计算机可读存储介质1200具有执行上述方法中的任何方法步骤的程序代码1210的存储空间。这些程序代码可以从一个或者多个计算机程序产品中读出或者写入到这一个或者多个计算机程序产品中。程序代码1210可以例如以适当形式进行压缩。

请参考图13，其示出了本申请实施例提供的一种计算机程序产品的结构框图1300。该计算机程序产品1300中包括计算机程序/指令1310，该计算机程序/指令1310被处理器执行时实现上述方法的步骤。

最后应说明的是：以上实施例仅用以说明本申请的技术方案，而非对其限制；尽管参照前述实施例对本申请进行了详细的说明，本领域的普通技术人员当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不驱使相应技术方案的本质脱离本申请各实施例技术方案的精神和范围。

Claims (10)

1.一种电路检测方法，其特征在于，所述方法包括：

获取待检测电路板对应的待检测图片以及待检测标识，所述待检测标识包括所述待检测电路板中待检测连接线对应的标识；

基于所述待检测标识，由所述待检测图片中，提取出所述待检测标识对应的连接线对应的区域，作为目标连接线区域；

基于所述目标连接线区域以及标准连接线区域的差异，确定所述待检测电路板的识别结果，所述识别结果用于表征所述目标连接线区域存在缺陷或不存在缺陷。

2.根据权利要求1所述的方法，其特征在于，所述待检测电路板包括多层，所述待检测图片包括多张，每张所述待检测图片与每层所述待检测电路板依次对应，所述基于所述待检测标识，由所述待检测图片中，提取出所述待检测标识对应的连接线对应的区域，作为目标连接线区域，包括：

获取顶层待检测图片中的标识；

将与所述待检测标识相同的所述顶层待检测图片中的标识，作为目标标识；

由所述顶层待检测图片中提取出所述目标标识对应的连接线对应的待检测区域；

基于所述待检测区域，确定所述目标连接线区域。

3.根据权利要求2所述的方法，其特征在于，所述基于所述待检测区域，确定所述目标连接线区域，包括：

由多张所述待检测图片中，除所述顶层待检测图片之外的每张待检测图片中，确定与所述待检测区域具有连接关系的从属待检测区域；

基于所述待检测区域以及所述从属待检测区域，整合得到所述目标连接线区域。

4.根据权利要求3所述的方法，其特征在于，多张所述待检测图片依检测顺序排列，所述连接关系包括直接连接关系与间接连接关系，所述由多张所述待检测图片中，除所述顶层待检测图片之外的每张待检测图片中，确定与所述待检测区域具有连接关系的从属待检测区域，包括：

基于所述检测顺序，将所述顶层待检测图片的下一张待检测图片中，与所述待检测区域连接的区域，作为具有直接连接关系的从属待检测区域；

基于所述检测顺序遍历所述下一张待检测图片后续的每张待检测图片，将所述下一张图片后续的每张待检测图片中，与具有直接连接关系的从属待检测区域相连接的区域，作为具有间接连接关系的从属待检测区域。

5.根据权利要求1所述的方法，其特征在于，所述缺陷包括开路以及短路，所述基于所述目标连接线区域以及标准连接线区域的差异，确定所述待检测电路板的识别结果，包括：

若所述目标连接线区域对应的范围大于所述标准连接线区域对应的范围，将所述目标连接线区域对应的范围中，除所述标准连接线区域对应的范围之外的区域，确定为所述待检测电路板上的所述目标连接线区域存在短路的区域；

若所述目标连接线区域对应的范围小于所述标准连接线区域对应的范围，将所述标准连接线区域对应的范围中，除所述目标连接线区域对应的范围之外的区域，确定为所述待检测电路板上的所述目标连接线区域存在开路的区域。

6.根据权利要求1所述的方法，其特征在于，所述获取待检测电路板对应的待检测图片以及待检测标识之前，还包括：

检测多个电路板中，存在开路或短路的电路板，作为待检测电路板；

将所述待检测电路板中存在开路或短路的连接线对应的标识，作为所述待检测标识。

7.一种电路检测装置，其特征在于，所述装置包括：

获取单元，用于获取待检测电路板对应的待检测图片以及待检测标识，所述待检测标识包括所述待检测电路板中待检测连接线对应的标识；

提取单元，用于基于所述待检测标识，由所述待检测图片中，提取出所述待检测标识对应的连接线对应的区域，作为目标连接线区域；

确定单元，用于基于所述目标连接线区域以及标准连接线区域的差异，确定所述待检测电路板的识别结果，所述识别结果用于表征所述目标连接线区域存在缺陷或不存在缺陷。

8.一种电子设备，其特征在于，包括：一个或多个处理器；

存储器；

一个或多个应用程序，其中所述一个或多个应用程序被存储在所述存储器中并被配置为由所述一个或多个处理器执行，所述一个或多个程序配置用于执行如权利要求1-6任一项所述的方法。

9.一种计算机可读存储介质，其特征在于，所述计算机可读取存储介质中存储有程序代码，所述程序代码可被处理器调用执行如权利要求1-6任一项所述的方法。

10.一种计算机程序产品，包括计算机程序/指令，其特征在于，该计算机程序/指令被处理器执行时实现权利要求1-6任一项所述的方法。

Images