CN115499012A - 模拟数字转换器及其操作方法 - Google Patents

模拟数字转换器及其操作方法 Download PDF

Info

Publication number
CN115499012A
CN115499012A CN202110676094.4A CN202110676094A CN115499012A CN 115499012 A CN115499012 A CN 115499012A CN 202110676094 A CN202110676094 A CN 202110676094A CN 115499012 A CN115499012 A CN 115499012A
Authority
CN
China
Prior art keywords
capacitance
array
capacitor
voltage
reference voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110676094.4A
Other languages
English (en)
Inventor
林楷越
王维骏
黄诗雄
刘凯尹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Realtek Semiconductor Corp
Original Assignee
Realtek Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Realtek Semiconductor Corp filed Critical Realtek Semiconductor Corp
Priority to CN202110676094.4A priority Critical patent/CN115499012A/zh
Publication of CN115499012A publication Critical patent/CN115499012A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • H03M1/466—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

一种模拟数字转换器的操作方法，包含在第一转换期间，比较器产生第一比较结果，第一选择电路切换输出至第一电容阵列的该组较大电容的第一电容的电压，第二选择电路切换输出至第二电容阵列的该组较大电容的第二电容的电压，以及在第一转换期间后的第二转换期间，比较器产生第二比较结果，第一选择电路回切输出至第一电容阵列的该组较大电容的第一电容的第一电容部分的电压，第二选择电路回切输出至第二电容阵列的该组较大电容的第二电容的第一电容部分的电压。第一比较结果及第二比较结果相异。

Description

模拟数字转换器及其操作方法
技术领域
本发明关于电子电路，特别是一种模拟数字转换器及其操作方法。
背景技术
模拟数字转换器(analog-to-digital converter,ADC)是用于将模拟形式的连续信号转换为数字形式的离散信号的装置，在音频***、视频***、通讯***、以及各种数字信号处理***中得到广泛运用。逐次逼近寄存器(successive approximation register,SAR)模拟数字转换器是一种模拟数字转换器，使用电容阵列进行模拟至数字转换，具有低功耗的特性，适用于移动装置或便携装置。然而，由于SAR ADC采用的电容阵列中电容的不匹配，会造成SAR ADC的非线性误差，降低SAR ADC的精确度。
发明内容
本发明的实施例提供一种模拟数字转换器的操作方法。模拟数字转换器包含第一电容阵列、第一选择电路、第二电容阵列、第二选择电路、比较器及控制逻辑电路。第一电容阵列中的每组电容包含第一电容及第二电容，具有实质上相等的电容值。第一电容阵列的一组较大电容的第一电容的第一电容部分的电容值实质上等于第一电容阵列的一组较小电容的第一电容的电容值。第一电容阵列的该组较大电容的第二电容的第一电容部分的电容值实质上等于第一电容阵列的该组较小电容的第一电容的电容值。第二电容阵列中的每组电容包含第一电容及第二电容，具有实质上相等的电容值。第二电容阵列的一组较大电容的第一电容的第一电容部分的电容值实质上等于第二电容阵列的一组较小电容的第一电容的电容值。第二电容阵列的该组较大电容的第二电容的第一电容部分的电容值实质上等于第二电容阵列的该组较小电容的第一电容的电容值。第一选择电路耦接于第一电容阵列，第二选择电路耦接于第二电容阵列，比较器包含第一输入端，耦接于第一电容阵列，及第二输入端，耦接于第二电容阵列，控制逻辑电路耦接于第一选择电路、第二选择电路及比较器。操作方法包含在第一取样期间，第一选择电路将第一参考电压输出至第一电容阵列中的每组电容的第一电容以及将第二参考电压输出至第一电容阵列中的每组电容的第二电容，第二选择电路将第一参考电压输出至第二电容阵列中的每组电容的第一电容以及将第二参考电压输出至第二电容阵列中的每组电容的第二电容；在第一转换期间，比较器比较第一输入端的电压及第二输入端的电压以产生第一比较结果，第一选择电路将第二参考电压输出至第一电容阵列的该组较大电容的第一电容，第二选择电路将第一参考电压输出至第二电容阵列的该组较大电容的第二电容；以及在第一转换期间后的第二转换期间，比较器比较第一输入端的电压及第二输入端的电压以产生第二比较结果，第一选择电路将第一参考电压输出至第一电容阵列的该组较大电容的第一电容的第一电容部分或第一电容阵列的该组较大电容的第二电容的第一电容部分，第二选择电路将第二参考电压输出至第二电容阵列的该组较大电容的第一电容的第一电容部分或第二电容阵列的该组较大电容的第二电容的第一电容部分。第一比较结果及第二比较结果相异。
附图说明
图1是本发明实施例中一种模拟数字转换器的电路示意图。
图2是图1中的模拟数字转换器的一种操作方法的流程图。
具体实施方式
图1是本发明实施例中一种模拟数字转换器1的电路示意图。模拟数字转换器1是3位***电容(split capacitor)逐次逼近寄存器(successive approximation register,SAR)模拟数字转换器，可依据逐次逼近方法(如二元搜寻法)将差动输入电压Vip,Vin转换为数字输出数据Dout。差动输入电压Vip,Vin可分别由第一信号源及第二信号源提供。数字输出数据Dout可包含3位。模拟数字转换器1可在每个操作周期内产生一组数字输出数据Dout。每个操作周期可包含取样阶段(或称为采集阶段)及量化阶段(或称为转换阶段)，模拟数字转换器1可在取样阶段对差动输入电压Vip,Vin进行取样以产生一对取样信号，以及在量化阶段将该对取样信号进行量化以产生数字输出数据Dout。量化阶段可包含多(3)次转换，用以依次产生数字输出数据Dout的多个(3)位。在多个取样阶段中，模拟数字转换器1可依据2种电压设置而被重置，由此降低由于电容性元件失配产生的电压误差，降低其积分非线性(integral nonlinearity，INL)误差及微分非线性(differential nonlinearity，DNL)误差，同时提供高速模拟至数字转换。
模拟数字转换器1可包含开关SW1及开关SW2、第一电容阵列141、第一选择电路121、第二电容阵列142、第二选择电路122、比较器16及控制逻辑电路18。第一选择电路121及开关SW1耦接于第一电容阵列141，第二选择电路122及开关SW2耦接于第二电容阵列142。比较器16可包含第一接收端，耦接于第一电容阵列141，第二接收端，耦接于第二电容阵列142，及输出端，耦接于控制逻辑电路18。控制逻辑电路18耦接于第一选择电路121及第二选择电路122。
第一电容阵列141可包含3组电容，3组电容的电容值可全部相同、部分相同或各不相同，且可依设计需求而改变。在一些实施例中，3组电容的电容值各不相同，每组电容包含第一电容及第二电容，第一电容及第二电容具有实质上相等的电容值。第一电容阵列141的第一组电容可包含第一电容C1pa及第二电容C1pb，第二组电容可包含第一电容C2pa及第二电容C2pb，第三组电容可包含第一电容C3pa及第二电容C3pb。第一电容阵列141的第一组电容、第二组电容及第三组电容可分别对应数字输出数据Dout的最高有效位(mostsignificant bit,MSB)至最低有效位(least significant bit,LSB)。第一电容C1pa及第二电容C1pb可分别具有实质上相等的电容值3C，且第一电容阵列141的第一组电容可具有电容值6C；第一电容C2pa及第二电容C2pb可分别具有实质上相等的电容值2C，且第一电容阵列141的第二组电容可具有电容值4C；第一电容C3pa及第二电容C3pb可分别具有实质上相等的电容值1C，且第一电容阵列141的第三组电容可具有电容值2C。第一电容阵列141的第一组电容的第一电容C1pa还分为第一电容部分C1pa1及第二电容部分C1pa2，第一电容阵列141的第一组电容的第二电容C1pb还分为第一电容部分C1pb1及第二电容部分C1pb2。电容C1pa1,C1pa2,C1pb1,C1pb2,C2pa,C2pb,C3pa,C3pb,可各自包含上板及下板。电容C1pa1,C1pa2,C1pb1,C1pb2,C2pa,C2pb,C3pa,C3pb的上板可耦接至开关SW1以及比较器16的第一输入端。
相似地，第二电容阵列142也包含3组电容，3组电容的电容值各不相同，每组电容包含第一电容及第二电容，第一电容及第二电容具有实质上相等的电容值。第二电容阵列142的第一组电容可包含第一电容C1na及第二电容C1nb，第二组电容可包含第一电容C2na及第二电容C2nb，第三组电容可包含第一电容C3na及第二电容C3nb。第二电容阵列142的第一组电容、第二组电容及第三组电容可分别对应数字输出数据Dout的最高有效位至最低有效位。第一电容C1na及第二电容C1nb可分别具有实质上相等的电容值3C，且第二电容阵列142的第一组电容可具有电容值6C；第一电容C2na及第二电容C2nb可分别具有实质上相等的电容值2C，且第二电容阵列142的第二组电容可具有电容值4C；第一电容C3na及第二电容C3nb可分别具有实质上相等的电容值1C，且第二电容阵列142的第三组电容可具有电容值2C。第二电容阵列142的第一组电容的第一电容C1na还分为第一电容部分C1na1及第二电容部分C1na2，第二电容阵列142的第一组电容的第二电容C1nb还分为第一电容部分C1nb1及第二电容部分C1nb2。电容C1na1,C1na2,C1nb1,C1nb2,C2na,C2nb,C3na,C3nb可各自包含上板及下板。电容C1na1,C1na2,C1nb1,C1nb2,C2na,C2nb,C3na,C3nb的上板可耦接至开关SW2，以及比较器16的第二输入端。
第一选择电路121可接收第一参考电压V1及第二参考电压V2以设置第一电容阵列141的3组电容，第二选择电路122可接收第一参考电压V1及第二参考电压V2以设置第二电容阵列142的3组电容。在一些实施例中，第一参考电压V1可以是供电电压，例如1.8V，第二参考电压V2可以是接地电压，例如0V。在另一些实施例中，第一参考电压V1可以是接地电压，第二参考电压V2可以是供电电压。第一选择电路121可耦接于电容C1pa1,C1pa2,C1pb1,C1pb2,C2pa,C2pb,C3pa,C3pb的下板。第二选择电路122可耦接于电容C1na1,C1na2,C1nb1,C1nb2,C2na,C2nb,C3na,C3nb的下板。
第一选择电路121及第二选择电路122可由一个或多个多路复用器和/或开关实现，但不限于此。第一选择电路121的一个或多个多路复用器和/或开关可从控制逻辑电路18接收选择信号以分别从第一参考电压V1及第二参考电压V2中选择一个以输出至电容C1pa1,C1pa2,C1pb1,C1pb2,C2pa,C2pb,C3pa,C3pb。第二选择电路122的一个或多个多路复用器和/或开关可从控制逻辑电路18接收选择信号以分别从第一参考电压V1及第二参考电压V2中选择一个以输出至电容C1na1,C1na2,C1nb1,C1nb2,C2na,C2nb,C3na,C3nb的下板。为了简洁，以下段落所述的第一选择电路121将选定电压输出至第一电容阵列141中的电容表示输出至第一电容阵列141中的电容的下板，且第二选择电路122将选定电压输出至第二电容阵列142中的电容表示输出至第二电容阵列142中的电容的下板。
在取样阶段时，开关SW1及开关SW2可被导通，且第一电容阵列141及第二电容阵列142可分别取样差动输入电压Vip,Vin。在取样期间，第一选择电路121及第二选择电路122可将第一种电压设置或第二种电压设置中的电压输出至电容C1pa1,C1pa2,C1pb1,C1pb2,C2pa,C2pb,C3pa,C3pb及电容C1na1,C1na2,C1nb1,C1nb2,C2na,C2nb,C3na,C3nb。表格1及表格2分别显示第一种电压设置及第二种电压设置:
表格1
电容 C1pa1 C1pa2 C1pb1 C1pb2 C2pa C2pb C3pa C3pb
下板电压 V1 V1 V2 V2 V1 V2 V1 V2
电容 C1na1 C1na2 C1nb1 C1nb2 C2na C2nb C3na C3nb
下板电压 V1 V1 V2 V2 V1 V2 V1 V2
表格2
电容 C1pa1 C1pa2 C1pb1 C1pb2 C2pa C2pb C3pa C3pb
下板电压 V2 V2 V1 V1 V2 V1 V2 V1
电容 C1na1 C1na2 C1nb1 C1nb2 C2na C2nb C3na C3nb
下板电压 V2 V2 V1 V1 V2 V1 V2 V1
在一些实施例中，第一选择电路121可在取样期间将第一种电压设置中的对应电压输出至电容C1pa1,C1pa2,C1pb1,C1pb2,C2pa,C2pb,C3pa,C3pb的下板，开关SW1可被导通以将差动输入电压Vip传送至电容C1pa1,C1pa2,C1pb1,C1pb2,C2pa,C2pb,C3pa,C3pb的上板，由此在比较器16的第一接收端建立电压Vp；第二选择电路122可在取样期间将第一种电压设置中的对应电压输出至电容C1na1,C1na2,C1nb1,C1nb2,C2na,C2nb,C3na,C3nb的下板，开关SW2可被导通以将差动输入电压Vin传送至电容C1na1,C1na2,C1nb1,C1nb2,C2na,C2nb,C3na,C3nb的上板，由此在比较器16的第二接收端建立电压Vn。在另一些实施例中，第一选择电路121可在取样期间将第二种电压设置中的对应电压输出至电容C1pa1,C1pa2,C1pb1,C1pb2,C2pa,C2pb,C3pa,C3pb的下板，开关SW1可被导通以将差动输入电压Vip传送至电容C1pa1,C1pa2,C1pb1,C1pb2,C2pa,C2pb,C3pa,C3pb的上板，由此建立电压Vp；第二选择电路122可将第二种电压设置中的对应电压输出至电容C1na1,C1na2,C1nb1,C1nb2,C2na,C2nb,C3na,C3nb的下板，开关SW2可被导通以将差动输入电压Vin传送至电容C1na1,C1na2,C1nb1,C1nb2,C2na,C2nb,C3na,C3nb的上板，由此建立电压Vn。
在量化阶段，模拟数字转换器1可针对数字输出数据Dout的3位进行3次转换，比较器16可比较电压Vp及Vn以产生3个比较结果，控制逻辑电路18可将每个比较结果储存作为数字输出数据Dout的1位的位值，以及依据每个比较结果设定第一选择电路121及第二选择电路122以更新电压Vp及Vn。比较结果可以是二进位”0”或二进位”1”。举例而言，当进行最高有效位的转换时，若电压Vp大于电压Vn，则比较器16可产生二进位”1”做为比较结果，控制逻辑电路18可将二进位”1”储存作为最高有效位，设定第一选择电路121以输出接地电压至电容C1pa1,C1pa2,C1pb1,C1pb2的下板以下拉电压Vp，以及设定第二选择电路122以输出供电电压至电容C1na1,C1na2,C1nb1,C1nb2的下板以提升电压Vn。更新后的电压Vp会较先前的电压Vp低，更新后的电压Vn会较先前的电压Vn高。若电压Vp小于电压Vn，则比较器16可产生二进位”0”做为比较结果，控制逻辑电路18可将二进位”0”储存作为最高有效位，设定第一选择电路121以输出供电电压至电容C1pa1,C1pa2,C1pb1,C1pb2的下板以提升电压Vp，以及设定第二选择电路122以输出接地电压至电容C1na1,C1na2,C1nb1,C1nb2的下板以下拉电压Vn。更新后的电压Vp会较先前的电压Vp高，更新后的电压Vn会较先前的电压Vn低。模拟数字转换器1可依序比较及更新电压Vp及Vn以产生数字输出数据Dout的3位的3位值，以及输出数字输出数据Dout以供后续使用。
图2是模拟数字转换器1的操作方法200的流程图。方法200包含步骤S202至S206。步骤S202用以在取样期间重置第一电容阵列141及第二电容阵列142。步骤S204及S206用以在转换期间切换第一电容阵列141及第二电容阵列142以产生数字输出数据Dout。任何合理的技术变更或是步骤调整都属于本发明所公开的范围。步骤S202至S206如下:
步骤S202:在第一取样期间，第一选择电路121将第一参考电压V1输出至第一电容阵列141中的每组电容的第一电容以及将第二参考电压V2输出至第一电容阵列141中的每组电容的第二电容，第二选择电路122将第一参考电压V1输出至第二电容阵列142中的每组电容的第一电容以及将第二参考电压V2输出至第二电容阵列142中的每组电容的第二电容；
步骤S204:在第一转换期间，比较器16比较电压Vp及电压Vn以产生第一比较结果，第一选择电路121将第二参考电压V2输出至第一电容阵列141的一组较大电容的第一电容，第二选择电路122将第一参考电压V1输出至第二电容阵列142的一组较大电容的第二电容；
步骤S206:在第二转换期间，比较器16比较电压Vp及电压Vn以产生第二比较结果，第一选择电路121将第一参考电压V1输出至第一电容阵列141的该组较大电容的第一电容的第一电容部分或第一电容阵列141的该组较大电容的第二电容的第一电容部分，第二选择电路122将第二参考电压V2输出至第二电容阵列142的该组较大电容的第一电容的第一电容部分或第二电容阵列142的该组较大电容的第二电容的第一电容部分。
在步骤S206中，第一比较结果及第二比较结果相异。在一些实施例中，第一比较结果可显示电压Vp大于电压Vn且第二比较结果可显示电压Vp小于电压Vn，且第一参考电压V1可大于第二参考电压V2。在另一些实施例中，第一比较结果可显示电压Vp小于电压Vn且第二比较结果可显示电压Vp大于电压Vn，且第一参考电压V1可小于第二参考电压V2。以下结合模拟数字转换器1来说明操作方法200的步骤。
在第一取样期间，第一选择电路121及第二选择电路122分别使用表格1显示的第一种电压设置重置第一电容阵列141及第二电容阵列142(步骤S202)。若第一参考电压V1为供电电压且第二参考电压V2为接地电压，在第一转换期间，若第一比较结果显示电压Vp大于电压Vn，则第一选择电路121将第二参考电压V2输出至第一电容阵列141的第一组电容的第一电容C1pa的第一电容部分C1pa1及第二电容部分C1pa2，第二选择电路122将第一参考电压V1输出至第二电容阵列142的第一组电容的第二电容C1nb的第一电容部分C1nb1及第二电容部分C1nb2，如表格3所示(步骤S204):
表格3
电容 C1pa1 C1pa2 C1pb1 C1pb2 C2pa C2pb C3pa C3pb
下板电压 “V2” “V2” V2 V2 V1 V2 V1 V2
电容 C1na1 C1na2 C1nb1 C1nb2 C2na C2nb C3na C3nb
下板电压 V1 V1 “V1” “V1” V1 V2 V1 V2
在第二转换期间，若第二比较结果显示电压Vp小于电压Vn，则第一选择电路121将第一参考电压V1输出至第一电容阵列141的第一组电容的第一电容C1pa的第一电容部分C1pa1以将第一电容部分C1pa1回切至其重置值(V1)，第二选择电路122将第二参考电压V2输出至第二电容阵列142的第一组电容的第二电容C1nb的第一电容部分C1nb1以将第一电容部分C1nb1回切至其重置值(V2)，如表格4所示(步骤S206):
表格4
电容 C1pa1 C1pa2 C1pb1 C1pb2 C2pa C2pb C3pa C3pb
下板电压 “V1” V2 V2 V2 V1 V2 V1 V2
电容 C1na1 C1na2 C1nb1 C1nb2 C2na C2nb C3na C3nb
下板电压 V1 V1 “V2” V1 V1 V2 V1 V2
在另一些实施例中，在第二转换期间，若第二比较结果显示电压Vp小于电压Vn，则第一选择电路121将第一参考电压V1输出至第一电容阵列141的第一组电容的第二电容C1pb的第一电容部分C1pb1，第二选择电路122将第二参考电压V2输出至第二电容阵列142的第一组电容的第一电容C1na的第一电容部分C1na1，如表格5所示(步骤S206):
表格5
电容 C1pa1 C1pa2 C1pb1 C1pb2 C2pa C2pb C3pa C3pb
下板电压 V2 V2 “V1” V2 V1 V2 V1 V2
电容 C1na1 C1na2 C1nb1 C1nb2 C2na C2nb C3na C3nb
下板电压 “V2” V1 V1 V1 V1 V2 V1 V2
若第一参考电压V1为接地电压且第二参考电压V2为供电电压，在第一转换期间，若第一比较结果显示电压Vp小于电压Vn，则第一选择电路121将第二参考电压V2输出至第一电容阵列141的第一组电容的第一电容C1pa的第一电容部分C1pa1及第二电容部分C1pa2，第二选择电路122将第一参考电压V1输出至第二电容阵列142的第一组电容的第二电容C1nb的第一电容部分C1nb1及第二电容部分C1nb2，如表格3所示(步骤S204)。在第二转换期间，若第二比较结果显示电压Vp大于电压Vn，则第一选择电路121将第一参考电压V1输出至第一电容阵列141的第一组电容的第一电容C1pa的第一电容部分C1pa1，第二选择电路122将第二参考电压V2输出至第二电容阵列142的第一组电容的第二电容C1nb的第一电容部分C1nb1，如表格4所示(步骤S206)。在另一些实施例中，在第二转换期间，若第二比较结果显示电压Vp大于电压Vn，则第一选择电路121将第一参考电压V1输出至第一电容阵列141的第一组电容的第二电容C1pb的第一电容部分C1pb1，第二选择电路122将第二参考电压V2输出至第二电容阵列142的第一组电容的第一电容C1na的第一电容部分C1na1，如表格5所示(步骤S206)。
在另一些实施例中，在第一取样期间，第一选择电路121及第二选择电路122分别使用表格2显示的第二种电压设置重置第一电容阵列141及第二电容阵列142(步骤S202)。若第一参考电压V1为供电电压且第二参考电压V2为接地电压，在第一转换期间，若第一比较结果显示电压Vp大于电压Vn，则第一选择电路121将第二参考电压V2输出至第一电容阵列141的第一组电容的第二电容C1pb的第一电容部分C1pb1及第二电容部分C1pb2，第二选择电路122将第一参考电压V1输出至第二电容阵列142的第一组电容的第一电容C1na的第一电容部分C1na1及第二电容部分C1na2，如表格6所示(步骤S204):
表格6
电容 C1pa1 C1pa2 C1pb1 C1pb2 C2pa C2pb C3pa C3pb
下板电压 V2 V2 “V2” “V2” V2 V1 V2 V1
电容 C1na1 C1na2 C1nb1 C1nb2 C2na C2nb C3na C3nb
下板电压 “V1” “V1” V1 V1 V2 V1 V2 V1
在第二转换期间，若第二比较结果显示电压Vp小于电压Vn，则第一选择电路121将第一参考电压V1输出至第一电容阵列141的第一组电容的第二电容C1pb的第一电容部分C1pb1以将第一电容部分C1pb1回切至其重置值(V1)，第二选择电路122将第二参考电压V2输出至第二电容阵列142的第一组电容的第一电容C1na的第一电容部分C1na1以将第一电容部分C1na1回切至其重置值(V2)，如表格7所示(步骤S206):
表格7
电容 C1pa1 C1pa2 C1pb1 C1pb2 C2pa C2pb C3pa C3pb
下板电压 V2 V2 “V1” V2 V2 V1 V2 V1
电容 C1na1 C1na2 C1nb1 C1nb2 C2na C2nb C3na C3nb
下板电压 “V2” V1 V1 V1 V2 V1 V2 V1
在另一些实施例中，在第二转换期间，若第二比较结果显示电压Vp小于电压Vn，则第一选择电路121将第一参考电压V1输出至第一电容阵列141的第一组电容的第一电容C1pa的第一电容部分C1pa1，第二选择电路122将第二参考电压V2输出至第二电容阵列142的第一组电容的第二电容C1nb的第一电容部分C1nb1，如表格8所示(步骤S206):
表格8
电容 C1pa1 C1pa2 C1pb1 C1pb2 C2pa C2pb C3pa C3pb
下板电压 “V1” V2 V2 V2 V2 V1 V2 V1
电容 C1na1 C1na2 C1nb1 C1nb2 C2na C2nb C3na C3nb
下板电压 V1 V1 “V2” V1 V2 V1 V2 V1
若第一参考电压V1为接地电压且第二参考电压V2为供电电压，在第一转换期间，若第一比较结果显示电压Vp小于电压Vn，则第一选择电路121将第二参考电压V2输出至第一电容阵列141的第一组电容的第二电容C1pb的第一电容部分C1pb1及第二电容部分C1pb2，第二选择电路122将第一参考电压V1输出至第二电容阵列142的第一组电容的第一电容C1na的第一电容部分C1na1及第二电容部分C1na2，如表格6所示(步骤S204)。在第二转换期间，若第二比较结果显示电压Vp大于电压Vn，则第一选择电路121将第一参考电压V1输出至第一电容阵列141的第一组电容的第二电容C1pb的第一电容部分C1pa1，第二选择电路122将第二参考电压V2输出至第二电容阵列142的第一组电容的第一电容C1na的第一电容部分C1na1，如表格7所示(步骤S206)。在另一些实施例中，在第二转换期间，若第二比较结果显示电压Vp大于电压Vn，则第一选择电路121将第一参考电压V1输出至第一电容阵列141的第一组电容的第一电容C1pa的第一电容部分C1pa1，第二选择电路122将第二参考电压V2输出至第二电容阵列142的第一组电容的第二电容C1nb的第一电容部分C1nb1，如表格8所示(步骤S206)。
第一取样期间可属于第一取样阶段，第一转换期间及第二转换期间可属于第一量化阶段，第一取样阶段及第一量化阶段可属于第一操作周期。在第一操作周期后，模拟数字转换器1可依序产生3个比较结果，以及依据3个比较结果输出数字输出数据Dout。在接续第一操作周期的第二操作周期，模拟数字转换器1可重复步骤S202至S206以另产生3个比较结果，以及依据另产生的3个比较结果输出后续数字输出数据Dout。
第二操作周期可包含第二取样阶段及第二量化阶段，第二取样阶段可包含第二取样期间，第二量化阶段可包含第三转换期间及在其后的第四转换期间。第三转换期间可对应第一转换期间，用以产生数字输出数据Dout的较高对应位，第四转换期间可对应第二转换期间，用以产生数字输出数据Dout的较低对应位。第二转换期间及第四转换期间可不限于直接接续于第一转换期间及第三转换期间。在一些实施例中，当模拟数字转换器1执行第三位转换时，也可用类似的方法来切换第一电容阵列141/第二电容阵列142的第一组电容中的第一电容的第二电容部分或第二电容的第二电容部分，即电容C1pa2,C1pb2,C1na2,C1nb2。在另一些实施例中，若电容阵列的配置个数较多(例如十位)，可通过将第一电容阵列141/第二电容阵列142的较大一组电容的第一电容及第二电容分别分割为多个电容部分，其分别的容值实质相等于一个或多个较小电容的第一电容的容值大小，可结合方法200在执行除最大位外的其他转换时，若该笔比较结果与最大位结果相异，则即可选择回切较大一组电容的其中一部分电容，来完成该次转换。
在一些实施例中，在第二取样期间，第一选择电路121将第一参考电压V1输出至第一电容阵列141中的每组电容的第一电容以及将第二参考电压V2输出至第一电容阵列141中的每组电容的第二电容，第二选择电路122将第一参考电压V1输出至第二电容阵列142中的每组电容的第一电容以及将第二参考电压V2输出至第二电容阵列142中的每组电容的第二电容，如表格1所示。在第三转换期间，比较器16比较第一输入端的电压及第二输入端的电压以产生第三比较结果，第一选择电路121将第二参考电压V2输出至第一电容阵列141的该组较大电容的第一电容C1pa，第二选择电路122将第一参考电压V1输出至第二电容阵列142的该组较大电容的第二电容C1nb，如表格3所示。在第四转换期间，比较器16比较第一输入端的电压及第二输入端的电压以产生第四比较结果，第三比较结果及第四比较结果相异。
若第二转换期间及第四转换期间产生的比较结果分别与第一转换期间及第三转换期间产生的比较结果相异，则模拟数字转换器1可在第二转换期间及第四转换期间采用固定切换方式来切换第一电容阵列141及第二电容阵列142，例如固定采用表格4、表格5、表格7及表格8的其中的一个来切换第一电容阵列141及第二电容阵列142。
在一些实施例中，模拟数字转换器1也可采用交替切换方式来切换第一电容阵列141及第二电容阵列142，例如交替采用表格4及表格5或交替采用表格7及表格8来切换第一电容阵列141及第二电容阵列142。
在另一些实施例中，模拟数字转换器1也可依据均匀随机(uniform random)顺序而随机将表格4及表格5的电压设置输出至第一电容阵列141及第二电容阵列142，或依据均匀随机顺序而随机将表格7及表格8的电压设置输出至第一电容阵列141及第二电容阵列142。均匀随机顺序是一种随机顺序，其中输出表格4及表格5的电压设置的机率实质上相同，或输出表格7及表格8的电压设置的机率实质上相同。
在另一些实施例中，模拟数字转换器1也可依据均匀特定顺序而将表格4及表格5的电压设置输出至第一电容阵列141及第二电容阵列142，或依据均匀特定顺序而将表格7及表格8的电压设置输出至第一电容阵列141及第二电容阵列142。均匀特定顺序可为非属纯交替或非属纯随机的顺序，其中输出表格4及表格5的电压设置的机率实质上相同，或输出表格7及表格8的电压设置的机率实质上相同。例如，均匀特定顺序可以是N个量化阶段将表格4的电压设置输出至第一电容阵列141及第二电容阵列142，接续的N个量化阶段将表格5的电压设置输出至第一电容阵列141及第二电容阵列142。在另一个例子中又在另一些例子中，均匀特定顺序可以是由先前量化阶段的对应转换期间是否需要切换来决定本次转换期间要使用表格4或表格5的电压设置输出至第一电容阵列141及第二电容阵列142。
在一些实施例中，在第二转换期间第一选择电路121将第一参考电压V1输出至第一电容阵列141的该组较大电容的第一电容C1pa的第一电容部分C1pa1，第二选择电路122将第二参考电压V2输出至第二电容阵列142的该组较大电容的第二电容C1nb的第一电容部分C1nb1，如表格4所示；在第四转换期间第一选择电路121将第一参考电压V1输出至第一电容阵列141的该组较大电容的第二电容C1pb的第一电容部分C1pb1，第二选择电路122将第二参考电压V2输出至第二电容阵列142的该组较大电容的第一电容C1na的第一电容部分C1na1，如表格5所示。
在另一些实施例中，在第二转换期间第一选择电路121将第一参考电压V1输出至第一电容阵列141的该组较大电容的第二电容C1pb的第一电容部分C1pb1，第二选择电路122将第二参考电压V2输出至第二电容阵列142的该组较大电容的第一电容C1na的第一电容部分C1na1，如表格5所示；在第四转换期间第一选择电路121将第一参考电压V1输出至第一电容阵列141的该组较大电容的第一电容C1pa的第一电容部分C1pa1，第二选择电路122将第二参考电压V2输出至第二电容阵列142的该组较大电容的第二电容C1nb的第一电容部分C1nb1，如表格4所示。
在另一些实施例中，在第二转换期间第一选择电路121将第一参考电压V1输出至第一电容阵列141的该组较大电容的第二电容C1pb的第一电容部分C1pb1，第二选择电路122将第二参考电压V2输出至第二电容阵列142的该组较大电容的第二电容C1nb的第一电容部分C1nb1，如表格9所示；在第四转换期间第一选择电路121将第一参考电压V1输出至第一电容阵列141的该组较大电容的第一电容C1pa的第一电容部分C1pa1，第二选择电路122将第二参考电压V2输出至第二电容阵列142的该组较大电容的第一电容C1na的第一电容部分C1na1，如表格10所示:
表格9
电容 C1pa1 C1pa2 C1pb1 C1pb2 C2pa C2pb C3pa C3pb
下板电压 V2 V2 “V1” V2 V1 V2 V1 V2
电容 C1na1 C1na2 C1nb1 C1nb2 C2na C2nb C3na C3nb
下板电压 V1 V1 “V2” V1 V1 V2 V1 V2
表格10
电容 C1pa1 C1pa2 C1pb1 C1pb2 C2pa C2pb C3pa C3pb
下板电压 “V1” V2 V2 V2 V1 V2 V1 V2
电容 C1na1 C1na2 C1nb1 C1nb2 C2na C2nb C3na C3nb
下板电压 “V2” V1 V1 V1 V1 V2 V1 V2
在另一些实施例中，在第二转换期间第一选择电路121将第一参考电压V1输出至第一电容阵列141的该组较大电容的第一电容C1pa的第一电容部分C1pa1，第二选择电路122将第二参考电压V2输出至第二电容阵列142的该组较大电容的第一电容C1na的第一电容部分C1na1，如表格10所示；在第四转换期间第一选择电路121将第一参考电压V1输出至第一电容阵列141的该组较大电容的第二电容C1pb的第一电容部分C1pb1，第二选择电路122将第二参考电压V2输出至第二电容阵列142的该组较大电容的第二电容C1nb的第一电容部分C1nb1，如表格9所示。
方法200采用回切较大电容的部分电容技巧降低第一电容阵列141及第二电容阵列142中不同组电容之间的电容失配产生的微分非线性误差及积分非线性误差。
在一些实施例中，若第一电容阵列141以及第二电容阵列142均为10位二进制权重的电容配置，在每组电容都有以百分之二的电容值为标准差的随机飘移下，当在第二转换期间以及其后的其他转换期间，可使用方法200操作该组较大电容的电容时，均使用方法200来操作，微分非线性误差会由0.37LSB降低至0.31LSB，积分非线性误差会由0.82LSB降低至0.8LSB。在另一些实施例中，当在第二转换期间以均匀随机顺序或交替顺序切换该组较大电容的第一电容的第一电容部分及该组较大电容的第二电容的第一电容部分时，其微分非线性误差会由0.37LSB降低至0.21LSB，积分非线性误差会由0.82LSB降低至0.48LSB
本发明不限于实施例采用的3位SAR ADC，本领域普通技术人员也可依据本发明的精神将方法200应用于其他大小的SAR ADC。模拟数字转换器1及操作方法200使用回切技巧切换第一电容阵列141及第二电容阵列142，降低相同组电容或不同组电容之间的电容失配产生的微分非线性误差及积分非线性误差，大幅改善SAR ADC的线性度。
以上所述仅为本发明的较佳实施例，凡依本发明权利要求所做的等同变化与修改，均应属于本发明的保护范围。
附图标记说明：
1:模拟数字转换器
121:第一选择电路
122:第二选择电路
141:第一电容阵列
142:第二电容阵列
16:比较器
18:控制逻辑电路
200:方法
S202至S206:步骤
C1pa,C1pa1,C1pa2,C1pb,C1pb1,C1pb2,C2pa,C2pb,C3pa,C3pb,C1na,C1na1,C1na2,C1nb,C1nb1,C1nb2,C2na,C2nb,C3na,C3nb:电容
Dout:数字输出数据
SW1,SW2:开关
V1:第一参考电压
V2:第二参考电压
Vip,Vin:差动输入电压
Vp,Vn:电压

Claims (8)

1.一种模拟数字转换器的操作方法，所述模拟数字转换器包含第一电容阵列、第一选择电路、第二电容阵列、第二选择电路、比较器及控制逻辑电路，所述第一电容阵列包含多组电容，所述第一电容阵列中的每组电容包含第一电容及第二电容，所述第二电容阵列包含多组电容，所述第二电容阵列中的每组电容包含第一电容及第二电容，所述第一选择电路耦接于所述第一电容阵列，所述第二选择电路耦接于所述第二电容阵列，所述比较器包含第一输入端，耦接于所述第一电容阵列，及第二输入端，耦接于所述第二电容阵列，所述控制逻辑电路耦接于所述第一选择电路、所述第二选择电路及所述比较器，所述操作方法包含：
在第一取样期间，所述第一选择电路将第一参考电压输出至所述第一电容阵列中的所述每组电容的所述第一电容以及将第二参考电压输出至所述第一电容阵列中的所述每组电容的所述第二电容，所述第二选择电路将所述第一参考电压输出至所述第二电容阵列中的所述每组电容的所述第一电容以及将所述第二参考电压输出至所述第二电容阵列中的所述每组电容的所述第二电容；
在第一转换期间，所述比较器比较所述第一输入端的电压及所述第二输入端的电压以产生第一比较结果，所述第一选择电路将所述第二参考电压输出至所述第一电容阵列的一组较大电容的第一电容，所述第二选择电路将所述第一参考电压输出至所述第二电容阵列的一组较大电容的第二电容；以及
在所述第一转换期间后的第二转换期间，所述比较器比较所述第一输入端的电压及所述第二输入端的电压以产生第二比较结果，所述第一选择电路将所述第一参考电压输出至所述第一电容阵列的所述一组较大电容的所述第一电容的第一电容部分或所述第一电容阵列的所述一组较大电容的第二电容的第一电容部分，所述第二选择电路将所述第二参考电压输出至所述第二电容阵列的所述一组较大电容的第一电容的第一电容部分或所述第二电容阵列的所述一组较大电容的所述第二电容的第一电容部分；
其中所述第一比较结果及所述第二比较结果相异。
2.如权利要求1所述的操作方法，其中：
所述第一比较结果显示所述比较器的所述第一输入端的电压大于所述第二输入端的电压；
所述第二比较结果显示所述比较器的所述第一输入端的电压小于所述第二输入端的电压；以及
所述第一参考电压大于所述第二参考电压。
3.如权利要求1所述的操作方法，其中：
所述第一比较结果显示所述比较器的所述第一输入端的电压小于所述第二输入端的电压；
所述第二比较结果显示所述比较器的所述第一输入端的电压大于所述第二输入端的电压；以及
所述第一参考电压小于所述第二参考电压。
4.如权利要求1所述的操作方法，其中:
所述第一电容阵列的所述一组较大电容的所述第一电容的所述第一电容部分的电容值实质上等于所述第一电容阵列的一组较小电容的第一电容的电容值；
所述第一电容阵列的所述一组较大电容的所述第二电容的所述第一电容部分的电容值实质上等于所述第一电容阵列的所述一组较小电容的所述第一电容的电容值；
所述第二电容阵列的所述一组较大电容的所述第一电容的所述第一电容部分的电容值实质上等于所述第二电容阵列的一组较小电容的第一电容的电容值；以及
所述第二电容阵列的所述一组较大电容的所述第二电容的所述第一电容部分的电容值实质上等于所述第二电容阵列的所述一组较小电容的所述第一电容的电容值。
5.如权利要求1所述的操作方法，还包含：
在第二取样期间，所述第一选择电路将所述第一参考电压输出至所述第一电容阵列中的所述每组电容的所述第一电容以及将所述第二参考电压输出至所述第一电容阵列中的所述每组电容的所述第二电容，所述第二选择电路将所述第一参考电压输出至所述第二电容阵列中的所述每组电容的所述第一电容以及将所述第二参考电压输出至所述第二电容阵列中的所述每组电容的所述第二电容；
在第三转换期间，所述比较器比较所述第一输入端的电压及所述第二输入端的电压以产生第三比较结果，所述第一选择电路将所述第二参考电压输出至所述第一电容阵列的所述一组较大电容的所述第一电容，所述第二选择电路将所述第一参考电压输出至所述第二电容阵列的所述一组较大电容的所述第二电容；以及
在所述第三转换期间后的第四转换期间，所述比较器比较所述第一输入端的电压及所述第二输入端的电压以产生第四比较结果，若在所述第二转换期间所述第一选择电路将所述第一参考电压输出至所述第一电容阵列的所述一组较大电容的所述第一电容的所述第一电容部分，则所述第一选择电路将所述第一参考电压输出至所述第一电容阵列的所述一组较大电容的所述第二电容的所述第一电容部分，若在所述第二转换期间所述第二选择电路将所述第二参考电压输出至所述第二电容阵列的所述一组较大电容的所述第二电容的所述第一电容部分，则所述第二选择电路将所述第二参考电压输出至所述第二电容阵列的所述一组较大电容的所述第一电容的所述第一电容部分；
其中所述第三比较结果及所述第四比较结果相异。
6.如权利要求1所述的操作方法，还包含：
在第二取样期间，所述第一选择电路将所述第一参考电压输出至所述第一电容阵列中的所述每组电容的所述第一电容以及将所述第二参考电压输出至所述第一电容阵列中的所述每组电容的所述第二电容，所述第二选择电路将所述第一参考电压输出至所述第二电容阵列中的所述每组电容的所述第一电容以及将所述第二参考电压输出至所述第二电容阵列中的所述每组电容的所述第二电容；
在第三转换期间，所述比较器比较所述第一输入端的电压及所述第二输入端的电压以产生第三比较结果，所述第一选择电路将所述第二参考电压输出至所述第一电容阵列的所述一组较大电容的所述第一电容，所述第二选择电路将所述第一参考电压输出至所述第二电容阵列的所述一组较大电容的所述第二电容；以及
在所述第三转换期间后的第四转换期间，所述比较器比较所述第一输入端的电压及所述第二输入端的电压以产生第四比较结果，若在所述第二转换期间所述第一选择电路将所述第一参考电压输出至所述第一电容阵列的所述一组较大电容的所述第二电容的所述第一电容部分，则所述第一选择电路将所述第一参考电压输出至所述第一电容阵列的所述一组较大电容的所述第一电容的所述第一电容部分，若在所述第二转换期间所述第二选择电路将所述第二参考电压输出至所述第二电容阵列的所述一组较大电容的所述第一电容的所述第一电容部分，则所述第二选择电路将所述第二参考电压输出至所述第二电容阵列的所述一组较大电容的所述第二电容的所述第一电容部分；
其中所述第三比较结果及所述第四比较结果相异。
7.如权利要求1所述的操作方法，还包含：
在第二取样期间，所述第一选择电路将所述第一参考电压输出至所述第一电容阵列中的所述每组电容的所述第一电容以及将所述第二参考电压输出至所述第一电容阵列中的所述每组电容的所述第二电容，所述第二选择电路将所述第一参考电压输出至所述第二电容阵列中的所述每组电容的所述第一电容以及将所述第二参考电压输出至所述第二电容阵列中的所述每组电容的所述第二电容；
在第三转换期间，所述比较器比较所述第一输入端的电压及所述第二输入端的电压以产生第三比较结果，所述第一选择电路将所述第二参考电压输出至所述第一电容阵列的所述一组较大电容的所述第一电容，所述第二选择电路将所述第一参考电压输出至所述第二电容阵列的所述一组较大电容的所述第二电容；以及
在所述第三转换期间后的第四转换期间，所述比较器比较所述第一输入端的电压及所述第二输入端的电压以产生第四比较结果，若在所述第二转换期间所述第一选择电路将所述第一参考电压输出至所述第一电容阵列的所述一组较大电容的所述第二电容的所述第一电容部分，则所述第一选择电路将所述第一参考电压输出至所述第一电容阵列的所述一组较大电容的所述第一电容的所述第一电容部分，若在所述第二转换期间所述第二选择电路将所述第二参考电压输出至所述第二电容阵列的所述一组较大电容的所述第二电容的所述第一电容部分，则所述第二选择电路将所述第二参考电压输出至所述第二电容阵列的所述一组较大电容的所述第一电容的所述第一电容部分；
其中所述第三比较结果及所述第四比较结果相异。
8.如权利要求1所述的操作方法，还包含：
在第二取样期间，所述第一选择电路将所述第一参考电压输出至所述第一电容阵列中的所述每组电容的所述第一电容以及将所述第二参考电压输出至所述第一电容阵列中的所述每组电容的所述第二电容，所述第二选择电路将所述第一参考电压输出至所述第二电容阵列中的所述每组电容的所述第一电容以及将所述第二参考电压输出至所述第二电容阵列中的所述每组电容的所述第二电容；
在第三转换期间，所述比较器比较所述第一输入端的电压及所述第二输入端的电压以产生第三比较结果，所述第一选择电路将所述第二参考电压输出至所述第一电容阵列的所述一组较大电容的所述第一电容，所述第二选择电路将所述第一参考电压输出至所述第二电容阵列的所述一组较大电容的所述第二电容；以及
在所述第三转换期间后的第四转换期间，所述比较器比较所述第一输入端的电压及所述第二输入端的电压以产生第四比较结果，若在所述第二转换期间所述第一选择电路将所述第一参考电压输出至所述第一电容阵列的所述一组较大电容的所述第一电容的所述第一电容部分，则所述第一选择电路将所述第一参考电压输出至所述第一电容阵列的所述一组较大电容的所述第二电容的所述第一电容部分，若在所述第二转换期间所述第二选择电路将所述第二参考电压输出至所述第二电容阵列的所述一组较大电容的所述第一电容的所述第一电容部分，则所述第二选择电路将所述第二参考电压输出至所述第二电容阵列的所述一组较大电容的所述第二电容的所述第一电容部分；
其中所述第三比较结果及所述第四比较结果相异。
CN202110676094.4A 2021-06-18 2021-06-18 模拟数字转换器及其操作方法 Pending CN115499012A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110676094.4A CN115499012A (zh) 2021-06-18 2021-06-18 模拟数字转换器及其操作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110676094.4A CN115499012A (zh) 2021-06-18 2021-06-18 模拟数字转换器及其操作方法

Publications (1)

Publication Number Publication Date
CN115499012A true CN115499012A (zh) 2022-12-20

Family

ID=84464795

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110676094.4A Pending CN115499012A (zh) 2021-06-18 2021-06-18 模拟数字转换器及其操作方法

Country Status (1)

Country Link
CN (1) CN115499012A (zh)

Similar Documents

Publication Publication Date Title
CN108574487B (zh) 逐次逼近寄存器模数转换器
US8310388B2 (en) Subrange analog-to-digital converter and method thereof
Cho et al. A 9-bit 80 MS/s successive approximation register analog-to-digital converter with a capacitor reduction technique
US6879277B1 (en) Differential pipelined analog to digital converter with successive approximation register subconverter stages
US8416116B2 (en) Successive approximation analog-to-digital converter having auxiliary prediction circuit and method thereof
KR101140349B1 (ko) 다단 연속 근사 레지스터 아날로그 디지털 변환기
US6914550B2 (en) Differential pipelined analog to digital converter with successive approximation register subconverter stages using thermometer coding
US8570206B1 (en) Multi-bit per cycle successive approximation register ADC
US10790842B1 (en) System and method for a successive approximation analog-to-digital converter
KR20180122235A (ko) 연속적인 근사 레지스터 아날로그 디지털 변환 장치
US9467161B1 (en) Low-power, high-speed successive approximation register analog-to-digital converter and conversion method using the same
US6229472B1 (en) A/D converter
KR20190071536A (ko) 연속근사 레지스터 아날로그 디지털 변환기 및 그것의 동작 방법
CN116170021A (zh) 流水线逐次逼近型模数转换器、集成电路和电子设备
US9252800B1 (en) Enhanced resolution successive-approximation register analog-to-digital converter and method
TWI739722B (zh) 類比數位轉換器及其操作方法
CN115499012A (zh) 模拟数字转换器及其操作方法
CN109039338B (zh) 差分电容阵列及其开关切换方法
US11637559B2 (en) Method of operating analog-to-digital converter by reversed switching technique and analog-to-digital converter utilizing same
US11637558B2 (en) Analog-to-digital converter capable of reducing nonlinearity and method of operating the same
CN115412098A (zh) 模拟数字转换器及其操作方法
CN115499011A (zh) 模拟数字转换器及其操作方法
Liu et al. A fully differential SAR/single-slope ADC for CMOS imager sensor
CN112825485B (zh) 循续渐近式模拟至数字转换器及其参考涟波抑制电路
TWI717900B (zh) 循續漸近式類比至數位轉換器及其參考漣波抑制電路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination