TW202123501A - 半導體元件及其製作方法 - Google Patents
半導體元件及其製作方法 Download PDFInfo
- Publication number
- TW202123501A TW202123501A TW108144115A TW108144115A TW202123501A TW 202123501 A TW202123501 A TW 202123501A TW 108144115 A TW108144115 A TW 108144115A TW 108144115 A TW108144115 A TW 108144115A TW 202123501 A TW202123501 A TW 202123501A
- Authority
- TW
- Taiwan
- Prior art keywords
- mtj
- layer
- dielectric layer
- intermetal dielectric
- metal interconnection
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/01—Manufacture or treatment
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/80—Constructional details
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/80—Constructional details
- H10N50/85—Magnetic active materials
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Hall/Mr Elements (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本發明揭露一種製作半導體元件的方法。首先形成一磁性穿隧接面(magnetic tunneling junction, MTJ)堆疊結構於一基底上,然後形成一上電極於該MTJ堆疊結構上,進行一第一圖案化製程去除該MTJ堆疊結構以形成一第一MTJ,形成一金屬間介電層環繞該第一MTJ,再進行一第二圖案化製程去除該第一MTJ以形成一第二MTJ以及一第三MTJ。
Description
本發明揭露一種半導體元件及其製作方法,尤指一種磁阻式隨機存取記憶體(Magnetoresistive Random Access Memory, MRAM)及其製作方法。
已知,磁阻(magnetoresistance, MR)效應係材料的電阻隨著外加磁場的變化而改變的效應,其物理量的定義,是在有無磁場下的電阻差除上原先電阻,用以代表電阻變化率。目前,磁阻效應已被成功地運用在硬碟生產上,具有重要的商業應用價值。此外,利用巨磁電阻物質在不同的磁化狀態下具有不同電阻值的特點,還可以製成磁性隨機存儲器(MRAM),其優點是在不通電的情況下可以繼續保留存儲的數據。
上述磁阻效應還被應用在磁場感測(magnetic field sensor)領域,例如,行動電話中搭配全球定位系統(global positioning system, GPS)的電子羅盤(electronic compass)零組件,用來提供使用者移動方位等資訊。目前,市場上已有各式的磁場感測技術,例如,異向性磁阻(anisotropic magnetoresistance, AMR)感測元件、巨磁阻(GMR)感測元件、磁穿隧接面(magnetic tunneling junction, MTJ)感測元件等等。然而,上述先前技藝的缺點通常包括:較佔晶片面積、製程較昂貴、較耗電、靈敏度不足,以及易受溫度變化影響等等,而有必要進一步改進。
本發明一實施例揭露一種製作半導體元件的方法。首先形成一磁性穿隧接面(magnetic tunneling junction, MTJ)堆疊結構於一基底上,然後形成一上電極於該MTJ堆疊結構上,進行一第一圖案化製程去除該MTJ堆疊結構以形成一第一MTJ,形成一金屬間介電層環繞該第一MTJ,再進行一第二圖案化製程去除該第一MTJ以形成一第二MTJ以及一第三MTJ。
本發明另一實施例揭露一種半導體元件,其主要包含一磁性穿隧接面(magnetic tunneling junction, MTJ)設於一基底上、一遮蓋層設於該MTJ旁以及一第一金屬間介電層環繞該MTJ,其中該遮蓋層邊緣接觸該第一金屬間介電層。
本發明又一實施例揭露一種半導體元件,其主要包含一磁性穿隧接面(magnetic tunneling junction, MTJ)設於一基底上、一遮蓋層設於該MTJ旁以及一第一金屬間介電層環繞該MTJ,其中該遮蓋層頂部高於該第一金屬間介電層頂部。
請參照第1圖至第8圖,第1圖至第8圖為本發明一實施例製作一半導體元件,或更具體而言一MRAM單元之方式示意圖。如第1圖至第8圖所示,首先提供一基底12,例如一由半導體材料所構成的基底12,其中半導體材料可選自由矽、鍺、矽鍺複合物、矽碳化物(silicon carbide)、砷化鎵(gallium arsenide)等所構成之群組,且基底12上較佳定義有一磁性穿隧接面(magnetic tunneling junction, MTJ)區域14以及一邏輯區域16。
基底12上可包含例如金氧半導體(metal-oxide semiconductor, MOS)電晶體等主動元件、被動元件、導電層以及例如層間介電層(interlayer dielectric, ILD)18等介電層覆蓋於其上。更具體而言,基底12上可包含平面型或非平面型(如鰭狀結構電晶體)等MOS電晶體元件,其中MOS電晶體可包含閘極結構(例如金屬閘極)以及源極/汲極區域、側壁子、磊晶層、接觸洞蝕刻停止層等電晶體元件,層間介電層18可設於基底12上並覆蓋MOS電晶體,且層間介電層18可具有複數個接觸插塞電連接MOS電晶體之閘極以及/或源極/汲極區域。由於平面型或非平面型電晶體與層間介電層等相關製程均為本領域所熟知技藝,在此不另加贅述。
然後於MTJ區域14以及邏輯區域16的層間介電層18上依序形成金屬內連線結構20、22電連接前述之接觸插塞,其中金屬內連線結構20包含一停止層24設於層間介電層18上、一金屬間介電層26以及金屬內連線28鑲嵌於金屬間介電層26中,金屬內連線結構22則包含一停止層30、一金屬間介電層32以及複數個金屬內連線34鑲嵌於停止層30與金屬間介電層32中。
在本實施例中,金屬內連線結構20中的各金屬內連線28較佳包含一溝渠導體(trench conductor),金屬內連線結構22中設於MTJ區域14的金屬內連線34則包含接觸洞導體(via conductor)。另外各金屬內連線結構20、22中的各金屬內連線28、34均可依據單鑲嵌製程或雙鑲嵌製程鑲嵌於金屬間介電層26、32以及/或停止層24、30中並彼此電連接。例如各金屬內連線28、34可更細部包含一阻障層以及一金屬層,其中阻障層可選自由鈦(Ti)、氮化鈦(TiN)、鉭(Ta)以及氮化鉭(TaN)所構成的群組,而金屬層可選自由鎢(W)、銅(Cu)、鋁(Al)、鈦鋁合金(TiAl)、鈷鎢磷化物(cobalt tungsten phosphide,CoWP)等所構成的群組,但不侷限於此。由於單鑲嵌或雙鑲嵌製程乃本領域所熟知技藝,在此不另加贅述。此外在本實例中金屬內連線28較佳包含銅,金屬內連線34較佳包含鎢,金屬間介電層26、32較佳包含氧化物如氧化矽或四乙氧基矽烷(tetraethyl orthosilicate, TEOS),而停止層24、30則包含氮摻雜碳化物層(nitrogen doped carbide, NDC)、氮化矽、或氮碳化矽(silicon carbon nitride, SiCN),但不侷限於此。
接著形成一MTJ堆疊結構36於金屬內連線結構22上。在本實施例中,形成MTJ 堆疊結構36的方式可先依序形成一第一電極層38、一由固定層(fixed layer)40、阻障層(barrier layer)42及自由層(free layer)44所構成的MTJ堆疊結構36以及一第二電極層46。在本實施例中,第一電極層38以及第二電極層46較佳包含導電材料,例如但不侷限於鉭(Ta)、鉑(Pt)、銅(Cu)、金(Au)、鋁(Al)。固定層40可以是由反鐵磁性(antiferromagnetic, AFM)材料所構成者,例如鐵錳(FeMn)、鉑錳(PtMn)、銥錳(IrMn)、氧化鎳(NiO)等,用以固定或限制鄰近層的磁矩方向。阻障層42可由包含氧化物之絕緣材料所構成,例如氧化鋁(AlOx
)或氧化鎂(MgO),但均不侷限於此。自由層44可以是由鐵磁性材料所構成者,例如鐵、鈷、鎳或其合金如鈷鐵硼(cobalt-iron-boron, CoFeB),但不限於此。其中,自由層44的磁化方向會受外部磁場而「自由」改變。
接著形成一圖案化遮罩48於MTJ堆疊結構36或第二電極層46上。在本實施例中,圖案化遮罩48較佳包含一由氧化矽所構成的單層遮罩,但不侷限於此,依據本發明其他實施例圖案化遮罩48又可包含一有機介電層(organic dielectric layer, ODL)、一含矽硬遮罩與抗反射(silicon-containing hard mask bottom anti-reflective coating, SHB)層以及一圖案化光阻所構成的多層遮罩,這些變化型均屬本發明所涵蓋的範圍。
如第2圖所示,隨後利用圖案化遮罩48為遮罩進行一圖案化製程,例如利用一道或一道以上蝕刻製程去除部分第二電極層46、部分MTJ堆疊結構36、部分第一電極層38以及部分金屬間介電層32以形成MTJ 50於MTJ區域14,其中第一電極層38較佳於此階段成為MTJ 50之下電極52而第二電極層46則較佳成為MTJ 50之上電極54。值得注意的是,本實施例可先利用圖案化遮罩48進行一反應性離子蝕刻製程(reactive ion etching, RIE)去除部分第二電極層46,再利用離子束蝕刻製程(ion beam etching, IBE)去除部分MTJ堆疊結構36以及部分金屬間介電層32形成MTJ 50。由於離子束蝕刻製程的特性,剩餘的金屬間介電層32上表面較佳略低於金屬內連線34上表面且金屬間介電層32上表面較佳呈現一弧形或曲面。
從細部來看,本階段所進行的蝕刻製程較佳將MTJ堆疊結構36圖案化藉此定義出一MTJ陣列區域並同時形成圖案化之MTJ 50,其中圖案化之MTJ 50較佳同時跨在複數個金屬內連線34上。需注意的是,本實施例的圖案化之MTJ 50雖同時設於三個金屬內連線34上,但不侷限於此,依據本發明其他實施例又可依據製程或產品需求調整圖案化之MTJ 50下方的金屬內連線數量,例如可將圖案化之MTJ 50下方設置於兩個或兩個以上包括任何數量之金屬內連線上,這些變化型均屬本發明所涵蓋的範圍。
然後形成一第一遮蓋層56並全面性覆蓋圖案化遮罩48、MTJ 50以及金屬間介電層32。在本實施例中,第一遮蓋層56較佳包含氮化矽,但又可依據製程需求選用其他介電材料,例如又可包含氧化矽、氮氧化矽或氮碳化矽。
如第3圖所示,接著去除部分第一遮蓋層56及部分金屬間介電層32,使剩餘的第一遮蓋層56頂部切齊上電極54頂部,而第一遮蓋層56側壁或尾端邊緣則較佳切齊剩餘的金屬間介電層32側壁或邊緣。
隨後如第4圖所示,先形成另一金屬間介電層58於MTJ區域14以及邏輯區域16,利用平坦化製程如CMP使金屬間介電層58上表面切齊上電極54上表面,再進行一圖案轉移製程,例如可利用一圖案化遮罩去除邏輯區域16的部分的金屬間介電層58及部分停止層30以形成接觸洞(圖未示)並暴露出下面的金屬內連線28。然後於接觸洞中填入所需的金屬材料,例如包含鈦(Ti)、氮化鈦(TiN)、鉭(Ta)、氮化鉭(TaN)等的阻障層材料以及選自鎢(W)、銅(Cu)、鋁(Al)、鈦鋁合金(TiAl)、鈷鎢磷化物(cobalt tungsten phosphide,CoWP)等低電阻材料或其組合的低阻抗金屬層。接著進行一平坦化製程,例如以化學機械研磨製程去除部分金屬材料以形成接觸插塞或金屬內連線60於接觸洞內電連接金屬內連線28。
隨後形成另一停止層62於金屬間介電層58表面並覆蓋上電極54以及金屬內連線60。在本實施例中,金屬間介電層58較佳包含一超低介電常數介電層,其可包含多孔性介電材料例如但不侷限於氧碳化矽(silicon oxycarbide, SiOC)。停止層62可與停止層30包含相同或不同材料,例如兩者均較可選自由氮摻雜碳化物層(nitrogen doped carbide, NDC)、氮化矽、以及氮碳化矽(silicon carbon nitride, SiCN)所構成的群組。
如第5圖所示,然後進行另一圖案化製程去除部分MTJ 50並將原本MTJ 50再分隔為複數個MTJ 64、66、68。更具體而言,可先形成一圖案化遮罩(圖未示),例如一由氧化矽所構成的圖案化遮罩於停止層62上,再利用圖案化遮罩以蝕刻方式例如離子束蝕刻(IBE)製程去除部分停止層62、部分上電極54、部分MTJ堆疊結構36、部分下電極52以及部分金屬間介電層32以形成複數個MTJ 64、66、68及凹槽70、72於MTJ 64、66、68之間,其中本階段所分隔出的各MTJ 64、66、68較佳僅設於單一金屬內連線34上,例如MTJ 64設於MTJ區域14中左側的金屬內連線34上、MTJ 66設於中間的金屬內連線34上以及MTJ 68設於右側的金屬內連線34上。
接著如第6圖所示,先形成一第二遮蓋層74於凹槽70、72內及停止層62上但不填滿凹槽70、72,再進行一原子層沉積製程形成一由氧化矽所構成的介電層76於第二遮蓋層74上並填滿凹槽70、72。在本實施例中,第二遮蓋層74與第一遮蓋層56較佳包含相同材料例如均由氮化矽所構成,但第一遮蓋層56與第二遮蓋層74較佳具有不同高度,例如第一遮蓋層56頂部較佳低於第二遮蓋層74頂部,第一遮蓋層56頂部較佳切齊上電極54頂部,而第二遮蓋層74則較佳由上電極54與MTJ 64、66、68側壁延伸並完全覆蓋各上電極54頂部。
如第7圖所示,然後進行一蝕刻製程去除部分介電層76,使各凹槽70、72內的介電層76頂部略低於第二遮蓋層74頂部。
隨後如第8圖所示,先形成一金屬間介電層78於第二遮蓋層74與介電層76上,再進行一道或一道以上微影暨蝕刻製程去除MTJ區域14及邏輯區域16的部分金屬間介電層78、部分第二遮蓋層74以及部分停止層62形成接觸洞(圖未示)。接著填入導電材料於各接觸洞內並搭配平坦化製程如CMP以分別於MTJ區域14以及邏輯區域16形成金屬內連線80、82連接下方的上電極54及金屬內連線60,其中MTJ區域14的金屬內連線80較佳直接接觸設於下方的上電極54而邏輯區域16的金屬內連線82則接觸下層的金屬內連線60。然後再形成另一停止層84於金屬間介電層78上並覆蓋金屬內連線80、82。
在本實施例中,停止層84可與停止層62包含相同或不同材料,例如兩者均較可選自由氮摻雜碳化物層(nitrogen doped carbide, NDC)、氮化矽、以及氮碳化矽(silicon carbon nitride, SiCN)所構成的群組。如同前述所形成的金屬內連線,設於金屬間介電層78內的各金屬內連線80、82均可依據單鑲嵌製程或雙鑲嵌製程鑲嵌於金屬間介電層內。例如各金屬內連線80、82可更細部包含一阻障層以及一金屬層,其中阻障層可選自由鈦(Ti)、氮化鈦(TiN)、鉭(Ta)以及氮化鉭(TaN)所構成的群組,而金屬層可選自由鎢(W)、銅(Cu)、鋁(Al)、鈦鋁合金(TiAl)、鈷鎢磷化物(cobalt tungsten phosphide,CoWP)等所構成的群組,但不侷限於此。由於單鑲嵌或雙鑲嵌製程乃本領域所熟知技藝,在此不另加贅述。至此即完成本發明一實施例之半導體元件的製作。
請繼續參照第9圖至第12圖,第9圖至第12圖為本發明一實施例製作半導體元件之方法示意圖。如第9圖所示,先進行第1圖至第4圖的製程形成金屬間介電層58、金屬內連線60以及停止層62,然後形成一圖案化遮罩或圖案化之硬遮罩86於停止層62上。接著利用圖案化之硬遮罩62以蝕刻方式去除部分停止層62、部分上電極54、部分MTJ堆疊結構36、部分下電極52以及部分金屬間介電層32以形成MTJ 64於左側的金屬內連線34上、MTJ 66於中間的金屬內連線34上、MTJ 68於右側的金屬內連線34上、凹槽70於MTJ 64、66之間以及凹槽72於MTJ 66、68之間。有別於前述實施例於形成MTJ 64、66、68以及凹槽70、72時便同時去除所有的圖案化之硬遮罩,本實施例較佳形成MTJ 64、66、68及凹槽70、72時仍保留部分圖案化之硬遮罩86,亦即形成MTJ 64、66、68之後剩餘的圖案化之硬遮罩86仍設於停止層62表面且圖案化之硬遮罩86側壁較佳切齊下方的停止層62、上電極54以及各MTJ 64、66、68側壁。在本實施例中圖案化之硬遮罩86較佳包含介電材料例如但不侷限於氧化矽或氮化矽。
如第10圖所示,接著比照第6圖的製程先形成一第二遮蓋層74於凹槽70、72內及硬遮罩86上但不填滿凹槽70、72,再進行一原子層沉積製程形成一由氧化矽所構成的介電層76於第二遮蓋層74上並填滿凹槽70、72。
然後如第11圖所示,比照第7圖的製程進行一蝕刻製程去除部分介電層76,使各凹槽70、72內的介電層76頂部略低於第二遮蓋層74頂部。
最後如第12圖所示,比照第8圖的製程先形成一金屬間介電層78於第二遮蓋層74與介電層76上,再進行一道或一道以上微影暨蝕刻製程去除MTJ區域14及邏輯區域16的部分金屬間介電層78、部分第二遮蓋層74、部分硬遮罩86以及部分停止層62形成接觸洞(圖未示)。接著填入導電材料於各接觸洞內並搭配平坦化製程如CMP以分別於MTJ區域14以及邏輯區域16形成金屬內連線80、82連接下方的上電極54及金屬內連線60,其中MTJ區域14的金屬內連線80較佳直接接觸設於下方的上電極54而邏輯區域16的金屬內連線82則接觸下層的金屬內連線60。然後再形成另一停止層84於金屬間介電層78上並覆蓋金屬內連線80、82。
請再參照第12圖,第12圖又揭露本發明一實施例之一半導體元件之結構示意圖。如第12圖所示,半導體元件包含至少一MTJ如MTJ 64設於基底12上、上電極54設於MTJ 64上、金屬內連線34設於MTJ 64下方、金屬間介電層32環繞金屬內連線34、第一遮蓋層56設於MTJ 64左側並設於金屬間介電層32上、第二遮蓋層74設於MTJ 64右側、停止層62以及硬遮罩86設於上電極54與第二遮蓋層74之間以及金屬間介電層58環繞MTJ 64及金屬間介電層32。
從細部來看,第一遮蓋層56與金屬間介電層32較佳直接接觸左側的金屬間介電層58,其中金屬間介電層32與金屬間介電層58較佳包含不同材料如金屬間介電層32較佳包含四乙氧基矽烷而金屬間介電層58則包含超低介電常數介電層。另外第一遮蓋層56尾端邊緣或側壁較佳切齊金屬間介電層32邊緣或側壁,第一遮蓋層56頂部切齊上電極54頂部,第二遮蓋層74較佳設於MTJ 64與上電極54右側側壁並向上延伸覆蓋於硬遮罩86上表面,第二遮蓋層74頂部較佳高於上電極54、第一遮蓋層56以及金屬間介電層58頂部,且硬遮罩86側壁與停止層62側壁較佳切齊上電極54與MTJ 64側壁。
以上所述僅為本發明之較佳實施例,凡依本發明申請專利範圍所做之均等變化與修飾,皆應屬本發明之涵蓋範圍。
12:基底
14:MTJ區域
16:邏輯區域
18:層間介電層
20:金屬內連線結構
22:金屬內連線結構
24:停止層
26:金屬間介電層
28:金屬內連線
30:停止層
32:金屬間介電層
34:金屬內連線
36:MTJ堆疊結構
38:第一電極層
40:固定層
42:阻障層
44:自由層
46:第二電極層
48:圖案化遮罩
50:MTJ
52:下電極
54:上電極
56:第一遮蓋層
58:金屬間介電層
60:金屬內連線
62:停止層
64:MTJ
66:MTJ
68:MTJ
70:凹槽
72:凹槽
74:第二遮蓋層
76:介電層
78:金屬間介電層
80:金屬內連線
82:金屬內連線
84:停止層
86:硬遮罩
第1圖至第8圖為本發明一實施例製作一半導體元件之方式示意圖。
第9圖至第12圖為本發明一實施例製作一半導體元件之方式示意圖。
12:基底
14:MTJ區域
16:邏輯區域
18:層間介電層
20:金屬內連線結構
22:金屬內連線結構
24:停止層
26:金屬間介電層
28:金屬內連線
30:停止層
32:金屬間介電層
34:金屬內連線
36:MTJ堆疊結構
38:第一電極層
40:固定層
42:阻障層
44:自由層
46:第二電極層
52:下電極
54:上電極
56:第一遮蓋層
58:金屬間介電層
60:金屬內連線
62:停止層
64:MTJ
66:MTJ
68:MTJ
74:第二遮蓋層
76:介電層
78:金屬間介電層
80:金屬內連線
82:金屬內連線
84:停止層
86:硬遮罩
Claims (20)
- 一種製作半導體元件的方法,其特徵在於,包含: 形成一磁性穿隧接面(magnetic tunneling junction, MTJ)堆疊結構於一基底上; 形成一上電極於該MTJ堆疊結構上; 進行一第一圖案化製程去除該MTJ堆疊結構以形成一第一MTJ; 形成一金屬間介電層環繞該第一MTJ;以及 進行一第二圖案化製程去除部分該第一MTJ以形成一第二MTJ以及一第三MTJ。
- 如申請專利範圍第1項所述之方法,另包含: 形成一第一金屬內連線以及一第二金屬內連線於該基底上; 形成一第二金屬間介電層環繞該第一金屬內連線及該第二金屬內連線; 形成該MTJ堆疊結構於該第二金屬間介電層、該第一金屬內連線以及該第二金屬內連線上;以及 進行該第一圖案化製程以形成該第一MTJ於該第一金屬內連線以及該第二金屬內連線上。
- 如申請專利範圍第2項所述之方法,另包含: 形成一第一遮蓋層於該第一MTJ以及該第二金屬間介電層上; 去除該第一遮蓋層以及該第二金屬間介電層;以及 形成該第一金屬間介電層環繞該第一遮蓋層以及該第二金屬間介電層。
- 如申請專利範圍第3項所述之方法,其中該第一遮蓋層邊緣切齊該第二金屬間介電層邊緣。
- 如申請專利範圍第3項所述之方法,其中該第二圖案化製程包含: 形成一停止層於該第一MTJ以及該第一金屬間介電層上;以及 去除該停止層、該上電極、該第一MTJ以及該第二金屬間介電層以形成該第二MTJ於該第一金屬內連線上、該第三MTJ於該第二金屬內連線上以及一凹槽於該第二MTJ以及該第三MTJ之間。
- 如申請專利範圍第5項所述之方法,另包含: 形成一第二遮蓋層於該凹槽內以及該停止層上; 形成一介電層於該凹槽內; 形成一第三金屬間介電層於該第二遮蓋層及該介電層上;以及 形成一第三金屬內連線以及一第四金屬內連線於該第三金屬間介電層內。
- 如申請專利範圍第6項所述之方法,其中該第一遮蓋層頂部低於該第二遮蓋層頂部。
- 如申請專利範圍第3項所述之方法,其中該第二圖案化製程包含: 形成一停止層於該第一MTJ以及該第一金屬間介電層上; 形成一硬遮罩於該停止層上;以及 去除該停止層、該上電極、該第一MTJ以及該第二金屬間介電層以形成該第二MTJ於該第一金屬內連線上、該第三MTJ於該第二金屬內連線上以及一凹槽於該第二MTJ以及該第三MTJ之間。
- 如申請專利範圍第8項所述之方法,另包含: 形成一第二遮蓋層於該凹槽內以及該硬遮罩上; 形成一介電層於該凹槽內; 形成一第三金屬間介電層於該第二遮蓋層及該介電層上;以及 形成一第三金屬內連線以及一第四金屬內連線於該第三金屬間介電層內。
- 一種半導體元件,其特徵在於,包含: 一磁性穿隧接面(magnetic tunneling junction, MTJ)設於一基底上; 一遮蓋層設於該MTJ旁;以及 一第一金屬間介電層環繞該MTJ,其中該遮蓋層邊緣接觸該第一金屬間介電層。
- 如申請專利範圍第10項所述之半導體元件,另包含: 一上電極設於該MTJ上; 一金屬內連線設於該MTJ下;以及 一第二金屬間介電層環繞該金屬內連線,其中該遮蓋層係設於該上電極及該MTJ旁並設於該第二金屬間介電層上。
- 如申請專利範圍第11項所述之半導體元件,其中該遮蓋層邊緣切齊該第二金屬間介電層邊緣。
- 如申請專利範圍第11項所述之半導體元件,其中該第二金屬間介電層邊緣接觸該第一金屬間介電層。
- 如申請專利範圍第11項所述之半導體元件,其中該上電極頂部切齊該遮蓋層頂部。
- 一種半導體元件,其特徵在於,包含: 一磁性穿隧接面(magnetic tunneling junction, MTJ)設於一基底上; 一遮蓋層設於該MTJ旁;以及 一第一金屬間介電層環繞該MTJ,其中該遮蓋層頂部高於該第一金屬間介電層頂部。
- 如申請專利範圍第15項所述之半導體元件,另包含: 一上電極設於該MTJ上; 一金屬內連線設於該MTJ下;以及 一第二金屬間介電層環繞該金屬內連線,其中該遮蓋層係設於該上電極及該MTJ旁並設於該第二金屬間介電層上。
- 如申請專利範圍第16項所述之半導體元件,另包含: 一停止層設於該第一金屬間介電層以及該上電極上;以及 一硬遮罩設於該停止層上。
- 如申請專利範圍第17項所述之半導體元件,其中該停止層側壁切齊該上電極側壁。
- 如申請專利範圍第17項所述之半導體元件,其中該硬遮罩側壁切齊該上電極側壁。
- 如申請專利範圍第17項所述之半導體元件,其中該遮蓋層係設於該硬遮罩上。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW108144115A TWI821466B (zh) | 2019-12-03 | 2019-12-03 | 半導體元件及其製作方法 |
US16/732,359 US11355700B2 (en) | 2019-12-03 | 2020-01-02 | Semiconductor device and method for fabricating the same |
US17/736,069 US11665973B2 (en) | 2019-12-03 | 2022-05-03 | Semiconductor device and method for fabricating the same |
US17/738,001 US11778920B2 (en) | 2019-12-03 | 2022-05-05 | Semiconductor device and method for fabricating the same |
US18/135,758 US20230263067A1 (en) | 2019-12-03 | 2023-04-18 | Semiconductor device and method for fabricating the same |
US18/238,520 US20230403941A1 (en) | 2019-12-03 | 2023-08-27 | Semiconductor device and method for fabricating the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW108144115A TWI821466B (zh) | 2019-12-03 | 2019-12-03 | 半導體元件及其製作方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW202123501A true TW202123501A (zh) | 2021-06-16 |
TWI821466B TWI821466B (zh) | 2023-11-11 |
Family
ID=76091170
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW108144115A TWI821466B (zh) | 2019-12-03 | 2019-12-03 | 半導體元件及其製作方法 |
Country Status (2)
Country | Link |
---|---|
US (5) | US11355700B2 (zh) |
TW (1) | TWI821466B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11716910B2 (en) * | 2020-08-25 | 2023-08-01 | Taiwan Semiconductor Manufacturing Co., Ltd. | MRAM structure for balanced loading |
TW202239029A (zh) * | 2021-03-29 | 2022-10-01 | 聯華電子股份有限公司 | 半導體記憶體元件及其製作方法 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6664190B2 (en) | 2001-09-14 | 2003-12-16 | Chartered Semiconductor Manufacturing Ltd. | Pre STI-CMP planarization scheme |
US9484530B2 (en) * | 2014-11-11 | 2016-11-01 | Globalfoundries Singapore Pte. Ltd. | Integrated circuit structures with spin torque transfer magnetic random access memory having increased memory cell density and methods for fabricating the same |
US10510946B2 (en) | 2015-07-23 | 2019-12-17 | Globalfoundries Singapore Pte. Ltd. | MRAM chip magnetic shielding |
US9893278B1 (en) * | 2016-08-08 | 2018-02-13 | Taiwan Semiconductor Manufacturing Co., Ltd. | Embedded memory device between noncontigous interconnect metal layers |
KR20190011461A (ko) * | 2017-07-25 | 2019-02-07 | 에스케이하이닉스 주식회사 | 전자 장치 및 그 제조 방법 |
US10818544B2 (en) * | 2017-09-27 | 2020-10-27 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method to enhance electrode adhesion stability |
US10529913B1 (en) * | 2018-06-28 | 2020-01-07 | Taiwan Semiconductor Manufacturing Co., Ltd. | Techniques for MRAM MTJ top electrode connection |
US10991876B2 (en) * | 2018-10-31 | 2021-04-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | Methods to improve magnetic tunnel junction memory cells by treating native oxide |
US11469369B2 (en) * | 2019-05-14 | 2022-10-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | MRAM structure with high TMR and high PMA |
-
2019
- 2019-12-03 TW TW108144115A patent/TWI821466B/zh active
-
2020
- 2020-01-02 US US16/732,359 patent/US11355700B2/en active Active
-
2022
- 2022-05-03 US US17/736,069 patent/US11665973B2/en active Active
- 2022-05-05 US US17/738,001 patent/US11778920B2/en active Active
-
2023
- 2023-04-18 US US18/135,758 patent/US20230263067A1/en active Pending
- 2023-08-27 US US18/238,520 patent/US20230403941A1/en active Pending
Also Published As
Publication number | Publication date |
---|---|
US20230263067A1 (en) | 2023-08-17 |
US11665973B2 (en) | 2023-05-30 |
US20220263017A1 (en) | 2022-08-18 |
US20210167281A1 (en) | 2021-06-03 |
US20230403941A1 (en) | 2023-12-14 |
US11355700B2 (en) | 2022-06-07 |
US20220263016A1 (en) | 2022-08-18 |
TWI821466B (zh) | 2023-11-11 |
US11778920B2 (en) | 2023-10-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN110707122B (zh) | 半导体元件及其制作方法 | |
CN111969103A (zh) | 半导体元件及其制作方法 | |
US11616193B2 (en) | Semiconductor device and method for fabricating the same | |
CN110890460A (zh) | 半导体元件及其制作方法 | |
CN112447788A (zh) | 磁阻式随机存取存储器 | |
CN111564468A (zh) | 半导体元件及其制作方法 | |
TW202119665A (zh) | 半導體元件及其製作方法 | |
CN111916472A (zh) | 磁阻式随机存取存储器 | |
US11778920B2 (en) | Semiconductor device and method for fabricating the same | |
CN114447023A (zh) | 半导体元件及其制作方法 | |
CN111009606A (zh) | 半导体元件及其制作方法 | |
CN115440881A (zh) | 半导体元件及其制作方法 | |
CN111969104A (zh) | 半导体元件及其制作方法 | |
TWI797357B (zh) | 半導體元件及其製作方法 | |
CN112420918B (zh) | 半导体元件及其制作方法 | |
CN113809117A (zh) | 半导体元件及其制作方法 | |
CN111477738A (zh) | 一种制作半导体元件的方法 | |
TWI814856B (zh) | 半導體元件及其製作方法 | |
US11968910B2 (en) | Semiconductor device and method for fabricating the same | |
US11968911B2 (en) | Semiconductor device and method for fabricating the same | |
US20240237554A1 (en) | Semiconductor device and method for fabricating the same | |
TWI815948B (zh) | 半導體元件及其製作方法 | |
US20240237553A1 (en) | Semiconductor device and method for fabricating the same | |
TW202329494A (zh) | 半導體元件及其製作方法 | |
TW202339314A (zh) | 半導體元件及其製作方法 |