CN115480153A - 提高待测试电路板中脚位测试涵盖率***及其方法 - Google Patents

提高待测试电路板中脚位测试涵盖率***及其方法 Download PDF

Info

Publication number
CN115480153A
CN115480153A CN202110661505.2A CN202110661505A CN115480153A CN 115480153 A CN115480153 A CN 115480153A CN 202110661505 A CN202110661505 A CN 202110661505A CN 115480153 A CN115480153 A CN 115480153A
Authority
CN
China
Prior art keywords
test
circuit board
connector
pins
pin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110661505.2A
Other languages
English (en)
Inventor
段秋月
韩奔
谢新颖
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Itc Inventec Tianjin Co
Inventec Pudong Technology Corp
Inventec Corp
Original Assignee
Itc Inventec Tianjin Co
Inventec Pudong Technology Corp
Inventec Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Itc Inventec Tianjin Co, Inventec Pudong Technology Corp, Inventec Corp filed Critical Itc Inventec Tianjin Co
Priority to CN202110661505.2A priority Critical patent/CN115480153A/zh
Priority to US17/357,429 priority patent/US11435400B1/en
Publication of CN115480153A publication Critical patent/CN115480153A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318583—Design for test
    • G01R31/318591—Tools
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3177—Testing of logic operation, e.g. by logic analysers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31712—Input or output aspects
    • G01R31/31713—Input or output interfaces for test, e.g. test pins, buffers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31712—Input or output aspects
    • G01R31/31717—Interconnect testing
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318536—Scan chain arrangements, e.g. connections, test bus, analog signals
    • G01R31/318538—Topological or mechanical aspects
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318544—Scanning methods, algorithms and patterns
    • G01R31/31855—Interconnection testing, e.g. crosstalk, shortcircuits
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318572—Input/Output interfaces
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318597—JTAG or boundary scan test of memory devices
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3187—Built-in tests
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/50—Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
    • G01R31/66—Testing of connections, e.g. of plugs or non-disconnectable joints
    • G01R31/68—Testing of releasable connections, e.g. of terminals mounted on a printed circuit board
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318505—Test of Modular systems, e.g. Wafers, MCM's
    • G01R31/318508—Board Level Test, e.g. P1500 Standard

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

本申请公开了一种提高待测试电路板中脚位测试涵盖率***及其方法，待检测电路板中电路板连接器的部分脚位未与边界扫描芯片形成电性连接，通过边界扫描互连测试工作站的夹具压合使测试针板中的测试针脚分别与对应的电路板连接器的部分脚位形成电性连接，测试存取接口控制器自测试转卡接收测试针板对电路板连接器未与边界扫描芯片形成电性连接的部分脚位检测的检测信号以判定是否导通，借此可以达成提高待测试电路板中脚位测试涵盖率的技术效果。

Description

提高待测试电路板中脚位测试涵盖率***及其方法
技术领域
一种测试***及其方法，尤其是指一种测试存取接口控制器自测试转卡接收测试针板对电路板连接器未与边界扫描芯片形成电性连接的部分脚位检测的检测信号以判定是否导通的提高待测试电路板中脚位测试涵盖率***及其方法。
背景技术
现有的边界扫描互连测试工作站是提供对待测试电路板上的边界扫描元件进行测试，通过边界扫描检测程式所建立的边界扫描链，以实现在边界扫描检测程式进行数据分析与处理，最终形成引脚互连状态的故障判据。
现有的边界扫描互连测试工作站可以对于待测试电路板上的各个连接器与边界扫描芯片互联测试，可以检测结构性的故障，例如：故障、短路、开路…等。
现有的边界扫描互连测试工作站的核心技术即是利用边界扫描测试技术，然而边界扫描测试技术是需要在待测线路的两端皆具备边界扫描芯片且边界扫描芯片具备可以控制的移位暂存器(cell)，然而对于待测线路的一端无边界扫描芯片或是边界扫描芯片没有可以控制的移位暂存器将无法依据现有边界扫描测试技术进行测试。
综上所述，可知现有技术中长期以来一直存在现有待测试电路板采用边界扫描测试仍有无法涵盖所有脚位测试的问题，因此有必要提出改进的技术手段，来解决此一问题。
发明内容
有鉴于现有技术存在现有待测试电路板采用边界扫描测试仍有无法涵盖所有脚位测试的问题，本发明遂公开了一种提高待测试电路板中脚位测试涵盖率***及其方法，其中：
本发明所公开的提高待测试电路板中脚位测试涵盖率***，适用于边界扫描互连测试工作站的检测，其包含：待检测电路板、测试转卡、测试针板以及测试存取接口控制器。
待检测电路板具有至少一边界扫描(Boundary Scan)芯片以及至少一电路板连接器，电路板连接器的部分脚位未与边界扫描芯片形成电性连接；测试转卡具有转卡连接器、转卡针板连接器以及转卡测试存取接口(Test Access Port，TAP)连接器，转卡连接器与对应的电路板连接器形成电性连接；测试针板具有多个测试针脚以及针板连接器，测试针脚分别与电路板连接器未与边界扫描芯片形成电性连接的部分脚位位置对应，通过边界扫描互连测试工作站的夹具压合使测试针脚分别与对应的电路板连接器的部分脚位形成电性连接，针板连接器与转卡针板连接器形成电性连接；及测试存取接口控制器通过控制器连接器与转卡测试存取接口连接器形成电性连接，以自测试转卡接收测试针板对电路板连接器的部分脚位检测的检测信号以判定是否导通。
本发明所公开的提高待测试电路板中脚位测试涵盖率方法，其包含下列步骤：
首先，提供具有至少一边界扫描芯片以及至少一电路板连接器的待检测电路板；接着，待检测电路板中电路板连接器的部分脚位未与边界扫描芯片形成电性连接；接着，具有转卡连接器、转卡针板连接器以及转卡测试存取接口连接器的测试转卡；接着，测试转卡通过转卡连接器与对应的电路板连接器形成电性连接；接着，提供具有多个测试针脚以及针板连接器的测试针板；接着，测试针脚分别与电路板连接器未与边界扫描芯片形成电性连接的部分脚位位置对应；接着，测试针板通过边界扫描互连测试工作站的夹具压合使测试针脚分别与对应的电路板连接器的部分脚位形成电性连接；接着，测试针板通过针板连接器与转卡针板连接器形成电性连接；接着，提供具有控制器连接器的测试存取接口控制器；接着，测试存取接口控制器通过控制器连接器与转卡测试存取接口连接器形成电性连接；最后，测试存取接口控制器自测试转卡接收测试针板对电路板连接器未与边界扫描芯片形成电性连接的部分脚位检测的检测信号以判定是否导通。
本发明所公开的***及方法如上，与现有技术之间的差异在于待检测电路板中电路板连接器的部分脚位未与边界扫描芯片形成电性连接，通过边界扫描互连测试工作站的夹具压合使测试针板中的测试针脚分别与对应的电路板连接器的部分脚位形成电性连接，测试存取接口控制器自测试转卡接收测试针板对电路板连接器未与边界扫描芯片形成电性连接的部分脚位检测的检测信号以判定是否导通。
通过上述的技术手段，本发明可以达成提高待测试电路板中脚位测试涵盖率的技术效果。
附图说明
图1绘示为本发明提高待测试电路板中脚位测试涵盖率***的***方块图。
图2绘示为本发明提高待测试电路板中脚位测试涵盖率的连接架构示意图。
图3A以及图3B绘示为本发明提高待测试电路板中脚位测试涵盖率方法的方法流程图。
其中，附图标记：
100边界扫描互连测试工作站
10待检测电路板
11边界扫描芯片
12电路板连接器
13部分脚位
20测试转卡
21转卡连接器
22转卡针板连接器
23转卡测试存取接口连接器
30测试针板
31测试针脚
32针板连接器
40测试存取接口控制器
41控制器连接器
步骤101提供具有至少一边界扫描芯片以及至少一电路板连接器的待检测电路板
步骤102待检测电路板中电路板连接器的部分脚位未与边界扫描芯片形成电性连接
步骤103具有转卡连接器、转卡针板连接器以及转卡测试存取接口连接器的测试转卡
步骤104测试转卡通过转卡连接器与对应的电路板连接器形成电性连接步骤105提供具有多个测试针脚以及针板连接器的测试针板
步骤106测试针脚分别与电路板连接器未与边界扫描芯片形成电性连接的部分脚位位置对应
步骤107测试针板通过边界扫描互连测试工作站的夹具压合使测试针脚分别与对应的电路板连接器的部分脚位形成电性连接
步骤108测试针板通过针板连接器与转卡针板连接器形成电性连接
步骤109提供具有控制器连接器的测试存取接口控制器
步骤110测试存取接口控制器通过控制器连接器与转卡测试存取接口连接器形成电性连接
步骤111测试存取接口控制器自测试转卡接收测试针板对电路板连接器未与边界扫描芯片形成电性连接的部分脚位检测的检测信号以判定是否导通
具体实施方式
以下将配合图式及实施例来详细说明本发明的实施方式，借此对本发明如何应用技术手段来解决技术问题并达成技术效果的实现过程能充分理解并据以实施。
以下首先要说明本发明所公开的提高待测试电路板中脚位测试涵盖率***，并请参考图1所示，图1绘示为本发明提高待测试电路板中脚位测试涵盖率***的***方块图。
本发明所公开的提高待测试电路板中脚位测试涵盖率***，适用于边界扫描互连测试工作站100的检测，其包含：待检测电路板10、测试转卡20、测试针板30以及测试存取接口控制器40。
请参考图2所示，图2绘示为本发明提高待测试电路板中脚位测试涵盖率的连接架构示意图。
待检测电路板10具有至少一边界扫描(Boundary Scan)芯片11以及至少一电路板连接器12，电路板连接器12的部分脚位13未与边界扫描芯片11形成电性连接，即电路板连接器12的其余脚位与边界扫描芯片11形成电性连接，值得注意的是，电路板连接器12的部分脚位13未与边界扫描芯片11形成电性连接中部分脚位13包含电源脚位以及接地脚位，在此仅为举例说明之，并不以此局限本发明的应用范畴，电路板连接器12例如是：PCI-E、DIMM、USB、RS-232、JTAG、排线连接器…等，在此仅为举例说明之，并不以此局限本发明的应用范畴。
测试转卡20具有转卡连接器21、转卡针板连接器22以及转卡测试存取接口(TestAccess Port，TAP)连接器23，测试转卡20通过插设、连接线、排线…等方式将转卡连接器21与对应的电路板连接器12形成电性连接，转卡连接器21是与电路板连接器12为相互对应的连接器形式，转卡针板连接器22可以是PCI-E、DIMM、USB、RS-232、JTAG、排线连接器…等，转卡测试存取接口连接器23亦可以是USB、RS-232…等，在此仅为举例说明之，并不以此局限本发明的应用范畴。
测试针板30具有多个测试针脚31以及针板连接器32，测试针板30中多个测试针脚31分别与电路板连接器12未与边界扫描芯片11形成电性连接的部分脚位13位置对应，亦即不同型号的待检测电路板10对于测试针板30中多个测试针脚31的设置位置可以是不相同、可以是部分相同且部分不相同，也可以是完全相同，并且测试针板30的针板连接器32是与转卡针板连接器22为相互对应的连接器形式，在此仅为举例说明之，并不以此局限本发明的应用范畴。
在边界扫描互连测试工作站100依据待检测电路板10选用对应的测试针板30后，边界扫描互连测试工作站100通过夹具的压合使测试针板30的测试针脚31分别与待检测电路板10中对应的电路板连接器12的部分脚位13形成电性连接。
由于测试针板30通过插设、连接线、排线…等方式将针板连接器32与转卡针板连接器22形成电性连接，故测试转卡20即可自测试针板30接收电路板连接器12的部分脚位13的电子信号，并且测试转卡20即可将自测试针板30所接收到路板连接器12的部分脚位13的电子信号转换为电路板连接器12的部分脚位13检测的检测信号。
测试存取接口控制器40中的控制器连接器41是与转卡测试存取接口连接器23为相互对应的连接器形式，测试存取接口控制器40通过插设、连接线、排线…等方式将控制器连接器41与转卡测试存取接口连接器23形成电性连接。
测试存取接口控制器40即可自测试转卡20接收电路板连接器12的部分脚位13检测的检测信号，借此测试存取接口控制器40即可对电路板连接器12的部分脚位13检测的检测信号进行判定是否导通。
接着，以下将说明本发明的运作方法，并请同时参考图3A以及图3B所示，图3A以及图3B绘示为本发明提高待测试电路板中脚位测试涵盖率方法的方法流程图。
首先，提供具有至少一边界扫描芯片以及至少一电路板连接器的待检测电路板(步骤101)；接着，待检测电路板中电路板连接器的部分脚位未与边界扫描芯片形成电性连接(步骤102)；接着，具有转卡连接器、转卡针板连接器以及转卡测试存取接口连接器的测试转卡(步骤103)；接着，测试转卡通过转卡连接器与对应的电路板连接器形成电性连接(步骤104)；接着，提供具有多个测试针脚以及针板连接器的测试针板(步骤105)；接着，测试针脚分别与电路板连接器未与边界扫描芯片形成电性连接的部分脚位位置对应(步骤106)；接着，测试针板通过边界扫描互连测试工作站的夹具压合使测试针脚分别与对应的电路板连接器的部分脚位形成电性连接(步骤107)；接着，测试针板通过针板连接器与转卡针板连接器形成电性连接(步骤108)；接着，提供具有控制器连接器的测试存取接口控制器(步骤109)；接着，测试存取接口控制器通过控制器连接器与转卡测试存取接口连接器形成电性连接(步骤110)；最后，测试存取接口控制器自测试转卡接收测试针板对电路板连接器未与边界扫描芯片形成电性连接的部分脚位检测的检测信号以判定是否导通(步骤111)。
综上所述，可知本发明与现有技术之间的差异在于待检测电路板中电路板连接器的部分脚位未与边界扫描芯片形成电性连接，通过边界扫描互连测试工作站的夹具压合使测试针板中的测试针脚分别与对应的电路板连接器的部分脚位形成电性连接，测试存取接口控制器自测试转卡接收测试针板对电路板连接器未与边界扫描芯片形成电性连接的部分脚位检测的检测信号以判定是否导通。
通过此一技术手段可以来解决现有技术所存在现有待测试电路板采用边界扫描测试仍有无法涵盖所有脚位测试的问题，进而达成提高待测试电路板中脚位测试涵盖率的技术效果。
虽然本发明所公开的实施方式如上，惟所述的内容并非用以直接限定本发明的专利保护范围。任何本发明所属技术领域技术人员，在不脱离本发明所公开的精神和范围的前提下，可以在实施的形式上及细节上作些许的更动。本发明的专利保护范围，仍须以所附的权利要求书所限定内容为准。

Claims (8)

1.一种提高待测试电路板中脚位测试涵盖率***，适用于一边界扫描互连测试工作站的检测，其特征在于，所述提高待测试电路板中脚位测试涵盖率***包含：
一待检测电路板，所述待检测电路板具有至少一边界扫描芯片以及至少一电路板连接器，所述电路板连接器的部分脚位未与所述边界扫描芯片形成电性连接；
一测试转卡，所述测试转卡具有一转卡连接器、一转卡针板连接器以及一转卡测试存取接口连接器，所述转卡连接器与对应的所述电路板连接器形成电性连接；
一测试针板，所述测试针板具有多个测试针脚以及一针板连接器，所述测试针脚分别与所述电路板连接器未与所述边界扫描芯片形成电性连接的部分脚位位置对应，通过所述边界扫描互连测试工作站的夹具压合使所述测试针脚分别与对应的所述电路板连接器的部分脚位形成电性连接，所述针板连接器与所述转卡针板连接器形成电性连接；及
一测试存取接口控制器，所述测试存取接口控制器通过一控制器连接器与所述转卡测试存取接口连接器形成电性连接，以自所述测试转卡接收所述测试针板对所述电路板连接器的部分脚位检测的检测信号以判定是否导通。
2.如权利要求1所述的提高待测试电路板中脚位测试涵盖率***，其特征在于，所述电路板连接器的部分脚位未与所述边界扫描芯片形成电性连接中部分脚位包含电源脚位以及接地脚位。
3.如权利要求1所述的提高待测试电路板中脚位测试涵盖率***，其特征在于，所述测试转卡自所述测试针板接收所述电路板连接器的部分脚位的电子信号，将接收到的所述电路板连接器的部分脚位的电子信号转换为所述电路板连接器的部分脚位检测的检测信号。
4.如权利要求1所述的提高待测试电路板中脚位测试涵盖率***，其特征在于，所述边界扫描互连测试工作站依据所述待检测电路板选用对应的所述测试针板以使所述边界扫描互连测试工作站的夹具压合使所述测试针脚分别与对应的所述电路板连接器的部分脚位形成电性连接。
5.一种提高待测试电路板中脚位测试涵盖率方法，适用于一边界扫描互连测试工作站的检测，其特征在于，所述提高待测试电路板中脚位测试涵盖率方法包含下列步骤：
提供具有至少一边界扫描芯片以及至少一电路板连接器的一待检测电路板；
所述待检测电路板中所述电路板连接器的部分脚位未与所述边界扫描芯片形成电性连接；
具有一转卡连接器、一转卡针板连接器以及一转卡测试存取接口(连接器的一测试转卡；
所述测试转卡通过所述转卡连接器与对应的所述电路板连接器形成电性连接；
提供具有多个测试针脚以及一针板连接器的一测试针板；
所述测试针脚分别与所述电路板连接器未与所述边界扫描芯片形成电性连接的部分脚位位置对应；
所述测试针板通过所述边界扫描互连测试工作站的夹具压合使所述测试针脚分别与对应的所述电路板连接器的部分脚位形成电性连接；
所述测试针板通过所述针板连接器与所述转卡针板连接器形成电性连接；
提供具有一控制器连接器的一测试存取接口控制器；
所述测试存取接口控制器通过所述控制器连接器与所述转卡测试存取接口连接器形成电性连接；及
所述测试存取接口控制器自所述测试转卡接收所述测试针板对所述电路板连接器未与所述边界扫描芯片形成电性连接的部分脚位检测的检测信号以判定是否导通。
6.如权利要求5所述的提高待测试电路板中脚位测试涵盖率方法，其特征在于，所述待检测电路板中所述电路板连接器的部分脚位未与所述边界扫描芯片形成电性连接的步骤中所述电路板连接器的部分脚位未与所述边界扫描芯片形成电性连接中部分脚位包含电源脚位以及接地脚位。
7.如权利要求5所述的提高待测试电路板中脚位测试涵盖率方法，其特征在于，所述测试存取接口控制器自所述测试转卡接收所述测试针板对所述电路板连接器未与所述边界扫描芯片形成电性连接的部分脚位检测的检测信号以判定是否导通的步骤是所述测试转卡自所述测试针板接收所述电路板连接器的部分脚位的电子信号，将接收到的所述电路板连接器的部分脚位的电子信号转换为所述电路板连接器的部分脚位检测的检测信号。
8.如权利要求5所述的提高待测试电路板中脚位测试涵盖率方法，其特征在于，通过所述边界扫描互连测试工作站的夹具压合使所述测试针脚分别与对应的所述电路板连接器的部分脚位形成电性连接的步骤是所述边界扫描互连测试工作站依据所述待检测电路板选用对应的所述测试针板以使所述边界扫描互连测试工作站的夹具压合使所述测试针脚分别与对应的所述电路板连接器的部分脚位形成电性连接。
CN202110661505.2A 2021-06-15 2021-06-15 提高待测试电路板中脚位测试涵盖率***及其方法 Pending CN115480153A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202110661505.2A CN115480153A (zh) 2021-06-15 2021-06-15 提高待测试电路板中脚位测试涵盖率***及其方法
US17/357,429 US11435400B1 (en) 2021-06-15 2021-06-24 Test coverage rate improvement system for pins of tested circuit board and method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110661505.2A CN115480153A (zh) 2021-06-15 2021-06-15 提高待测试电路板中脚位测试涵盖率***及其方法

Publications (1)

Publication Number Publication Date
CN115480153A true CN115480153A (zh) 2022-12-16

Family

ID=83149943

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110661505.2A Pending CN115480153A (zh) 2021-06-15 2021-06-15 提高待测试电路板中脚位测试涵盖率***及其方法

Country Status (2)

Country Link
US (1) US11435400B1 (zh)
CN (1) CN115480153A (zh)

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IES20000160A2 (en) * 2000-02-29 2001-10-17 Internat Test Technologies A Method and system for testing microprocessor-based boards in a manufacturing environment
US7134909B2 (en) * 2004-07-28 2006-11-14 Fujitsu Limited Connector circuit board
JP5176962B2 (ja) * 2006-10-31 2013-04-03 富士通株式会社 プリント板接続試験装置および方法
JP6115042B2 (ja) * 2012-08-27 2017-04-19 富士通株式会社 情報処理装置、テストデータ作成装置、テストデータ作成方法、およびプログラム
CN106918771A (zh) * 2015-12-24 2017-07-04 英业达科技有限公司 适用于通用串行总线连接器的测试电路板
CN106918726A (zh) * 2015-12-24 2017-07-04 英业达科技有限公司 适用于串行ata连接器的测试电路板
US10175296B2 (en) * 2016-12-07 2019-01-08 Intel Corporation Testing a board assembly using test cards
CN109901045A (zh) * 2017-12-08 2019-06-18 英业达科技有限公司 电路板的连接器插槽引脚导通检测***及其方法
CN109901046B (zh) * 2017-12-08 2021-04-06 英业达科技有限公司 电路板的电压引脚导通检测***及其方法
CN111104278B (zh) * 2018-10-29 2022-02-22 英业达科技有限公司 Sas连接器导通检测***及其方法
CN113806146B (zh) * 2020-06-15 2023-09-01 英业达科技有限公司 测试转接卡设计***及其方法

Also Published As

Publication number Publication date
US11435400B1 (en) 2022-09-06

Similar Documents

Publication Publication Date Title
CN101551431B (zh) 电子元件的检测***及其方法
US5747994A (en) Board exchange mechanism for semiconductor test system
US7304481B2 (en) Apparatus for testing electric cables
WO2018201763A1 (zh) 连接器的测试方法、装置及存储介质
CN108169564A (zh) 一种线束检测装置及其检测方法
CN109901045A (zh) 电路板的连接器插槽引脚导通检测***及其方法
CN114062840A (zh) 用于ate测试机接口板卡连接器导通的测试装置和测试方法
CN101769986B (zh) 测试装置及其测试方法
CN115480153A (zh) 提高待测试电路板中脚位测试涵盖率***及其方法
TWI803428B (zh) 用於檢測邊界掃描互聯設備之測試針板之檢測系統
CN101398465B (zh) 电子元件的检测***及其方法
CN201141902Y (zh) 电子元件的检测***
TWI759380B (zh) 電路板的連接器插槽腳位導通檢測系統及其方法
TWI783549B (zh) 提高待測試電路板中腳位測試涵蓋率系統及其方法
KR20060132143A (ko) 다수의 테스트될 반도체 소자를 동시에 테스트하는 반도체소자 실장 테스트 장치
TWI773402B (zh) 提高邊界掃描測試的腳位測試涵蓋率系統及其方法
CN114487905A (zh) 一种线缆连接线连接状态及精度的测试装置和测试方法
CN112485729A (zh) 电连接器连接状态检测方法
CN115494368A (zh) 提高边界扫描测试的脚位测试涵盖率***及其方法
JP3659007B2 (ja) 試験治具の検査方法
CN220419541U (zh) 转接线束测试装置
US11953549B1 (en) Detection system for SlimSAS slot and method thereof
CN112285523B (zh) 一种混合集成电路检测***及方法
JP3239768B2 (ja) ワイヤーハーネスの導通検査方法
JP2721060B2 (ja) 半導体装置の試験装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination