JP2721060B2 - 半導体装置の試験装置 - Google Patents
半導体装置の試験装置Info
- Publication number
- JP2721060B2 JP2721060B2 JP3290828A JP29082891A JP2721060B2 JP 2721060 B2 JP2721060 B2 JP 2721060B2 JP 3290828 A JP3290828 A JP 3290828A JP 29082891 A JP29082891 A JP 29082891A JP 2721060 B2 JP2721060 B2 JP 2721060B2
- Authority
- JP
- Japan
- Prior art keywords
- test
- semiconductor device
- burn
- board
- motherboard
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
Description
【0001】
【産業上の利用分野】この発明は半導体装置の試験装置
に関するものである。
に関するものである。
【0002】
【従来の技術】図2は従来の半導体装置の試験装置を示
す正面図であり、図において、1はテストボード、2は
このテストボード1に設けられた信号線、3はテストボ
ード1を連結するためのコネクタである。
す正面図であり、図において、1はテストボード、2は
このテストボード1に設けられた信号線、3はテストボ
ード1を連結するためのコネクタである。
【0003】次に動作について説明する。まず、入力信
号精度が比較的緩く、大量の半導体装置の処理が必要な
バーンイン工程時にはICソケット6に半導体装置を挿
入後、テストボード1をコネクタ3によって連結させ、
これらのテストボード1をバーンイン装置と電気的に接
続し、バーンインを行う。この時、入力波形の立上り及
び立下りに配線容量の影響によるなまりが発生する。
号精度が比較的緩く、大量の半導体装置の処理が必要な
バーンイン工程時にはICソケット6に半導体装置を挿
入後、テストボード1をコネクタ3によって連結させ、
これらのテストボード1をバーンイン装置と電気的に接
続し、バーンインを行う。この時、入力波形の立上り及
び立下りに配線容量の影響によるなまりが発生する。
【0004】次に、バーンインを終了した、連結された
テストボード1をコネクタ3より切り離し、各々のテス
トボード1を独立させ、テスターステーションのコネク
タに接続して、高精度の電気的試験を行う。この時、入
力波形の立上り及び立下り時間は配線長を短くした分急
峻となり、高精度試験ができる。
テストボード1をコネクタ3より切り離し、各々のテス
トボード1を独立させ、テスターステーションのコネク
タに接続して、高精度の電気的試験を行う。この時、入
力波形の立上り及び立下り時間は配線長を短くした分急
峻となり、高精度試験ができる。
【0005】このように、従来の半導体装置の試験装置
においては、半導体装置をテストボードに挿入したま
ま、テスト及びバーンインを行うことが可能である。
においては、半導体装置をテストボードに挿入したま
ま、テスト及びバーンインを行うことが可能である。
【0006】
【発明が解決しようとする課題】従来の半導体装置の試
験装置は以上のように構成されているので、半導体装置
をボードから抜き差しせずに、テスト及びバーンインが
可能である一方、テストボード単位でテストを行う際
に、信号線2がICソケット6を貫通しているため、テ
スタより入力された信号は直接ICソケット6へ伝達さ
れる信号とテストボードの末端で反射して戻る信号と
が、互いにぶつかりあい、高精度のテストができないと
いう問題点があった。
験装置は以上のように構成されているので、半導体装置
をボードから抜き差しせずに、テスト及びバーンインが
可能である一方、テストボード単位でテストを行う際
に、信号線2がICソケット6を貫通しているため、テ
スタより入力された信号は直接ICソケット6へ伝達さ
れる信号とテストボードの末端で反射して戻る信号と
が、互いにぶつかりあい、高精度のテストができないと
いう問題点があった。
【0007】この発明は上記のような問題点を解消する
ためになされたもので、半導体装置をボードに差したま
ま、目的に応じた試験、例えば、テスト時には高精度
に、バーンイン時には大量に、試験ができる半導体装置
の試験装置を得ることを目的とする。
ためになされたもので、半導体装置をボードに差したま
ま、目的に応じた試験、例えば、テスト時には高精度
に、バーンイン時には大量に、試験ができる半導体装置
の試験装置を得ることを目的とする。
【0008】
【課題を解決するための手段】この発明に係る半導体装
置の試験装置は、バーンイン処理、及びテストを行う半
導体装置の試験装置において、テストすべき半導体装置
を挿入する複数のICソケットと、エッジコネクタから
前記ICソケットのそれぞれに至る一経路の信号線とを
有する複数のテストボードと、前記テストボードを挿入
する複数のコネクタを有するマザーボードとを備え、バ
ーンイン処理にあたっては、前記複数のコネクタに前記
複数のテストボードを挿入した前記マザーボードを該処
理に供し、テストにあたっては、前記テストボードを該
テストに供するものである。
置の試験装置は、バーンイン処理、及びテストを行う半
導体装置の試験装置において、テストすべき半導体装置
を挿入する複数のICソケットと、エッジコネクタから
前記ICソケットのそれぞれに至る一経路の信号線とを
有する複数のテストボードと、前記テストボードを挿入
する複数のコネクタを有するマザーボードとを備え、バ
ーンイン処理にあたっては、前記複数のコネクタに前記
複数のテストボードを挿入した前記マザーボードを該処
理に供し、テストにあたっては、前記テストボードを該
テストに供するものである。
【0009】
【作用】この発明における半導体装置の試験装置は半導
体装置をボードに挿入したまま、複数のテストボードを
挿入したマザーボードをバーンイン処理し、当該複数の
テストボードを各テストボードごとにテストに供するこ
とが可能であり、テストボードのコネクタより入力され
る信号経路がICソケットまで分枝しないため、テスト
時には反射波形を防止した高精度の試験ができる。
体装置をボードに挿入したまま、複数のテストボードを
挿入したマザーボードをバーンイン処理し、当該複数の
テストボードを各テストボードごとにテストに供するこ
とが可能であり、テストボードのコネクタより入力され
る信号経路がICソケットまで分枝しないため、テスト
時には反射波形を防止した高精度の試験ができる。
【0010】
【実施例】以下、この発明の一実施例を図について説明
する。図1において、1はテストボード、2はこのテス
トボード1上に配線された信号線、4は複数のテストボ
ード1を並列に配線するためのマザーボード、3aはテ
ストボード1とマザーボード4を電気的に接続するため
のコネクタ、3bはテストボードエッジコネクタ、5は
バーンイン装置から信号を受け取るためのマザーボード
エッジコネクタ、6は半導体装置を挿入するためのIC
ソケットである。
する。図1において、1はテストボード、2はこのテス
トボード1上に配線された信号線、4は複数のテストボ
ード1を並列に配線するためのマザーボード、3aはテ
ストボード1とマザーボード4を電気的に接続するため
のコネクタ、3bはテストボードエッジコネクタ、5は
バーンイン装置から信号を受け取るためのマザーボード
エッジコネクタ、6は半導体装置を挿入するためのIC
ソケットである。
【0011】次に動作について説明する。まず、バーン
イン時には、複数のテストボード1のエッジコネクタ3
bをマザーボード4のコネクタ3aに挿入し、電気的に
接続する。この状態にてマザーボードエッジコネクタ5
をバーンイン装置側の信号コネクタに挿入すると、バー
ンイン装置ドライバより発生した信号が信号線2を伝達
し、テストボード1上のICソケット6まで伝達し、こ
のソケットに半導体装置を挿入することでバーンインが
可能となる。この時、信号波形の立上り,立下り時間は
複数のテストボードの配線容量のためなまりが発生する
が、これは差し支えない。
イン時には、複数のテストボード1のエッジコネクタ3
bをマザーボード4のコネクタ3aに挿入し、電気的に
接続する。この状態にてマザーボードエッジコネクタ5
をバーンイン装置側の信号コネクタに挿入すると、バー
ンイン装置ドライバより発生した信号が信号線2を伝達
し、テストボード1上のICソケット6まで伝達し、こ
のソケットに半導体装置を挿入することでバーンインが
可能となる。この時、信号波形の立上り,立下り時間は
複数のテストボードの配線容量のためなまりが発生する
が、これは差し支えない。
【0012】バーンイン終了後、ICソケット6に挿入
した半導体装置はそのままの状態にてテストをすること
ができる。まず、テストボード1のエッジコネクタ3b
をマザーボード4のコネクタ3aより抜き、独立した1
枚のテストボード1をテスターステーションのコネクタ
に接続して高精度の電気的試験を行う。この時、入力波
形の立上り,立下り時間は配線長が短いため急峻とな
り、精度の高い試験ができる。また、信号線2がエッジ
コネクタ3bからICソケット6まで分枝せず一経路と
なるため、反射波形を防止することができる。
した半導体装置はそのままの状態にてテストをすること
ができる。まず、テストボード1のエッジコネクタ3b
をマザーボード4のコネクタ3aより抜き、独立した1
枚のテストボード1をテスターステーションのコネクタ
に接続して高精度の電気的試験を行う。この時、入力波
形の立上り,立下り時間は配線長が短いため急峻とな
り、精度の高い試験ができる。また、信号線2がエッジ
コネクタ3bからICソケット6まで分枝せず一経路と
なるため、反射波形を防止することができる。
【0013】このような本実施例によれば、半導体装置
をICソケットに挿入したまま、テスト及びバーンイン
を行う半導体装置の試験装置において、マザーボードを
用いてバーンインを行うようにし、テストボードの信号
線がエッジコネクタからICソケットまで分枝せず一経
路となるように構成したため、テストボード単体にて高
精度の試験ができる。
をICソケットに挿入したまま、テスト及びバーンイン
を行う半導体装置の試験装置において、マザーボードを
用いてバーンインを行うようにし、テストボードの信号
線がエッジコネクタからICソケットまで分枝せず一経
路となるように構成したため、テストボード単体にて高
精度の試験ができる。
【0014】
【発明の効果】以上のように、この発明の、半導体装置
をICソケットに挿入したまま、テスト及びバーンイン
を行う半導体装置の試験装置によれば、複数のテストボ
ードを挿入したマザーボードを用いてバーンインを行う
ようにし、信号線がエッジコネクタからICソケットま
で分枝せず一経路となるように構成したテストボードご
とを用いてテストを行うようにしたので、バーンイン時
に大量に試験ができるばかりでなく、テストボード単体
にて高精度の試験ができるという効果がある。
をICソケットに挿入したまま、テスト及びバーンイン
を行う半導体装置の試験装置によれば、複数のテストボ
ードを挿入したマザーボードを用いてバーンインを行う
ようにし、信号線がエッジコネクタからICソケットま
で分枝せず一経路となるように構成したテストボードご
とを用いてテストを行うようにしたので、バーンイン時
に大量に試験ができるばかりでなく、テストボード単体
にて高精度の試験ができるという効果がある。
【図1】この発明の一実施例による半導体装置の試験装
置を示す斜視図である。
置を示す斜視図である。
【図2】従来の半導体装置の試験装置を示す正面図であ
る。
る。
1 テストボード 2 信号線 3a テストボードエッジコネクタ 3b コネクタ 4 マザーボード 5 マザーボードエッジコネクタ 6 ICソケット
Claims (1)
- 【請求項1】 バーンイン処理、及びテストを行う半導
体装置の試験装置において、 テストすべき半導体装置を挿入する複数のICソケット
と、エッジコネクタから前記ICソケットのそれぞれに
至る一経路の信号線とを有する複数のテストボードと、 前記テストボードを挿入する複数のコネクタを有するマ
ザーボードとを備え、バーンイン処理にあたっては、前記複数のコネクタに前
記複数のテストボードを挿入した前記マザーボードを該
処理に供し、 テストにあたっては、前記テストボードを該テストに供
する ことを特徴とする半導体装置の試験装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3290828A JP2721060B2 (ja) | 1991-10-08 | 1991-10-08 | 半導体装置の試験装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3290828A JP2721060B2 (ja) | 1991-10-08 | 1991-10-08 | 半導体装置の試験装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0599982A JPH0599982A (ja) | 1993-04-23 |
JP2721060B2 true JP2721060B2 (ja) | 1998-03-04 |
Family
ID=17761014
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3290828A Expired - Fee Related JP2721060B2 (ja) | 1991-10-08 | 1991-10-08 | 半導体装置の試験装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2721060B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN116047126B (zh) * | 2023-03-06 | 2024-04-19 | 长鑫存储技术有限公司 | 测试座、电路板、以及老化测试装置 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2746763B2 (ja) * | 1991-02-18 | 1998-05-06 | シャープ株式会社 | バーンイン装置およびこれを用いるバーンイン方法 |
-
1991
- 1991-10-08 JP JP3290828A patent/JP2721060B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH0599982A (ja) | 1993-04-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE60200992T2 (de) | "Timing"-Kalibrierung und -Verifikation von Testern für elektronische Schaltungen | |
TW200504377A (en) | Automated circuit board test actuator system | |
TW200815779A (en) | Compensation for voltage drop in automatic test equipment | |
US6924651B2 (en) | Printed board inspecting apparatus | |
US20040003328A1 (en) | Instrument initiated communication for automatic test equipment | |
US20040023560A1 (en) | Apparatus and method for a reversible emulator/target cable connector | |
US7523007B2 (en) | Calibration device | |
TWI418824B (zh) | 判斷通訊頻道中的抖動之方法和系統 | |
US20070022347A1 (en) | Systems, methods and computer programs for calibrating an automated circuit test system | |
US6798212B2 (en) | Time domain reflectometer probe having a built-in reference ground point | |
JPH04213079A (ja) | 任意波形の検査システム | |
JP2721060B2 (ja) | 半導体装置の試験装置 | |
US6323666B1 (en) | Apparatus and method for testing test burn-in board and device under test, and test burn-in board handler | |
US4091325A (en) | Verification technique for checking wrapped wire electronic boards | |
US6442718B1 (en) | Memory module test system with reduced driver output impedance | |
CN112485729A (zh) | 电连接器连接状态检测方法 | |
US5430383A (en) | Method for measuring capacitive loads | |
US5572669A (en) | Bus cycle signature system | |
CN111161788A (zh) | 一种存储器的老炼测试装置 | |
CN212009552U (zh) | 可插拔的板卡调试装置 | |
JP2624377B2 (ja) | バーンイン装置 | |
CN219285243U (zh) | 一种测试平台 | |
TWI783549B (zh) | 提高待測試電路板中腳位測試涵蓋率系統及其方法 | |
CN109840170A (zh) | Pcie信号量测电路 | |
KR930006962B1 (ko) | 반도체 시험방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |