CN115428139A - 可用于测量半导体装置偏移的具有装置级特征的偏移目标 - Google Patents

可用于测量半导体装置偏移的具有装置级特征的偏移目标 Download PDF

Info

Publication number
CN115428139A
CN115428139A CN202080099714.6A CN202080099714A CN115428139A CN 115428139 A CN115428139 A CN 115428139A CN 202080099714 A CN202080099714 A CN 202080099714A CN 115428139 A CN115428139 A CN 115428139A
Authority
CN
China
Prior art keywords
target
layer
dlst
typical minimum
offset
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202080099714.6A
Other languages
English (en)
Other versions
CN115428139B (zh
Inventor
R·弗克维奇
L·叶鲁舍米
R·约哈南
M·吉诺乌克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
KLA Corp
Original Assignee
KLA Tencor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by KLA Tencor Corp filed Critical KLA Tencor Corp
Publication of CN115428139A publication Critical patent/CN115428139A/zh
Application granted granted Critical
Publication of CN115428139B publication Critical patent/CN115428139B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G03F7/70625—Dimensions, e.g. line width, critical dimension [CD], profile, sidewall angle or edge roughness
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01B—MEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
    • G01B21/00—Measuring arrangements or details thereof, where the measuring technique is not covered by the other groups of this subclass, unspecified or not relevant
    • G01B21/22—Measuring arrangements or details thereof, where the measuring technique is not covered by the other groups of this subclass, unspecified or not relevant for measuring angles or tapers; for testing the alignment of axes
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G03F7/70633—Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

一种用于在晶片上制造功能性半导体装置时测量形成于所述晶片上的至少第一层与第二层之间的偏移的目标及其使用方法，所述功能性半导体装置包含功能性装置结构(FDST)，所述目标包含：多个测量结构(MST)，所述多个MST是所述第一层及所述第二层的部分；及多个类装置结构(DLST)，所述多个DLST是所述第一层及所述第二层中的至少一者的部分，所述DLST与所述FDST共享至少一个特性且所述MST不与所述FDST共享所述至少一个特性。

Description

可用于测量半导体装置偏移的具有装置级特征的偏移目标
相关申请案的参考
特此参考2020年4月15日申请且标题为“用于准确度及装置相关性的独立叠加目标(INDIE OVERLAY TARGETS FOR ACCURACY AND DEVICE CORRELATION)”的序列号为63/010,096的美国临时专利申请案，所述申请案的公开内容特此以引用方式并入且特此主张其优先权。
还参考与本申请案的标的物相关的申请人的下列专利及专利申请案，所述申请案的公开内容特此以引用方式并入：
标题为“用于确定叠加的设备及方法及其用途(APPARATUS AND METHODS FORDETERMINING OVERLAY AND USES OF SAME)”的第7,608,468号美国专利；
标题为“叠加计量及控制方法(OVERLAY METROLOGY AND CONTROL METHOD)”的第7,804,994号美国专利；
标题为“多层叠加计量目标及互补叠加计量测量***(MULTI-LAYER OVERLAYMETROLOGY TARGET AND COMPLIMENTARY OVERLAY METROLOGY MEASUREMENT SYSTEMS)”的第9,927,718号美国专利；
标题为“复合成像计量目标(COMPOUND IMAGING METROLOGY TARGETS)”的第10,527,951号美国专利；
标题为“使用散射测量检测叠加误差的设备及方法(APPARATUS AND METHODS FORDETECTING OVERLAY ERRORS USING SCATTEROMETRY)”的第1,570,232号欧洲专利；
2019年4月10日申请的且标题为“叠纹目标及其在测量半导体装置的偏移中的使用方法(
Figure BDA0003883996640000011
TARGET AND METHOD FOR USING THE SAME IN MEASURINGMISREGISTRATION OF SEMICONDUCTOR DEVICES)”的第PCT/US2019/026686号PCT专利申请案；及
2019年6月4日申请且标题为“使用组合光学及电子束技术的偏移测量(MISREGISTRATION MEASUREMENTS USING COMBINED OPTICAL AND ELECTRON BEAMTECHNOLOGY)”的第PCT/US2019/035282号PCT申请案。
技术领域
本发明大体上涉及半导体装置制造时的偏移测量。
背景技术
已知用于测量半导体装置制造时的偏移的各种方法及***。
发明内容
本发明寻求提供用于测量半导体装置制造时的偏移的改进方法及***。
因此，根据本发明的优选实施例提供一种用于在晶片上制造功能性半导体装置时测量形成于所述晶片上的至少第一层与第二层之间的偏移的目标，所述功能性半导体装置包含功能性装置结构(FDST)，所述目标包含：多个测量结构(MST)，所述多个MST是所述第一层及所述第二层的部分；及多个类装置结构(DLST)，所述多个DLST是所述第一层及所述第二层中的至少一者的部分，所述DLST与所述FDST共享至少一个特性且所述MST不与所述FDST共享所述至少一个特性。
根据本发明的优选实施例，所述至少一个特性包含典型最小尺寸的量级程度、形状及填充密度的量级程度中的至少一者。
在本发明的实施例中，在所述第一层及所述第二层两者上形成所述DLST。优选地，在所述MST之间形成所述DLST。在本发明的优选实施例中，其中所述DLST的填充密度大于0.5。
根据本发明的优选实施例，所述特性是典型最小尺寸的量级程度，且其中所述MST的典型最小尺寸与所述FDST的典型最小尺寸的比是至少1.7，且所述DLST的典型最小尺寸与所述FDST的所述典型最小尺寸的比在0.5到1.5之间。
根据本发明的优选实施例，所述特性是填充密度的量级程度，且其中所述MST界定形成于其之间的测量空间(MSP)，所述FDST界定形成于其之间的功能性装置空间(FDSP)且所述DLST界定形成于其之间的类装置空间(DLSP)，且其中所述MSP的典型最小尺寸与所述FDSP的典型最小尺寸的比是至少1.7，且所述DLSP的典型最小尺寸与所述FDSP的所述典型最小尺寸的比在0.5到1.5之间。
在本发明的实施例中，所述DLST在大体上平行于由所述第一层界定的平面的平面中相对于所述MST旋转。
在本发明的实施例中，所述MST中的每一者包含多个区段及多个对应区段空间。优选地，所述区段的典型最小尺寸与所述DLST的典型最小尺寸的比是至少1.1，且所述区段之间的空间的典型最小尺寸与所述DLST之间的空间的典型最小尺寸的比是至少1.1。在本发明的优选实施例中，所述DLST在大体上平行于由所述第一层界定的平面的平面中相对于所述区段旋转。
根据本发明的优选实施例，在所述晶片的裸片内形成所述目标，所述裸片包含所述功能性半导体装置。替代地，根据本发明的优选实施例，在所述晶片的切割道中形成所述目标，所述切割道大体上不含所述功能性半导体装置。
在本发明的优选实施例中，所述MST形成为先进成像度量裸片中(AIMiD)目标、先进成像度量(AIM)目标、框中框(BiB)目标、开花目标、叠纹目标、散射测量目标、电子束目标、混合散射测量电子束目标、混合成像电子束目标及可用于测量形成于所述晶片上的三个或更多层之间的偏移的目标中的至少一者的部分。
根据本发明的另一优选实施例也提供一种用于在制造功能性半导体装置时测量形成于晶片上的至少一个第一层与至少一个第二层之间的偏移的方法，所述功能性半导体装置包含功能性装置结构(FDST)，所述方法包含：提供其上形成目标的所述晶片，所述目标包含多个测量结构(MST)及多个类装置结构(DLST)，所述多个MST是所述第一层及所述第二层的部分，所述多个DLST是所述第一层及所述第二层中的至少一者的部分，且所述DLST与所述FDST共享至少一个特性且所述MST不与所述FDST共享所述特性；用偏移测量工具测量所述目标，借此产生输出信号；及分析所述输出信号，借此产生所述目标的所述层之间的偏移值。
优选地，所述MST可通过所述偏移度量工具解析，且所述MST之间的空间可通过所述偏移度量工具解析。在本发明的实施例中，所述DLST无法通过所述偏移度量工具解析，且所述DLST之间的空间无法通过所述偏移度量工具解析。
附图说明
将从结合图式进行的下列详细描述更完整地理解及了解本发明，在图式中：
图1是包含本发明的目标的晶片的简化大体上俯视平面说明；
图2A及2B分别是本发明的目标的实施例的简化大体上俯视平面及放大说明，图2B对应于图2A中由圆B指示的区域；
图3是本发明的目标的额外实施例的简化大体上俯视平面说明；
图4是本发明的目标的另一实施例的简化大体上俯视平面说明；
图5是本发明的目标的进一步实施例的简化大体上俯视平面说明；
图6是本发明的目标的又一额外实施例的简化大体上俯视平面说明；
图7是本发明的目标的又另一实施例的简化大体上俯视平面说明；及
图8是本发明的目标的进一步实施例的简化大体上俯视平面说明。
具体实施方式
下文参考图1到8描述的本发明的目标优选地在用于测量形成于晶片上的半导体装置的不同层之间的偏移的***及方法中使用，且通常形成用于半导体装置的制造过程的部分。通过下文参考图1到8描述的***及方法测量的偏移可用于调整半导体装置的制造过程的部分(例如光刻)，以改善所制造的半导体装置的各种层之间的偏移。
下文参考图1到8描述的目标包含优选地在晶片上形成半导体装置期间用晶片的至少两个层形成的测量结构。形成目标的层可为相互邻近层，但不需要如此，且可分离达在从50nm到超过10μm的范围中的高度。在合适偏移工具辐射源与每一层之间的任何材料对由辐射源产生的辐射至少部分透明。
通常，偏移度量工具测量目标，如下文参考图1到8描述，且返回经测量目标的偏移值。假设经测量目标的偏移值几乎等同于形成于其上形成目标的晶片上的半导体装置的偏移。因此，目标的偏移值用于调整用于形成目标及半导体装置两者的制造工具，从而使层更紧密配准。
现在参考图1，其为包含本发明的目标的晶片的简化大体上俯视平面说明。应了解，图1中展示的大体上平坦表面界定x-y平面，且下文参考图1描述的所有尺寸是大体上平行于x-y平面的平面中的尺寸。进一步应了解，图1并未按比例绘制。进一步应了解，在本发明的优选实施例中，所展示的至少一些特征可且通常由也形成于晶片上的其它结构覆盖。
尤其在图1中所见，晶片100被划分为多个裸片110，所述多个裸片110由切割道120分开。通常，在裸片110内形成全功能性或部分功能性半导体装置130，特别例如晶体管、迹线、二极管及微机电***(MEMS)装置。功能性半导体装置130由功能性装置结构(FDST)132形成。FDST 132通过典型最小FDST尺寸DFDST特性化，其通常在2nm到200nm之间，且更通常地在5nm到80nm之间。FDST 132可为周期性的，但不需要如此。此外，FDST 132具有典型FDST形状，特别例如矩形、圆形、三角形、十字形、正方形或以各种角度结合在一起的多个杆。
FDST 132优选地界定多个对应功能性装置空间(FDSP)134。FDSP 134通过典型最小FDSP尺寸DFDSP特性化，其通常在2nm到200nm之间，且更通常地在5nm到80nm之间。
在下文参考图2A到8进行详细描述的目标150可形成于包含功能性半导体装置130的裸片110及大体上不含功能性半导体装置130的切割道120的任一者或两者内。
现参考图2A到8，其为目标150的各种实施例的简化大体上俯视平面说明。应了解，图2A到8中展示的大体上平坦表面各自界定x-y平面，且下文参考图2A到8描述的所有尺寸是大体上平行于x-y平面的平面中的尺寸。进一步应了解，图2A到8并未按比例绘制。进一步应了解，在本发明的优选实施例中，所展示的至少一些特征可且通常由也形成于晶片上的其它结构覆盖。
目标150中的每一者通常具有在2,500μm2到10,000μm2之间的面积。如图2A到8中所见，目标150中的每一者优选地包含多个测量结构(MST)202。MST 202优选地界定多个对应测量空间(MSP)204。
MST 202包含多个第一MST 210及多个第二MST 220，所述多个第一MST 210形成为形成于晶片100上的第一层212的部分，所述多个第二MST 220形成为形成于晶片100上的第二层222的部分。应了解，第一层212界定大体上平行于图2A到8中展示的x-y平面的平面。MST 202中的每一者具有典型最小MST尺寸DMST。优选地，典型最小MST尺寸DMST在10nm到1800nm之间。典型最小MST尺寸DMST的值对于MST 202中的每一者可相同或对于MST 202中的每一者可不同。优选地，多个第一MST 210全部具有相同典型最小MST尺寸DMST值且多个第二MST 220全部具有相同典型最小MST尺寸DMST值。如果典型最小MST尺寸DMST对于所有MST 202并不相同，那么应理解，如与其它尺寸(例如DFDST)相比所参考的典型最小MST尺寸DMST的值是指典型最小MST尺寸DMST的平均值。
在本发明的一个实施例中，MST 202及FDST 132通过典型最小尺寸的不同量级程度特性化，其特性化结构的典型最小尺寸的大小尺度。在此实施例中，典型最小MST尺寸DMST与典型最小FDST尺寸DFDST的比优选地在1.7到5之间，且更优选地在2到4.5之间，且更优选地在2.5到4之间，且又更优选地在3到3.5之间。
此外，MST 202具有典型MST形状，特别例如矩形、圆形、三角形、十字形或正方形。在本发明的一个实施例中，典型MST形状及典型FDST形状是不同的。
类似地，MSP 204包含多个第一MSP 224及多个第二MSP 226，所述多个第一MSP224形成形成于晶片100上的第一层212的部分，所述多个第二MSP 226形成形成于晶片100上的第二层222的部分。MSP 204中的每一者具有典型最小MSP尺寸DMSP。优选地，DMSP在10nm到1800nm之间。典型最小MSP尺寸DMSP的值对于MSP 204中的每一者可相同或对于MST 204中的每一者可不同。优选地，多个第一MSP 224全部具有相同典型最小MSP尺寸DMSP值且多个第二MSP 226全部具有相同典型最小MSP尺寸DMSP值。如果典型最小MSP尺寸DMSP对于所有MSP204并不相同，那么应理解，如与其它尺寸(例如DFDSP)相比所参考的典型最小MSP尺寸DMSP的值是指典型最小MSP尺寸DMSP的平均值。
应理解，典型最小MST尺寸DMST及典型最小MSP尺寸DMSP一起确定MST 202的填充密度，其特性化给定区域内形成多少MST 202。类似地，典型最小FDST尺寸DFDST及典型最小FDSP尺寸DFDSP一起确定FDST 132的填充密度，其特性化给定区域内形成多少FDST 132。类似地，填充密度的量级程度特性化给定区域内形成的结构的数目的大小尺度。
在本发明的一个实施例中，MST 202及FDST 132通过填充密度的不同量级程度特性化。在此实施例中，典型最小MSP尺寸DMSP与典型最小FDSP尺寸DFDSP的比优选地在1.7到5之间，且更优选地在2到4.5之间，且更优选地在2.5到4之间，且又更优选地在3到3.5之间。
本发明的特定特征是在MSP 204内优选地形成多个类装置结构(DLST)230。在本发明的一个实施例中，尤其如图4及6中所见，DLST 230仅形成于第一MSP 224内。在本发明的另一实施例中，尤其如图3中所见，DLST 230仅形成于第二MSP 226内。在本发明的又另一实施例中，尤其如图2A、5、7及8中所见，DLST 230形成于第一MSP 224及第二MSP 226两者中。应了解，尽管目标150的特定实施例在本文中被展示且描述为包含形成于多个MSP 224及226中的特定一者或两者内，但本文描述的目标150的任何实施例可用仅在MSP 224内形成、仅在MSP 226内形成或在MSP 224及226两者内形成的DLST 230形成。应了解，DLST 230可为周期性的，但不需要如此。另外应了解，在MSP 224内形成的DLST 230不需要与在MSP 226内形成的DLST 230相同。
DLST 230中的每一者具有典型最小DLST尺寸DDLST。优选地，典型最小DLST尺寸DDLST在2nm到200nm之间，且更通常地在5nm到80nm之间。典型最小DLST尺寸DDLST的值对于DLST230中的每一者可相同或对于DLST 230中的每一者可不同。如果典型最小DLST尺寸DDLST对于所有DLST 230并不相同，那么应理解，如与其它尺寸(例如DFDST)相比所参考的典型最小DLST尺寸DDLST的值是指典型最小DLST尺寸DDLST的平均值。
在本发明的优选实施例中，DLST 230及FDST 132通过典型最小尺寸的相同量级程度特性化，其特性化结构的典型最小尺寸的大小尺度。在此实施例中，典型最小DLST尺寸DDLST与典型最小FDST尺寸DFDST的比优选地在0.5到1.5之间，且更优选地在0.6到1.4之间，且更优选地在0.7到1.3之间，且更优选地在0.8到1.2之间，且又更优选地在0.9到1.1之间。
此外，DLST 230具有典型DLST形状，特别例如矩形、圆形、三角形、十字形或正方形。在本发明的优选实施例中，典型DLST形状尤其类似于典型FDST形状。因此，例如，如果FDST 132具有大体上圆形FDST形状，那么在本发明的优选实施例中，DLST 230具有大体上圆形DLST形状。类似地，如果(例如)FDST 132具有类似于字母E的FDST形状，那么在本发明的优选实施例中，DLST 230具有类似于字母E的DLST形状。
在本发明的优选实施例中，如尤其在图4及7中所见，DLST 230在大体上平行于通过第一层212界定的平面的平面中相对于MST 202旋转。因此，在此实施例中，DLST 230在图2A到8中展示的x-y平面中相对于MST 202旋转。应了解，尽管仅在图4及7中展示的目标150的实施例在本文中被展示且描述为包含在大体上平行于x-y平面的平面中相对于MST 202旋转的DLST 230，但本文描述的目标150的任何实施例可用在大体上平行于x-y平面的平面中相对于MST 202旋转的DLST 230形成。类似地，本文描述的目标150的任何实施例(包含图4及7中展示的所述实施例)可用在大体上平行于x-y平面的平面中不相对于MST 202旋转的DLST 230形成。
DLST 230优选地界定多个对应类装置空间(DLSP)240。DLSP 240中的每一者具有典型最小DLSP尺寸DDLSP。优选地，典型最小DLSP尺寸DDLSP在2nm到200nm之间，且更通常地在5nm到80nm之间。典型最小DLSP尺寸DDLSP的值对于DLSP 240中的每一者可相同或对于DLSP240中的每一者可不同。如果典型最小DLST尺寸DDLSP对于所有DLSP 240并不相同，那么应理解，如与其它尺寸(例如DFDSP)相比所参考的典型最小DLSP尺寸DDLSP的值是指典型最小DLSP尺寸DDLSP的平均值。
应了解，典型最小DLST尺寸DDLST及典型最小DLSP尺寸DDLSP一起确定DLST 230的填充密度，其特性化给定区域内形成多少DLST 230。优选地，DLST 230的填充密度大于0.5。
在本发明的优选实施例中，DLST 230及FDST 132通过填充密度的不同量级程度特性化。在此实施例中，典型最小DLSP尺寸DDLSP与典型最小FDSP尺寸DFDSP的比优选地在0.5到1.5之间，且更优选地在0.6到1.4之间，且更优选地在0.7到1.3之间，且更优选地在0.8到1.2之间，且又更优选地在0.9到1.1之间。因此，DLST 230的填充密度的量级程度大体上与FDST 132的填充密度的量级程度相同。
在本发明的一个实施例中，如尤其图6、7及8中所见，MST 202中的每一者是大体上单体元件。在本发明的另一实施例中，如尤其图2B、3及5中所见，MST 202中的每一者由多个区段252形成。区段252优选地界定多个对应区段空间254。此外，如尤其图4中所见，一些MST202可为大体上单体的，而其它MST 202可由区段252形成。应了解，尽管目标150的特定实施例在本文中被展示且描述为具有单体MST 202，目标150的特定实施例在本文中被展示且描述为包含区段252，且目标150的特定实施例被展示为包含单体MST 202及区段252两者，但本文中描述的目标150的任何实施例可用单体MST 202、区段252或单体MST 202及区段252的组合形成。
在本发明的一些实施例中，如尤其图3中所见，DLST 230形成于区段空间254中。
区段252中的每一者具有典型最小区段尺寸DSEG。优选地，典型最小区段尺寸DSEG在10nm到300nm之间，且更通常地在50nm到100nm之间。典型最小区段尺寸DSEG的值对于区段252中的每一者可相同或对于区段252中的每一者可不同。如果典型最小区段尺寸DSEG对于所有区段252并不相同，那么应理解，如与其它尺寸(例如DDLST)相比所参考的典型最小区段尺寸DSEG的值是指典型最小区段尺寸DSEG的平均值。优选地，典型最小区段尺寸DSEG与典型最小DLST尺寸DDLST的比是至少1.1，且更优选地是至少2。
此外，区段252具有典型区段形状，特别例如矩形、圆形、三角形、十字形或正方形。在本发明的优选实施例中，典型区段形状尤其不同于典型DLST形状。更特定来说，在本发明的此优选实施例中，用于测量目标150的合适偏移工具可容易在典型DLST形状与典型区段形状之间辨别。合适偏移测量工具可体现为(例如)ArcherTM750、ATLTM100或eDR7380TM，所有其可从美国加利福尼亚州米尔皮塔斯的科磊公司(KLA Corporation of Milpitas,CA,USA)购得。
因此，例如，如果DLST 230具有大体上圆形DLST形状，那么在本发明的优选实施例中，区段252优选地具有圆形以外的区段形状，例如正方形，如图3中所见。类似地，如果(例如)DLST 230具有大体上矩形DLST形状，那么在本发明的优选实施例中，区段252具有并非矩形的区段形状；例如，区段252可具有大体上三角形的区段形状。
在本发明的优选实施例中，如尤其在图4中所见，DLST 230在大体上平行于通过第一层212界定的平面的平面中相对于区段252旋转。因此，DLST 230在大体上平行于图2A到8中展示的x-y平面的平面中相对于区段252旋转。应了解，尽管仅在图4中展示的目标150的实施例在本文中被展示且描述为包含在大体上平行于x-y平面的平面中相对于区段252旋转的DLST 230，但本文描述的目标150的任何实施例可用在大体上平行于x-y平面的平面中相对于区段252旋转的DLST 230形成。类似地，本文描述的目标150的任何实施例(包含图4中展示的实施例)可用在大体上平行于x-y平面的平面中不相对于区段252旋转的DLST 230形成。
优选地，区段空间254中的每一者具有典型最小区段空间尺寸DSEGSP。优选地，典型最小区段空间尺寸DSEGSP在10nm到300nm之间，且更通常地在50nm到100nm之间。典型最小区段空间尺寸DSEGSP的值对于区段空间254中的每一者可相同或对于区段空间254中的每一者可不同。如果典型最小区段空间尺寸DSEGSP对于所有区段空间254并不相同，那么应理解，如与其它尺寸(例如DDLSP)相比所参考的典型最小区段空间尺寸DSEGSP的值是指典型最小区段空间尺寸DSEGSP的平均值。优选地，典型最小区段空间尺寸DSEGSP与典型最小DLSP尺寸DDLSP的比是至少1.1，且更优选地是至少2。
在本发明的优选实施例中，MST 202及MSP 204可通过合适偏移测量工具解析，而DLST 230、DLSP 240、区段252及区段空间254可能无法通过合适的偏移测量工具解析。合适偏移测量工具可体现为(例如)ArcherTM750、ATLTM100或eDR7380TM，所有其可从美国加利福尼亚州米尔皮塔斯的科磊公司购得。
目标150经设计以使用合适偏移测量工具来测量，借此产生输出信号，且分析输出信号优选地产生目标150的层212与214之间的偏移值。目标150的层212与214之间的偏移值优选地用作至少一些功能性半导体装置130的对应层212与214之间的偏移值，且优选地用于调整用于功能性半导体装置130的制造过程的部分(例如光刻)，以改善层212与214之间的偏移。
优选地，如与常规目标相比，在目标150中包含DLST 230改进形成目标150的层之间的实体偏移与形成功能性半导体装置130的对应层之间的实体偏移的相似性。此外，与常规目标相比，在目标150中包含DLST 230优选地改进在其测量时输出的偏移值的精度。因此，在目标150的第一层212与第二层214之间测量的偏移值尤其适合用作功能性半导体装置130的对应层之间的偏移值及其调整。
更特定来说，形成DLST 230所通过的制造步骤与形成FDST 132所通过的制造步骤本质上相同。此类制造步骤可特别包含蚀刻、沉积及平坦化过程。由于目标150及功能性半导体装置130经历本质上相同的制造步骤，包含其中所包含的任何处理误差，因此形成目标150的层之间的偏移与形成功能性半导体装置130的对应层之间的偏移尤其类似。因此，在目标150的第一层212与第二层214之间测量的偏移值尤其适合用作功能性半导体装置130的对应层之间的偏移值及其调整。
根据本发明的优选实施例，在晶片100上形成多个目标150。在本发明的一个实施例中，使用制造工具的参数来制造晶片(典型地为实验设计(DOE)晶片)上的一些目标150，所述参数有意地不同于用于在DOE晶片上制造其它目标150的制造工具的参数。例如，DOE上的一些目标150在典型最小MST尺寸DMST、典型最小MSP尺寸DMSP、典型最小DLST尺寸DDLST、典型最小DLSP尺寸DDLSP、典型最小区段尺寸DSEG、典型最小区段空间尺寸DSEGSP、典型MST形状、典型DLST形状、典型区段形状、大体上平行于x-y平面的平面中的MST定向、大体上平行于x-y平面的平面中的DLST定向或大体上平行于x-y平面的平面中的区段定向中的至少一者上彼此不同。因此，DOE晶片上的各种目标150的第一层212与第二层214之间的偏移的适当测量提供与制造过程变化相关的数据，且因此允许用户更优选地调整用于形成DOE晶片的制造工具的参数。
另外，应了解，在目标150中包含DLST 230产生偏移数据输出，其可以有意义方式依据由适当偏移测量工具使用的测量参数(例如入射辐射的波长)而变化。因此，在测量目标150的第一层212与第二层214之间的偏移时提供的偏移值相对于在测量常规目标的层之间的偏移时提供的偏移值尤其稳健，且因此尤其适用于用作功能性半导体装置130的对应层之间的实际偏移值及其调整。
此外，如相较于与常规目标一起形成的功能性半导体装置130的制造良率，在目标150中包含DLST 230优选地增大功能性半导体装置130及形成于晶片100上的目标150两者的制造良率。更特定来说，在目标150中包含DLST 230减小与目标150相关联的尺寸及节距同与功能性半导体装置130相关联的尺寸及节距之间的不匹配。减小的尺寸及节距不匹配改进复杂的制造设计，例如光学近接性校正(OPC)。因此，如相较于与常规目标一起形成的功能性半导体装置130的制造良率，功能性半导体装置130及形成于晶片100上的目标150两者优选地具有改进的制造良率。
如尤其图2A及2B中所见，目标150可体现为先进成像度量(AIM)目标，其类似于标题为“复合成像计量目标”的第10,527,951号美国专利中描述的目标。当目标150体现为AIM目标时，目标特征202一起形成AIM目标，且类装置特征230形成于通常存在于此常规AIM目标中的空间214及224中。
如尤其图3中所见，目标150可体现为AIM裸片中(AIMid)目标，其类似于标题为“复合成像计量目标”的第10,527,951号美国专利中描述的目标。当目标150体现为AIMid目标时，目标特征202一起形成AIMid目标，且类装置特征230形成于通常存在于此常规AIMid目标中的空间214及224中。
如尤其图4中所见，目标150可体现为框中框(BiB)目标，其类似于标题为“叠加计量及控制方法”的第7,804,994号美国专利中描述的目标。当目标150体现为BiB目标时，目标特征202一起形成BiB目标，且类装置特征230形成于通常存在于此常规BiB目标中的空间214及224中。
如尤其图5中所见，目标150可体现为开花或微开花目标，其类似于C.P.奥斯尼特(C.P.Ausschnitt)、J.晨星(J.Morningstar)、W.穆斯(W.Muth)、J.施耐德(J.Schneider)、R.J.耶顿(R.J.Yerdon)、L.A.宾斯(L.A.Binns)、N.P.史密斯(N.P.Smith)的“多层叠加计量(Multilayer overlay metrology)”，Proc.SPIE 6152，微光刻XX的计量、检验及过程控制(Metrology,Inspection,and Process Control for Microlithography XX)，615210(2006年3月24日)中描述的目标。当目标150体现为开花或微开花目标时，目标特征202一起形成开花或微开花目标，且类装置特征230形成于通常存在于此常规开花或微开花目标中的空间214及224中。
如尤其图6中所见，目标150可体现为叠纹目标，其类似于2019年4月10日申请且标题为“叠纹目标及其在测量半导体装置的偏移中的使用方法”的第PCT/US2019/026686号PCT专利申请案中描述的目标。当目标150体现为叠纹目标时，目标特征202一起形成叠纹目标，且类装置特征230形成于通常存在于此常规叠纹目标中的空间214及224中。
如尤其图7中所见，目标150可体现为散射测量目标，其类似于标题为“使用散射测量检测叠加误差的设备及方法”的第1,570,232号欧洲专利中描述的目标。当目标150体现为散射测量目标时，目标特征202一起形成散射测量目标，且类装置特征230形成于通常存在于此常规散射测量目标中的空间214及224中。
如尤其图8中所见，目标150可体现为电子束目标，其类似于标题为“用于确定叠加的设备及方法及其用途”的第7,608,468号美国专利中描述的目标。当目标150体现为电子束目标时，目标特征202一起形成电子束目标，且类装置特征230形成于通常存在于此常规电子束目标中的空间214及224中。
应了解，目标150可另外体现为除图2A到8中展示的目标之外的目标。在此情况中，目标特征202一起形成额外实施例的目标，且类装置特征230形成于通常存在于如在额外实施例中使用的此常规目标中的空间214及224中。此目标可特别包含混合成像电子束目标及混合散射测量电子束目标，类似于2019年6月4日申请且标题为“使用组合光学及电子束技术的偏移测量”的第PCT/US2019/035282号PCT申请案中描述的目标，且包含可用于测量形成于晶片100上的三个或更多层之间的偏移的目标，类似于标题为“多层叠加计量目标及互补叠加计量测量***”的第9,927,718号美国专利中描述的目标。
所属领域的技术人员将了解，本发明不限于在上文中已特定展示及描述的内容。本发明的范围包含上文描述的各种特征的组合及子组合两者以及其修改，其全部不在先前技术中。

Claims (20)

1.一种用于在晶片上制造功能性半导体装置时测量形成于所述晶片上的至少第一层与第二层之间的偏移的目标，所述功能性半导体装置包含功能性装置结构(FDST)，所述目标包括：
多个测量结构(MST)，所述多个MST是所述第一层及所述第二层的部分；及
多个类装置结构(DLST)，所述多个DLST是所述第一层及所述第二层中的至少一者的部分，
所述DLST与所述FDST共享至少一个特性；且
所述MST不与所述FDST共享所述至少一个特性。
2.根据权利要求1所述的目标，且其中所述至少一个特性包含以下中的至少一者：
典型最小尺寸的量级程度；
形状；及
填充密度的量级程度。
3.根据权利要求1或权利要求2所述的目标，且其中所述DLST形成于所述第一层及所述第二层两者上。
4.根据权利要求1到3中任一权利要求所述的目标，且其中所述DLST形成于所述MST之间。
5.根据权利要求1到4中任一权利要求所述的目标，且其中所述DLST的填充密度大于0.5。
6.根据权利要求1所述的目标，且其中所述特性是典型最小尺寸的量级程度，且其中：
所述MST的典型最小尺寸与所述FDST的典型最小尺寸的比是至少1.7；且
所述DLST的典型最小尺寸与所述FDST的所述典型最小尺寸的比在0.5到1.5之间。
7.根据权利要求1所述的目标，且其中所述特性是填充密度的量级程度，且其中所述MST界定在其之间形成的测量空间(MSP)，所述FDST界定在其之间形成的功能性装置空间(FDSP)，且所述DLST界定在其之间形成的类装置空间(DLSP)，且其中：
所述MSP的典型最小尺寸与所述FDSP的典型最小尺寸的比是至少1.7；且
所述DLSP的典型最小尺寸与所述FDSP的所述典型最小尺寸的比在0.5到1.5之间。
8.根据权利要求1到7中任一权利要求所述的目标，且其中所述DLST在大体上平行于由所述第一层界定的平面的平面中相对于所述MST旋转。
9.根据权利要求1到8中任一权利要求所述的目标，且其中所述MST中的每一者包括：
多个区段；及
多个对应区段空间。
10.根据权利要求9所述的目标，且其中所述区段的典型最小尺寸与所述DLST的典型最小尺寸的比是至少1.1。
11.根据权利要求9或权利要求10所述的目标，且其中所述区段之间的空间的典型最小尺寸与所述DLSP之间的空间的典型最小尺寸的比是至少1.1。
12.根据权利要求9到11中任一权利要求所述的目标，且其中所述DLST在大体上平行于由所述第一层界定的平面的平面中相对于所述区段旋转。
13.根据权利要求1到12中任一权利要求所述的目标，且其中所述目标形成于所述晶片的裸片内，所述裸片包括所述功能性半导体装置。
14.根据权利要求1到12中任一权利要求所述的目标，且其中所述目标形成于所述晶片的切割道中，所述切割道大体上不含所述功能性半导体装置。
15.根据权利要求1到14中任一权利要求所述的目标，且其中所述MST形成为以下中的至少一者的部分：
先进成像度量裸片中(AIMid)目标；
先进成像度量(AIM)目标；
框中框(BiB)目标；
开花目标；
叠纹目标；
散射测量目标；
电子束目标；
混合散射测量电子束目标；
混合成像电子束目标；及
可用于测量形成于所述晶片上的三个或更多层之间的偏移的目标。
16.一种在制造功能性半导体装置时测量形成于晶片上的至少一个第一层与至少一个第二层之间的偏移的方法，所述功能性半导体装置包含功能性装置结构(FDST)，所述方法包括：
提供其上形成目标的所述晶片，所述目标包括：
多个测量结构(MST)，所述多个MST是所述第一层及所述第二层的部分；及
多个类装置结构(DLST)，所述多个DLST是所述第一层及所述第二层中的至少一者的部分，且所述DLST与所述FDST共享至少一个特性且所述MST不与所述FDST共享所述特性；
用偏移测量工具测量所述目标，从而产生输出信号；及
分析所述输出信号，从而产生所述目标的所述层之间的偏移值。
17.根据权利要求16所述的方法，且其中所述MST可通过所述偏移度量工具解析。
18.根据权利要求16或权利要求17所述的方法，且其中所述MST之间的空间可通过所述偏移度量工具解析。
19.根据权利要求16到18中任一权利要求所述的方法，且其中所述DLST无法通过所述偏移度量工具解析。
20.根据权利要求16到19中任一权利要求所述的方法，且其中所述DLST之间的空间无法通过所述偏移度量工具解析。
CN202080099714.6A 2020-04-15 2020-06-25 可用于测量半导体装置偏移的具有装置级特征的偏移目标 Active CN115428139B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US202063010096P 2020-04-15 2020-04-15
US63/010,096 2020-04-15
PCT/US2020/039475 WO2021211154A1 (en) 2020-04-15 2020-06-25 Misregistration target having device-scaled features useful in measuring misregistration of semiconductor devices

Publications (2)

Publication Number Publication Date
CN115428139A true CN115428139A (zh) 2022-12-02
CN115428139B CN115428139B (zh) 2024-04-12

Family

ID=78084586

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080099714.6A Active CN115428139B (zh) 2020-04-15 2020-06-25 可用于测量半导体装置偏移的具有装置级特征的偏移目标

Country Status (7)

Country Link
US (1) US11532566B2 (zh)
EP (1) EP4111495A4 (zh)
JP (1) JP7369306B2 (zh)
KR (1) KR102630496B1 (zh)
CN (1) CN115428139B (zh)
TW (1) TW202205032A (zh)
WO (1) WO2021211154A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11635682B2 (en) * 2019-06-26 2023-04-25 Kla Corporation Systems and methods for feedforward process control in the manufacture of semiconductor devices
KR102608079B1 (ko) * 2020-05-05 2023-11-29 케이엘에이 코포레이션 고 지형 반도체 스택들에 대한 계측 타겟들
US12014961B2 (en) * 2021-04-19 2024-06-18 Nanya Technology Corporation Method of semiconductor overlay measuring and method of semiconductor structure manufacturing
US11703767B2 (en) * 2021-06-28 2023-07-18 Kla Corporation Overlay mark design for electron beam overlay
TWI809931B (zh) * 2022-04-08 2023-07-21 南亞科技股份有限公司 具有疊對標記之半導體元件結構的製備方法

Citations (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030021465A1 (en) * 2000-08-30 2003-01-30 Michael Adel Overlay marks, methods of overlay mark design and methods of overlay measurements
US20030156276A1 (en) * 2002-02-20 2003-08-21 Micron Technology, Inc. Aberration mark and method for estimating overlay error and optical aberrations
US20030223630A1 (en) * 2002-02-15 2003-12-04 Kla-Tencor Corporation Overlay metrology and control method
WO2004053426A1 (en) * 2002-12-05 2004-06-24 Kla-Tencor Technologies Corporation Apparatus and methods for detecting overlay errors using scatterometry
US6982793B1 (en) * 2002-04-04 2006-01-03 Nanometrics Incorporated Method and apparatus for using an alignment target with designed in offset
US20060098199A1 (en) * 2000-10-26 2006-05-11 Mehrdad Nikoonahad Overlay error detection
US7408642B1 (en) * 2006-02-17 2008-08-05 Kla-Tencor Technologies Corporation Registration target design for managing both reticle grid error and wafer overlay
US20100005442A1 (en) * 2003-07-02 2010-01-07 Kla-Tencor Technologies Corporation Apparatus and Methods for Determining Overlay and Uses of Same
JP2011155119A (ja) * 2010-01-27 2011-08-11 Hitachi High-Technologies Corp 検査装置及び検査方法
US20130342831A1 (en) * 2012-06-26 2013-12-26 Kla-Tencor Corporation Device-like scatterometry overlay targets
CN105684127A (zh) * 2013-08-11 2016-06-15 科磊股份有限公司 用于半导体目标的度量的差分方法及设备
US20160179017A1 (en) * 2014-06-21 2016-06-23 Kla-Tencor Corporation Compound imaging metrology targets
US20160266505A1 (en) * 2015-01-30 2016-09-15 Kla-Tencor Corporation Device metrology targets and methods
US20170336198A1 (en) * 2016-04-22 2017-11-23 Kla-Tencor Corporation Apparatus and methods for detecting overlay errors using scatterometry
US20180188663A1 (en) * 2017-01-04 2018-07-05 Kla-Tencor Corporation Device-Like Metrology Targets
CN108292103A (zh) * 2015-09-30 2018-07-17 Asml荷兰有限公司 计量方法、目标和衬底
US20190179231A1 (en) * 2017-12-07 2019-06-13 Kla-Tencor Corporation Systems and methods for device-correlated overlay metrology
WO2019139685A1 (en) * 2018-01-12 2019-07-18 Kla-Tencor Corporation Metrology targets and methods with oblique periodic structures
US20190252270A1 (en) * 2017-11-29 2019-08-15 Kla-Tencor Corporation Measurement of Overlay Error Using Device Inspection System
CN110140087A (zh) * 2016-11-10 2019-08-16 Asml荷兰有限公司 使用叠层差异的设计和校正
US20200057388A1 (en) * 2018-08-14 2020-02-20 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming semiconductor structure and overlay error estimation

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7616313B2 (en) * 2006-03-31 2009-11-10 Kla-Tencor Technologies Corporation Apparatus and methods for detecting overlay errors using scatterometry
JP2007324371A (ja) * 2006-06-01 2007-12-13 Ebara Corp オーバーレイ検査用オーバーレイマーク及びレンズ収差調査用マーク
US8804137B2 (en) * 2009-08-31 2014-08-12 Kla-Tencor Corporation Unique mark and method to determine critical dimension uniformity and registration of reticles combined with wafer overlay capability
US9927718B2 (en) * 2010-08-03 2018-03-27 Kla-Tencor Corporation Multi-layer overlay metrology target and complimentary overlay metrology measurement systems
US8148232B2 (en) * 2010-08-11 2012-04-03 Taiwan Semiconductor Manufacturing Company, Ltd. Overlay mark enhancement feature
EP2458441B1 (en) * 2010-11-30 2022-01-19 ASML Netherlands BV Measuring method, apparatus and substrate
US9093458B2 (en) * 2012-09-06 2015-07-28 Kla-Tencor Corporation Device correlated metrology (DCM) for OVL with embedded SEM structure overlay targets
KR101740430B1 (ko) * 2013-03-20 2017-05-26 에이에스엠엘 네델란즈 비.브이. 마이크로구조체의 비대칭을 측정하는 방법 및 장치, 위치 측정 방법, 위치 측정 장치, 리소그래피 장치 및 디바이스 제조 방법
US9355208B2 (en) * 2013-07-08 2016-05-31 Kla-Tencor Corp. Detecting defects on a wafer
KR102387947B1 (ko) * 2017-11-21 2022-04-18 삼성전자주식회사 오버레이 패턴을 갖는 반도체 소자
US10446367B2 (en) * 2018-03-07 2019-10-15 Kla-Tencor Corporation Scan strategies to minimize charging effects and radiation damage of charged particle beam metrology system
US10579758B2 (en) * 2018-03-29 2020-03-03 Wipro Limited Method and system for implementation of user logic in a field programmable gate array device
US11971664B2 (en) * 2018-07-30 2024-04-30 Kla-Tencor Corporation Reducing device overlay errors
WO2020159560A1 (en) 2019-01-28 2020-08-06 Kla-Tencor Corporation Moiré target and method for using the same in measuring misregistration of semiconductor devices
CN113366619A (zh) 2019-02-15 2021-09-07 科磊股份有限公司 使用组合光学与电子束技术的偏移测量

Patent Citations (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030021465A1 (en) * 2000-08-30 2003-01-30 Michael Adel Overlay marks, methods of overlay mark design and methods of overlay measurements
US20060098199A1 (en) * 2000-10-26 2006-05-11 Mehrdad Nikoonahad Overlay error detection
US20030223630A1 (en) * 2002-02-15 2003-12-04 Kla-Tencor Corporation Overlay metrology and control method
US20030156276A1 (en) * 2002-02-20 2003-08-21 Micron Technology, Inc. Aberration mark and method for estimating overlay error and optical aberrations
US6982793B1 (en) * 2002-04-04 2006-01-03 Nanometrics Incorporated Method and apparatus for using an alignment target with designed in offset
WO2004053426A1 (en) * 2002-12-05 2004-06-24 Kla-Tencor Technologies Corporation Apparatus and methods for detecting overlay errors using scatterometry
US20100005442A1 (en) * 2003-07-02 2010-01-07 Kla-Tencor Technologies Corporation Apparatus and Methods for Determining Overlay and Uses of Same
US7408642B1 (en) * 2006-02-17 2008-08-05 Kla-Tencor Technologies Corporation Registration target design for managing both reticle grid error and wafer overlay
JP2011155119A (ja) * 2010-01-27 2011-08-11 Hitachi High-Technologies Corp 検査装置及び検査方法
US20130342831A1 (en) * 2012-06-26 2013-12-26 Kla-Tencor Corporation Device-like scatterometry overlay targets
CN105684127A (zh) * 2013-08-11 2016-06-15 科磊股份有限公司 用于半导体目标的度量的差分方法及设备
US20160179017A1 (en) * 2014-06-21 2016-06-23 Kla-Tencor Corporation Compound imaging metrology targets
US20160266505A1 (en) * 2015-01-30 2016-09-15 Kla-Tencor Corporation Device metrology targets and methods
CN108292103A (zh) * 2015-09-30 2018-07-17 Asml荷兰有限公司 计量方法、目标和衬底
US20170336198A1 (en) * 2016-04-22 2017-11-23 Kla-Tencor Corporation Apparatus and methods for detecting overlay errors using scatterometry
CN110140087A (zh) * 2016-11-10 2019-08-16 Asml荷兰有限公司 使用叠层差异的设计和校正
US20180188663A1 (en) * 2017-01-04 2018-07-05 Kla-Tencor Corporation Device-Like Metrology Targets
US20190252270A1 (en) * 2017-11-29 2019-08-15 Kla-Tencor Corporation Measurement of Overlay Error Using Device Inspection System
US20190179231A1 (en) * 2017-12-07 2019-06-13 Kla-Tencor Corporation Systems and methods for device-correlated overlay metrology
WO2019139685A1 (en) * 2018-01-12 2019-07-18 Kla-Tencor Corporation Metrology targets and methods with oblique periodic structures
US20200057388A1 (en) * 2018-08-14 2020-02-20 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming semiconductor structure and overlay error estimation

Also Published As

Publication number Publication date
JP2023522847A (ja) 2023-06-01
JP7369306B2 (ja) 2023-10-25
CN115428139B (zh) 2024-04-12
KR102630496B1 (ko) 2024-01-29
WO2021211154A1 (en) 2021-10-21
EP4111495A1 (en) 2023-01-04
KR20230002526A (ko) 2023-01-05
EP4111495A4 (en) 2024-04-10
TW202205032A (zh) 2022-02-01
US11532566B2 (en) 2022-12-20
US20220013468A1 (en) 2022-01-13

Similar Documents

Publication Publication Date Title
CN115428139A (zh) 可用于测量半导体装置偏移的具有装置级特征的偏移目标
CN108401437B (zh) 用于高高宽比结构的x光散射测量计量
US10107765B2 (en) Apparatus, techniques, and target designs for measuring semiconductor parameters
TW556297B (en) Line-on-line structure, line-in-line structure, and method for multi-orientation of orthogonal pairs
US7656528B2 (en) Periodic patterns and technique to control misalignment between two layers
US8143731B2 (en) Integrated alignment and overlay mark
US7477396B2 (en) Methods and systems for determining overlay error based on target image symmetry
US20070229829A1 (en) Apparatus and methods for detecting overlay errors using scatterometry
US20130120739A1 (en) Structure for critical dimension and overlay measurement
WO2015080858A1 (en) Target element types for process parameter metrology
US20180329312A1 (en) Method of determining an overlay error, manufacturing method and system for manufacturing of a multilayer semiconductor device, and semiconductor device manufactured thereby
US20030095247A1 (en) Photomask for aberration measurement, aberration measurement method unit for aberration measurement and manufacturing method for device
US8048589B2 (en) Phase shift photomask performance assurance method
US20170261317A1 (en) Alignment mark, method of measuring wafer alignment, and method of manufacturing a semiconductor device using the method of measuring wafer alignment
US9978625B2 (en) Semiconductor method and associated apparatus
US20210356873A1 (en) Metrology method and apparatus therefor
US11720031B2 (en) Overlay design for electron beam and scatterometry overlay measurements
US20230068016A1 (en) Systems and methods for rotational calibration of metrology tools
US20220415725A1 (en) Overlay mark design for electron beam overlay
TW202331424A (zh) 半導體裝置及其製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant