TWI809931B - 具有疊對標記之半導體元件結構的製備方法 - Google Patents

具有疊對標記之半導體元件結構的製備方法 Download PDF

Info

Publication number
TWI809931B
TWI809931B TW111122238A TW111122238A TWI809931B TW I809931 B TWI809931 B TW I809931B TW 111122238 A TW111122238 A TW 111122238A TW 111122238 A TW111122238 A TW 111122238A TW I809931 B TWI809931 B TW I809931B
Authority
TW
Taiwan
Prior art keywords
pattern
light
transmittance
wavelength
semiconductor device
Prior art date
Application number
TW111122238A
Other languages
English (en)
Other versions
TW202341402A (zh
Inventor
魏均諺
Original Assignee
南亞科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US17/716,112 external-priority patent/US20230326868A1/en
Priority claimed from US17/716,374 external-priority patent/US20230326869A1/en
Application filed by 南亞科技股份有限公司 filed Critical 南亞科技股份有限公司
Application granted granted Critical
Publication of TWI809931B publication Critical patent/TWI809931B/zh
Publication of TW202341402A publication Critical patent/TW202341402A/zh

Links

Landscapes

  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

本揭露提供一種具有疊對標記之半導體元件結構的製備方法。該半導體元件結構包含一基底、一第一發光特徵、一第一圖案以及一第二圖案。該第一發光特徵設置在該基底上。該第一圖案設置在該第一發光特徵上。該第二圖案設置在該第一圖案上。該第一發光特徵經配置以發射一第一波長的一光線。該第一圖案對該第一波長的該光線具有一第一穿透率。該第二圖案對該第一波長的該光線具有一第二穿透率。該第一穿透率不同於該第二穿透率。

Description

具有疊對標記之半導體元件結構的製備方法
本申請案主張美國第17/716,112及17/716,374號專利申請案之優先權(即優先權日為「2022年4月8日」),其內容以全文引用之方式併入本文中。
本揭露關於一種半導體元件結構的製備方法。特別是有關於一種具有一疊對標記結構之半導體元件結構的製備方法。
隨著半導體產業的發展,減少在微影製程中多個光阻圖案以及其多個底層圖案的多個疊對誤差則變得越來越重要。由於該等疊對標記結構的一當前層以及一預置層之間的多個光學影像不清晰等各種因素,正確測量疊對誤差則變得更加困難,因此開發了一種可以更精確地測量疊對誤差之一新的半導體元件結構及方法。
上文之「先前技術」說明僅提供背景技術,並未承認上文之「先前技術」說明揭示本揭露之標的,不構成本揭露之先前技術,且上文之「先前技術」之任何說明均不應作為本案之任一部分。
本揭露之一實施例提供一種半導體元件結構。該半導體元件結構包括一基底、一第一發光特徵、一第一圖案以及一第二圖案。該第一發光特徵設置在該基底上。該第一圖案設置在該第一發光特徵上。該第二圖案設置在該第一圖案上。該第一發光特徵經配置以發射一第一波長的一光線。該第一圖案對該第一波長的該光線具有一第一穿透率。該第二圖案對該第一波長的該光線具有一第二穿透率。該第一穿透率不同於該第二穿透率。
本揭露之另一實施例提供一種半導體元件結構。該半導體元件結構包括一基底、一第一發光特徵以及一疊對標記結構。該第一發光特徵設置該基底上。該第一發光特徵包括多個金屬離子,其用於發射具有一第一波長的一螢光。該疊對標記結構設置在該第一發光特徵上。該疊對標記結構經配置以吸收或反射從該第一發光特徵所發射的該螢光。
本揭露之再另一實施例提供一種半導體元件結構的製備方法。該製備方法包括提供一基底;形成一第一發光特徵在該基底上;形成一第一圖案在該第一發光特徵上;以及形成一第二圖案在該第一圖案上;其中該第一發光特徵經配置以發射一第一波長的一光線,且該第一圖案對該第一波長的該光線具有一第一穿透率,該第二圖案對該第一波長的該光線具有一第二穿透率,而該第一穿透率不同於該第二穿透率。
本揭露的該等實施例提供具有一發光特徵的一半導體元件結構。該發光特徵可經配置以發射螢光。該螢光可改善在一光學影像中之一疊對標記結構的一當前層與一預置層之間的對比。因此,可基於上述的光學影像而更精確地計算該疊對誤差。
上文已相當廣泛地概述本揭露之技術特徵及優點,俾使下文之本揭露詳細描述得以獲得較佳瞭解。構成本揭露之申請專利範圍標的之其它技術特徵及優點將描述於下文。本揭露所屬技術領域中具有通常知識者應瞭解,可相當容易地利用下文揭示之概念與特定實施例可作為修改或設計其它結構或製程而實現與本揭露相同之目的。本揭露所屬技術領域中具有通常知識者亦應瞭解,這類等效建構無法脫離後附之申請專利範圍所界定之本揭露的精神和範圍。
現在使用特定語言描述附圖中所示之本揭露的實施例或例子。應當理解,本揭露的範圍無意由此受到限制。所描述之實施例的任何修改或改良,以及本文件中描述之原理的任何進一步應用,所屬技術領域中具有通常知識者都認為是通常會發生的。元件編號可以在整個實施例中重複,但這並不一定意味著一個實施例的特徵適用於另一實施例,即使它們共享相同的元件編號。
應當理解,雖然用語「第一(first)」、「第二(second)」、「第三(third)」等可用於本文中以描述不同的元件、部件、區域、層及/或部分,但是這些元件、部件、區域、層及/或部分不應受這些用語所限制。這些用語僅用於從另一元件、部件、區域、層或部分中區分一個元件、部件、區域、層或部分。因此,以下所討論的「第一裝置(first element)」、「部件(component)」、「區域(region)」、「層(layer)」或「部分(section)」可以被稱為第二裝置、部件、區域、層或部分,而不背離本文所教示。
本文中使用之術語僅是為了實現描述特定實施例之目的,而非意欲限制本發明。如本文中所使用,單數形式「一(a)」、「一(an)」,及「該(the)」意欲亦包括複數形式,除非上下文中另作明確指示。將進一步理解,當術語「包括(comprises)」及/或「包括(comprising)」用於本說明書中時,該等術語規定所陳述之特徵、整數、步驟、操作、元件,及/或組件之存在,但不排除存在或增添一或更多個其他特徵、整數、步驟、操作、元件、組件,及/或上述各者之群組。
請參考圖1及圖2,圖1是頂視示意圖,例示本揭露一些實施例的晶圓10,而圖2是放大示意圖,例示本揭露一些實施例如圖1所示的一虛線區域。
如圖1及圖2所示,晶圓10是沿多個切割線30而切割成多個晶粒40。每一個晶粒40可包括半導體元件,而半導體圓件可包括主動元件及/或被動元件。主動元件可包括一記憶體元件(例如動態隨機存取記憶體(SRAM)元件、一靜態隨機存取記憶體(SRAM)元件等等)、一電源管理元件(例如電源管理積體電路(PMIC)元件)、一邏輯元件(例如系統上晶片(SoC)、中央處理單元(CPU)、圖形處理單元(GPU)、應用處理器(AP)、微處理器等等)、一射頻(RF)元件、一感測器元件、一微機電系統(MEMS)元件、一訊號處理元件(例如數位訊號處理(DSP)元件)、一前端元件(例如類比前端(AFE)元件)或是其他主動元件。被動元件可包括一電容器、一電阻器、一電感器、一熔絲或是其他被動元件。
如圖2所示,疊對標記結構21與22可設置在晶圓10上 在一些實施例中,疊對標記結構21或22可設置在該等切割線30上。疊對標記結構21或22可設置在每一個晶粒40之一邊圓的角落處。在一些實施例中,疊對標記結構21或22可設置在晶粒40的內側。在一些實施例中,疊對標記結構21可用於測量例如一光阻層之一開口的當前層在該半導體製造流程中是否精確地與一預置層對準。在一些實施例中,疊對標記結構21或22可用於在一當前層(或是一上層)與一預置層(或是一下層)之間產生一疊對誤差。
圖3是頂視示意圖,例示本揭露一些實施例的半導體元件結構50a。
如圖3所示,例如一晶圓的半導體元件結構50a可包括在一基底100上的疊對標記結構110a。在一些實施例中,如圖2所示的疊對標記結構21可包括類似於或相同於如圖3所示之疊對標記結構110a的一圖案或是一結構。在一些實施例中,如圖2所示的疊對標記結構22可包括類似於或相同於如圖2所示之疊對標記結構110a的一圖案或一結構。
基底100可為一半導體基底,例如一塊狀(bulk)半導體、一絕緣體上覆半導體(SOI)基底或類似物。基底100可包括一元素半導體,包括呈一單結晶形式、一多結晶形成或一非結晶形式的矽或鍺;一化合物半導體材料,包括以下至少其一:碳化矽、砷化鎵、磷化鎵、磷化銦、砷化銦以及銻化銦;一合金半導體材料,包括以下至少其一:SiGe、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP、GaInAsP;任何其他適合的材料;或其組合。在一些實施例中,合金半導體基底可為具有梯度Ge特徵的SiGe合金,其中Si與Ge的組成從梯度SiGe特徵的一個位置處的一個比率改變為梯度SiGe特徵的另一個位置處的另一個比率。在另外的實施例中,SiGe合金形成在一矽基底上。在一些實施例中,一SiGe合金可被與SiGe合金接觸的另一種材料機械應變。在一些實施例中,基底100可具有一多層結構,或者是基底100可包括一多層化合物半導體結構。
在一些實施例中,疊對標記結構110a可依據本揭露的不同方面而用於對準在基底100上的不同層。疊對標記結構110a可包括在基底100上的圖案111與112。圖案111可為一預置層的圖案。圖案112可為一當前層的圖案。該預置層(或是一下層)可設置在不同於該當前層(或是一上層)的一水平位面處。該預置層(或是一下層)可設置在比該當前層(或是一上層)更低的一水平位面處。在一些實施例中,圖案111可沿著Z方向而至少部分重疊該圖案。
在使用例如重對疊標記結構110a的一疊對標記結構所測量的一疊對誤差時,沿疊對標記結構110a之一X方向上的一直線測量一X方向偏差。沿著疊對標記結構110a之一Y方向上的一直線進一步測量一Y方向偏差。一個單一的疊對標記結構,包括圖案111與112,可用於測量在一基底上之兩層之間的一個X方向以及一個Y方向偏差。因此,可依據X與Y方向的偏差來確定該當前層與該預置層是否精確地對齊。該疊對誤差可包括 X方向偏差 (ΔX)、Y方向偏差 (ΔY) 或其兩者的組合。
圖4是剖視示意圖,例示本揭露一些實施例沿圖3之剖線A-A’的剖面。在一些實施例中,半導體元件結構50a還可包括一發光特徵120、一中間結構130以及一遮罩140。
如圖4所示,基底100可具有一表面100s1以及一表面100s2,而表面100s2相對表面100s1設置。基底100的表面100s2可為一主動表面,而輸入/輸出端子是設置在其上。基底100的表面100s1可為一後側表面。
在一些實施例中,發光特徵120可設置在基底100的表面100s2上。在一些實施例中,發光特徵120可用於發射一第一波帶(first waveband))的一光線。在一些實施例中,發光特徵120可用於發射具有一第一波帶的一螢光。在一些實施例中,發光特徵120可包括一介電層以及在其中的多個發光材料。舉例來說,在具有一特定波長的一光線入射到發光特徵120之後,該等發光材料可吸收該光線並被激發。該等激發的發光材料可發射具有該第一波帶的一光線。應當理解,藉由該發光特徵所發射的該光線(或螢光)可為在其他實施例中之一特定波長的一光線。
誘導一螢光之一光線的該波長可取決於發光特徵120的該等發光材料。在一些實施例中,該第一波帶(或波長)可介於大約100nm到大約1000nm之間的範圍,例如100nm、200nm、300nm、400、500nm、600nm、700nm、800nm、900nm或是1000nn。舉例來說,從發光特徵120所發射之光線的該波長可包括一波帶,介於大約300nm到大約500nm之間的範圍。在另一例子中,從發光特徵120所發射之光線的該波長可為617nm。
發光特徵120的介電層可包括氧化矽(SiO x)、氮化矽(Si xN y)、氮氧化矽(SiON)或其他適合的材料。
在一些實施例中,發光特徵120的該等發光材料可包括過渡金屬的金屬離子,例如銪(Eu)、銩(Tm)、鐠(Pr)、釹(Nd) 、釤(Sm)、鋱(Tb)、鏑(Dy)、鈥(Ho)、鉺(Er)、鐿(Yb)、鈰(Ce)、鉅(Pm)、釓(Gd)、鎦(Lu)、釷(Th)、鏷(Pa)、鈾(U)、錼(Np)、鈽(Pu)、鋂(Am)、鋦(Cm)、鉳(Bk)、鉲(Cf)、鑀(Es)、鐨(Fm)、鍆(Md)、鍩(No)、鐒(Lr),其組合或其他適合的金屬。
在一些實施例中,發光特徵120的該等發光材料可包括多個有機材料,例如包含芳香族基團(aromatic groups)的一化合物或聚合物。舉例來說,發光特徵120的該等發光材料可包括選自下列的一功能基團:苯、萘、吡啶、嘧啶、三嗪、噻吩、異噻唑、***、噠嗪、吡咯、吡唑、咪唑、***、噻二唑、吡𠯤、呋喃、異㗁唑、噁唑、惡二唑、喹啉、異喹啉、喹㗁啉、喹唑啉、惡二唑、噻二唑、苯並三嗪、酞嗪、四唑、吲哚、苯並呋喃、苯並噻吩、苯並噁唑、苯並噻唑、吲唑、苯並咪唑、苯並***、苯并異噻唑、苯并噻二唑、二苯呋喃、二苯并噻吩、二苯并硒酚、咔唑,或其他適合的功能基團。
在一些實施例中,發光特徵120的該等發光材料可包括多個半導體材料。在一些實施例中,發光特徵120的該等發光材料可包括同質接面、異質接面、單量子井(SQW)、多量子井(MQW)或任何其他可應用的結構。在一些實施例中,該等發光材料可包括In xGa (1-x)N、Al xIn yGa (1-x-y)N或其他適合的材料。
在一些實施例中,圖案111可設置在發光特徵120上。在一些實施例中,圖案111可垂直地重疊發光特徵120。在一些實施例中,圖案111可沿著Z方向重疊發光特徵120。圖案111可設置在一中間結構130內或是下方。在一些實施例中,圖案111可包括一材料,其相同於一絕緣結構的材料。在一些實施例中,圖案111可設置在與該絕緣結構的相同高度處。在一些實施例中,舉例來說,該絕緣結構可包括一淺溝隔離(STI)、一場氧化物(FOX)、一矽局部氧化(LOCOS)特徵及/或其他適合的絕緣元件。該絕緣結構可包括一介電材料,例如氧化矽、氮化矽、氮氧化矽、摻氟矽酸鹽(FSG)、一低介電常數的介電材料,其組合及/或其他適合的材料。
在一些實施例中,圖案111可包括一材料,其與一閘極結構的材料相同。該閘極結構可為犧牲的,例如一虛擬閘極結構。在一些實施例中,圖案111可設置在與該閘極結構相同的高度處。在一些實施例中,圖案111可包括一介電層、與一閘極介電層及一導電層相同的材料、與一閘極電極層相同的材料。
在一些實施例中,閘極介電層可包括氧化矽、氮化矽、氮氧化矽或其組合。在一些實施例中,閘極介電層可包括介電材料,例如高介電常數的介電材料。高介電常數的介電材料可具有大於4的一介電常數(k值)。高介電常數的介電材料可包括HfO 2、ZrO 2、La 2O 3、Y 2O 3、Al 2O 3、TiO 2或其他可應用的材料。其他適合的材料在本揭露的預期範圍內。
在一些實施例中,閘極電極層可包括一多晶矽層。在一些實施例中,閘極電極層可包含導電材料,例如鋁(Al)、銅(Cu)、鎢(W)、鈦(Ti)、鉭(Ta)或其他可應用的材料。在一些實施例中,閘極電極層可包括一功函數層。功函數層包含金屬材料,而金屬材料可包括N型功函數金屬或是P型功函數金屬。N型功函數金屬包括W、Cu、Ti、Ag、Al、TiAl、TiAlN、TaC、TaCN、TaSiN、Mn、Zr或其組合。P型功函數金屬包括TiN、WN、TaN、Ru或其組合。其他適合的材料在本揭露的預期範圍內。閘極電極層的製作技術可包含低壓化學氣相沉積(LPCVD)以及電漿加強CVD(PECVD)。
在一些實施例中,圖案111可包括一材料,其與一導電通孔的材料相同,而該導電通孔可設置在一導電跡線上,例如第零金屬層(M0)、第一金屬層(M1)、第二金屬層(M2),依此類推。在此實施例中,圖案111可包括一阻障層以及一導電層,而該導電層被該阻障層所圍繞。該阻障層可包括金屬氮化物或其他適合的材料。該導電層可包括金屬,例如W、Ta、Ti、Ni、Co、Hf、Ru、Zr、Zn、Fe、Sn、Al、Cu、Ag、Mo、Cr、合金或其他適合的材料。在此實施例中,圖案111的製作技術可包含適合的沉積製程,舉例來說,例如噴濺以及物理氣相沉積(PVD)。
中間結構130可包括一或多個中間層,該一或多個中間層包含隔離材料,例如氧化矽或氮化矽。在一些實施例中,中間結構130可包括多個導電層,例如多個金屬層或合金層。
圖案112設置在中間結構130上。圖案112可設置在基底100的表面100s2上或是上方。在一些實施例中,圖案112可至少垂直重疊圖案111。在一些實施例中,圖案112可沿著Z方向而至少重疊圖案111。在一些實施例中,圖案112可至少垂直重疊發光特徵120。在一些實施例中,圖案112可沿著Z方向而至少重疊發光特徵120。在一些實施例中,圖案112可為由一遮罩140所界定的多個開口140r。
遮罩140可形成在中間結構130上,並將在接下來的製程中被移除。遮罩140可包括一正型或負型光阻或者是一硬遮罩,該正型或負型光阻例如聚合物,而該硬遮罩則例如氮化矽或氮氧化矽。包括遮罩140與圖案112的該當前層可使用適合的微影製程而被圖案化,舉例來說,例如形成一光阻層在中間結構130上、藉由一光罩而將該光阻層曝露到一圖案、烘烤以及顯影該光阻以形成遮罩140與圖案112。然後,遮罩140可用於將一圖案界定成中間結構130,以便可移除中間結構130從該光阻層所暴露的該部分。
在一些實施例中,疊對標記結構110a可經配置以吸收及/或反射從反射特徵120所發射的一光線(或螢光)。在一些實施例中,圖案111可經配置以吸收及/或反射從反射特徵120所發射的一光線(或螢光)。圖案111對從反射特徵120所發射之一光線(或螢光)的第一波帶(或波長)而可具有一第一穿透率。圖案112對從反射特徵120所發射之一光線(或螢光)的第一波帶(或波長)而可具有一第二穿透率。在一些實施例中,該第一穿透率不同於該第二穿透率。在一些實施例中,該第一穿透率小於該第二穿透率。在一些實施例中,該第一穿透率可小於30%,例如30%、20%、15%、10%、7%、5%、3%、1%或甚至更小。圖案111與112之間較大的穿透率差異可有助於藉由疊對測量設備所識別之一光學影像的圖案111與112。在此實施例中,藉由發光特徵120所發射的光線(或螢光)可改善一光學影像的圖案111與112之間的對比。舉例來說,在一光學影像中之圖案111與112的輪廓可清楚地由疊對測量設備的一感測器所識別。因此,可更準確地計算該疊對誤差。
圖4A是剖視示意圖,例示發光特徵120的發光機制。
在一些實施例中,發光特徵120可包括在其中的多個金屬離子LE1。在一些實施例中,當該等金屬離子LE1接收光線L1時,發光特徵120可發射一光線(或螢光)F1。在一些實施例中,圖案111對光線(或螢光)F1的該第一穿透率與圖案112對光線(或螢光)F1的該第二穿透率是不同的。
圖5是頂視示意圖,例示本揭露一些實施例的半導體元件結構50b。如圖5所示的半導體元件結構50b可類似於如圖3所示的半導體元件結構50a,其不同在於半導體元件結構50b可包括一疊對標記結構110b,其取代疊對標記結構110a。
如圖5所示,疊對標記結構110b可包括多個圖案111與112。每一個圖案111或112可位在四個正交目標區域的其中之一中,其中兩個經配置以測量X方向的疊對誤差,並且其中兩個經配置以測量Y方向的疊對誤差。
圖6A是光學影像圖,例示本揭露一些實施例之半導體元件結構的光學影像200a。
在一些實施例中,光學影像200a可包括輪廓211與230。輪廓211可對應到圖案111的一影像。輪廓230可對應到中間結構130的一影像。在一些實施例中,中間結構130對由發光特徵120所發射之一光線(或螢光)的該第一波帶(或波長)可具有一第三穿透率。在一些實施例中,該第一穿透率不同於該第三穿透率。在一些實施例中,該第一穿透率小於該第三穿透率。如圖6A所示,輪廓230的亮度可超過在光學影像200a中之輪廓211的亮度。
圖6B是光學影像圖,例示本揭露一些實施例之半導體元件結構的光學影像200b。
在一些實施例中,光學影像200b可包括輪廓211’與230’。輪廓211’可對應到圖案111的一影像。輪廓230’可對應到中間結構130的一影像。在一些實施例中,該第一穿透率超過該第三穿透率。如圖6B所示,輪廓211’的亮度可超過在光學影像200b中之輪廓230’的亮度。
在一些實施例中,可改善在一光學影像(例如200a或200b)的圖案111與中間結構130之間的對比,有助於識別圖案111的輪廓。因此,可更精確地計算該疊對誤差。
類似地,可控制或改良圖案112與中間結構130之間的對比。在一些實施例中,該第二穿透率可小於該第三穿透率。在一些實施例中,該第二穿透率可超過該第三穿透率。在一些實施例中,該第三穿透率可介於該第一穿透率與該第二穿透率之間的範圍。通過調整該第一穿透率、該第二穿透率以及該第三穿透率之間的關係,可更準確地計算該疊對誤差。
圖7是剖視示意圖,例示本揭露不同方面的半導體元件結構50c。如圖7所示的半導體元件結構50c可類似於如圖4所示的半導體元件結構50a,其不同在於半導體元件結構50c還可包括一發光特徵150。
在一些實施例中,發光特徵150可設置在圖案112下。在一些實施例中,發光特徵150可設置在圖案111與112之間。在一些實施例中,發光特徵150可設置在中間結構130與圖案112之間。在一些實施例中,發光特徵150可嵌設在中間結構130中。在一些實施例中,圖案112可垂直地重疊發光特徵150。在一些實施例中,圖案112可沿著Z方向而重疊發光特徵150。在一些實施例中,發光特徵150可用於發射具有一第二波帶(或波長)的一光線,而該第二波帶(或波長)不同於該第一波帶(或波長)。在一些實施例中,發光特徵150可用於發射具有該第二波帶(或波長)的一螢光。在一些實施例中,發光特徵150可包括一介電層以及摻雜在其中的多個發光材料。舉例來說,在具有一特定波長的一光線入射到發光特徵150中之後,該等發光材料可吸收該光線且被激發。而激發的該等發光材料可發射具有該第二波帶(或波長)的一光線。
誘導一螢光之一光線的該波長可取決於發光特徵150的該等發光材料。在一些實施例中,該第二波帶(或波長)可介於從大約100nm到大約1000nm之間的範圍,例如100nm、200nm、300nm、400nm、500nm、600nm、700nm、800nm、900nm或1000nm。
發光特徵150的該介電層可包括氧化矽、氮化矽、氮氧化矽或其他適合的材料。
在一些實施例中,發光特徵150的該等發光材料可包括過渡金屬的金屬離子,例如Eu、Tm、Pr、Nd、Sm、Tb、Dy、Ho、Er、Yb、Ce、Pm、Gd、Lu、Th、Pa、U、Np、Pu、Am、Cm、Bk、Cf、Es、Fm、Md、No、Lr或其他適合的金屬。在一些實施例中,發光特徵150的該等發光材料可包括有機材料,例如包含芳香族基團(aromatic groups)的一化合物或聚合物。舉例來說,發光特徵150的該等發光材料可包括同質接面、異質接面、單量子井(SQW)、多量子井(MQW)或任何其他可應用的結構。
在一些實施例中,疊對標記結構110a可經配置以吸收及/或反射從發光特徵150所發射的一光線(或螢光)。在一些實施例中,圖案112可經配置以吸收及/或反射從發光特徵150所發射的一光線(或螢光)。圖案112對從發光特徵150所發射之一光線(或螢光)的該第二波段(或波長)可具有一第四穿透率。在一些實施例中,該第四穿透率不同於該第一穿透率。在一些實施例中,該第四穿透率不同於該第二穿透率。在一些實施例中,該第四穿透率小於該第二穿透率。在一些實施例中,該第四穿透率不同於該第三穿透率。在一些實施例中,該第四穿透率小於該第三穿透率。在一些實施例中,該第四穿透率可小於30%,例如30%、20%、15%、10%、7%、5%、3%、1%,或甚至更小。由發光特徵150所發射的該光線(或螢光)可改良圖案111、112及/或中間結構130的對比。因此,可更精確地計算該疊對誤差。
圖7A是剖視示意圖,例示發光特徵150的發光機制。
在一些實施例中,發光特徵150可包括在其中的多個金屬離子LE2。在一些實施例中,當該等金屬離子LE2接收光線L2時,發光特徵150可發射一光線(或螢光)F2。在一些實施例中,圖案112對光線(或螢光)F2的該第三穿透率與圖案112對光線(或螢光)F1(如圖4A所示)的該第二穿透率是不同的。在一些實施例中,光線L1的波長可不同於光線L2的波長。在一些實施例中,光線(或螢光)F1的波長可不同於光線(或瑩光)F2的波長。在一些實施例中,該等金屬離子LE2可不同於該等金屬離子LE2。
圖8是光學影像圖,例示本揭露一些實施例之半導體元件結構的光學影像200c。
在此實施例中,圖案111與112之間的該疊對誤差並不等於零。意即,圖案111與112沿著X方向、Y方向或其組合而具有一偏移。在一些實施例中,光學影像200c可包括輪廓221、222、213以及224。輪廓221可對應到一區域的一影像,而該區域沒有圖案111與112設置在中間結構130上。輪廓222可對應到一區域的一影像,而該區域之圖案112並未垂直地重疊圖案111。輪廓223可對應到一區域的一影像,而該區域之圖案111垂直地重疊圖案112。輪廓224可對應到一區域的一影像,而該區域之圖案111並未垂直地重疊圖案112。
在一些實施例中,輪廓221可呈現包括該第一波段(或波長)以及該第二波段(或波長)的一顏色。在一些實施例中,輪廓222可呈現包括該第一波段(或波長)的一顏色。在一些實施例中,與輪廓221、222或224相比,輪廓223可以呈現具有較低亮度的一顏色。在一些實施例中,輪廓224可呈現包括該第二波段(或波長)的一顏色。
由於可改善圖案111、圖案112以及在光學影像200c中的圖案111與112之間的一疊對區域之間的對比,所以可更精確地計算該疊對誤差。
圖9是光學影像圖,例示本揭露一些實施例之半導體元件結構的光學影像200d。
在此實施例中,圖案111與112之間的該疊對誤差等於零。意即,圖案111沿著X方向與Y方向而對準圖案112。在一些實施例中,光學影像200d可包括輪廓221與輪廓223。
藉由計算輪廓223的面積,可確定該疊對誤差的程度。由於輪廓223可直接在此實施例中進行識別,所以可更精確地計算該疊對誤差。
圖10是方塊示意圖,例示本揭露一些實施例的半導體製造系統300。
半導體製造系統300可包括製造設備320-1、…,320-N、330、340-1、…、340-N、曝光設備350,以及疊對測量設備360。一疊對修正系統370可將疊對測量設備360包含在或建立在其中。製造設備320-1、…,320-N、330、340-1、…、340-N、曝光設備350,以及疊對測量設備360可經由一網路380而與一控制器390訊號地耦接。在一些實施例中,疊對修正系統370可為一獨立系統,經由網路380而訊號地偶噎到疊對測量設備360。
製造設備320-1、…,320-N可用於形成在該預置層(例如圖案111)與該基底之間的多個元件或特徵,例如如圖4所示的發光特徵120。每一件製造設備320-1、…,320-N可用於執行一沉積製程、一蝕刻製程、一化學機械研磨製程、光阻塗佈製程、烘烤製程、一對準製程或其他製程。
製造設備330可用於形成圖案在一預置層中,例如如圖4所示的圖案111。在一些實施例中,製造設備330可用於形成一絕緣結構、一閘極結構、一導電通孔或其他層。該預置層的該圖案可包括介電材料、半導體材料或導電材料。
製造設備340-1、…,340-N可用於形成一中間結構,例如如圖4所示的中間結構130。每一件製造設備340-1、…,340-N可用於執行一沉積製程、一蝕刻製程、一化學機械研磨製程、光阻塗佈製程、烘烤製程、一對準製程或其他製程。
曝光設備350可用於形成一當前層的圖案,例如如圖4所示˙圖案112。
在一些實施例中,疊對測量設備360可用於獲得該預置層與該當前層之各圖案的各光學影像,並基於該預置層與該當前層之各圖案的前述光學影像(例如圖案200a、200b、200c或200d)所產生的疊對誤差。
疊對修正系統370可包括多個修正參數,用於產生修正的第一與第二疊對誤差。舉例來說,疊對修正系統370可包括一計算器或一伺服器。在一些實施例中,修正的疊對誤差可藉由多個程式碼或程式語言而產生或進行計算。舉例來說,修正的疊對誤差可藉由從疊對測量設備360所獲得的疊對誤差與疊對修正系統370的該等修正參數而確定。在一些實施例中,可以從該等修正參數產生一X方向偏差(ΔX)、一Y方向偏差(ΔY)或兩者的組合。X方向偏差(ΔX)、Y方向偏差(ΔY)或兩者的組合中的每一個均可由包含作為多個變數的該等修正參數的方程式來表示。在一些實施例中,疊對修正系統370可接收來自該預置層的圖案與該當前層的圖案之資訊,然後產生X方向偏差(ΔX)、Y方向偏差(ΔY)或兩者的組合,以補償從疊對測量設備360所獲得的疊對誤差。
網路380可為網際網路(internet)或是實現例如傳輸控制協議(TCP)之網絡協議的一內網。經由網路380,每一件製造設備320-1、…、320-N、330、340-1、…、340-N、曝光設備3502以及疊對測量設備360可從控制器390下載關於晶圓或製造設備的半成品(WIP)資訊或是將關於晶圓或製造設備的半成品(WIP)資訊上傳到控制器390。
控制器390可包括一處理器,例如一中央處理單元(CPU)。在一些實施例中,控制器390可用於依據該第一疊對誤差與該第二疊對誤差產生是否調整曝光設備350的一指令。
雖然圖10沒有在製造設備320之前顯示任何其他製造設備,但例示的實施例並非意指在進行限制。在其他的例示實施例中,各種製造設備可以排在製造設備320之前,並且可以依據設計需求而用於執行各種製程。
在一些例示的實施例中,一晶圓310可傳送到製造設備320以開始一系列的不同製程。晶圓310可藉由形成至少一層材料的不同階段而進行處理。該等例示的實施例並非意指在限制晶圓310的進行。在一些其他的例示實施例中,在晶圓310傳送到製造設備320之前,晶圓310可包括不同層,或者是一產品的開始與完成之間的任何階段。在一些例示的實施例中,晶圓310可藉由製造設備320-1、…、320-N、330、340-1、…、340-N、曝光設備350以及疊對測量設備360按順序進行處理。
圖11是流程示意圖,例示本揭露不同方面之半導體元件的製備方法。
製備方法400以步驟410開始,其為提供一基底。該基底具有一第一表面以及一第二表面,該第二表面相對該第一表面設置。該第一表面亦可表示為一後側表面。該第二表面亦可表示為一主動表面,其上形成有多個主動特徵,例如閘極結構、連接到輸入/輸出端子的跡線。
製備方法400以步驟410繼續,其為一第一發光特徵形成在該基底上。在一些實施例中,該第一發光特徵可包括在一介電層中的多個發光材料。在一些實施例中,舉例來說,該等發光材料可包括多個金屬離子,例如Eu、Tm、Pr、Nd、Sm、Tb、Dy、Ho、Er、Yb、Ce、Pm、Gd、Lu、Th、Pa、U、Np、Pu、Am、Cm、Bk、Cf、Es、Fm、Md、No、Lr或其他適合的金屬。在一些實施例中,前述的金屬離子可形成在一液態介電材料中。包含該等金屬離子的該液態介電材料可藉由例如旋轉塗佈而形成在該基底上。可執行一退火製程及/或一烘烤製程以固化該液態介電材料,藉此形成該第一發光特徵。在一些其他實施例中,該第一發光特徵可包括有機材料及/或半導體材料,且其製作技術可包括多個適合的製程。該第一發光特徵可由如圖10所示的設備320-1、…、320-N所製。
製備方法400以步驟430繼續,其為一第一圖案形成在該基底的該第二表面上。該第一圖案可包括一材料,其與絕緣結構、閘極結構或導電通孔的材料相同。該第一圖案的製作技術可包含用於形成絕緣特徵、閘極結構或導電通孔的該等製程。該第一圖案可由如圖10所示的設備330所製。
製備方法400以步驟440繼續,其為形成一中間結構已覆蓋該第一圖案。該中間結構可包括一或多個中間層,而該一或多個中間層包含隔離材料,例如氧化矽或氮化矽。該中間結構可包括形成在多個介電層中的多個導電特徵。在一些實施例中,該中間結構的製作技術可包含CVD、PVD、ALD、乾蝕刻、濕蝕刻、CMP或微影製程。該發光特徵可由如圖10所示的設備340-1、…、340-N所製。
製備方法400以步驟450繼續,其為一第二發光特徵形成在該基底上。在一些實施例中,該第二發光特徵可包括在該介電層中的多個發光材料。在一些實施例中,該等發光材料可包括多個金屬離子,例如Eu、Tm、Pr、Nd、Sm、Tb、Dy、Ho、Er、Yb、Ce、Pm、Gd、Lu、Th、Pa、U、Np、Pu、Am、Cm、Bk、Cf、Es、Fm、Md、No、Lr或其他適合的金屬。在一些實施例中,前述的該等金屬離子可形成在一液態介電材料中。包括該等金屬離子的該液態介電材料可藉由例如旋轉塗佈而形成在該中間結構上。可執行一退火製程及/或一烘烤製程以固化該液態介電材料,藉此形成該第二發光特徵。在其他實施例中,該第一發光特徵可包括有機材料及/或半導體材料,且其製作技術可包含多個適合的製程。在一些實施例中,步驟450是選擇的。在一些實施例中,可省略步驟450。
製備方法400以步驟460繼續,其為一第二圖案形成在該中間結構上。在一些實施例中,該第二圖案可為一遮罩的多個開口,例如一光阻層。在一些實施例中,舉例來說,步驟460可包括形成一光阻層在該中間結構上或是在該第二發光特徵上、藉由一光罩而將該光阻層曝光成一圖案、烘烤並顯影該光阻以形成該第二圖案。該第二圖案可由如圖10所示的至少曝光設備350所製。
製備方法400以步驟470繼續,其為產生一疊對誤差。該疊對誤差可依據該第一圖案與該第二圖案所產生。在一些實施例中,可藉由疊對測量設備而獲得一光學影像。在一些實施例中,疊對測量設備可包括一光學來源、一光學感測器以及一濾光器。在一些實施例中,一光學來源可用於發射一光線以激發該第一發光特徵的該等發光材料,以誘發螢光。在一些實施例中,一光學感應器可用於接收由該第一發光特徵及/或該第二發光特徵所發射的該螢光,藉此產生一光學影像。在一些實施例中,一濾光器可用於選擇由該光學感測器所接收之一光線的一特定波長,藉此改善該光學影像的對比。該疊對誤差可藉由該光學影像所確定。在此實施例中,該第一圖案、第二圖案與中間結構之各圖案的對比可藉由發射該第一發光特徵及/或該第二發光特徵的螢光進行改善。因此,可更精確地計算該疊對誤差。該疊對誤差可藉由如圖10所示的曝光設備350而產生。
圖11所示的該等製程可在控制器390或藉由控制在設施中的全部或部分製造設備來組織一晶圓之製造的一計算系統中實施。圖12是方塊結構示意圖,例示本揭露不同方面之半導體製造系統500的硬體。系統500包括一或多個硬體處理器501以及一非暫態電腦可讀取儲存媒體503,非暫態電腦可讀取儲存媒體503用儲存程序碼(意即一組可執行指令)進行編碼。電腦可讀取儲存媒體503亦可編碼有用於與用於生產該半導體元件之該製造設備介面的多個指令。處理器501經由一匯流排505而電性耦接到電腦可讀取儲存媒體503。處理器501亦藉由匯流排505而電性耦接到一輸入/輸出介面507。一網路介面509亦經由505而電性連接到處理器501。網路介面連接到網際網路,以使處理器501與電腦可讀取儲存媒體503能夠經由網路503而連接到多個外部元件。處理器501經配置以執行編碼在電腦可讀取儲存媒體503中的電腦程序碼,以使系統500可用於執行如圖11所示之製備方法中所描述的部分或全部步驟。
在一些例示的實施例中,處理器501是一中央處理單元(CPU)、一多處理器(multi-processor)、分佈式處理系統(distributed processing system)、一應用專用積體電路(application specific integrated circuit,ASIC)及/或一適合的處理單元,但並不以此為限。各種電路或單元都在本揭露的預期範圍內。
在一些例示的實施例中,電腦可讀取儲存媒體503是一電子、磁性、光學、電磁、紅外線及/或一半導體系統(或設備或裝置),但並不以此為限。舉例來說,電腦可讀取儲存媒體503包括一半導體或固態記憶體、一磁帶、一可抽換式電腦磁片(removable computer diskette)、一隨機存取記憶體(RAM)、一唯讀記憶體(ROM)、一硬式磁碟(rigid magnetic disk)及/或一光碟(optical disk)。在使用光碟的一或多個例示實施例中,電腦可讀取儲存媒體503亦包括一光碟唯讀記憶體(CD-ROM)、一讀取/寫入光碟(CD-R/W)及/或一數位影片光碟(DVD)。
在一些例示的實施例中,儲存媒體503儲存電腦程式碼,其經配置以造成系統500執行如圖11所示的製備方法。在一或多個例示的實施例中,儲存媒體503還儲存執行圖11所示之製備方法所需的資訊以及在執行這些製備方法及/或一組可執行指令以執行圖11所示之製備方法的步驟期間所產生的資訊。在一些例示的實施例中,可以為一使用者提供一使用者介面510,例如一圖形使用者介面(GUI),以在系統500上進行操作。
在一些例示的實施例中,儲存媒體503儲存用於與多個外部機器連接的多個指令。該等指令使處理器501能夠藉由該等外部機器所產生之可讀的多個指令,以在一分析期間有效地實施圖11中所示的方法。
系統500包括輸入/輸出(I/O)介面507。輸入/輸出介面507耦接到外部電路。在一些例示的實施例中,輸入/輸出介面507可包括用於向處理器501傳送資訊及多個命令的一鍵盤、小鍵盤(keypad)、滑鼠、軌跡球(trackball)、軌跡墊(trackpad)、觸控螢幕及/或遊標方向鍵。,但並不以此為限。
在一些例示的實施例中,輸入/輸出介面507可包括一顯示器,例如一陰極射線管(CRT)、液晶顯示器(LCD)、一揚聲器等等。舉例來說,該顯示器顯示資訊。
系統500亦可包括一網路介面509,耦接到處理器501。網路介面509允許系統500與網路380進行通訊連接,一個或多個其他電腦系統連接到網絡380。舉例來說,系統500可經由網路介面509而將製造設備320-1、…、320-N、330、340-1、…、340-N、曝光設備350以及疊對測量設備350而連接到網絡380。
本揭露之一實施例提供一種半導體元件結構。該半導體元件結構包括一基底、一第一發光特徵、一第一圖案以及一第二圖案。該第一發光特徵設置在該基底上。該第一圖案設置在該第一發光特徵上。該第二圖案設置在該第一圖案上。該第一發光特徵經配置以發射一第一波長的一光線。該第一圖案對該第一波長的該光線具有一第一穿透率。該第二圖案對該第一波長的該光線具有一第二穿透率。該第一穿透率不同於該第二穿透率。
本揭露之另一實施例提供一種半導體元件結構。該半導體元件結構包括一基底、一第一發光特徵以及一疊對標記結構。該第一發光特徵設置該基底上。該第一發光特徵包括多個金屬離子,其用於發射具有一第一波長的一螢光。該疊對標記結構設置在該第一發光特徵上。該疊對標記結構經配置以吸收或反射從該第一發光特徵所發射的該螢光。
本揭露之再另一實施例提供一種半導體元件結構的製備方法。該製備方法包括提供一基底;形成一第一發光特徵在該基底上;形成一第一圖案在該第一發光特徵上;以及形成一第二圖案在該第一圖案上;其中該第一發光特徵經配置以發射一第一波長的一光線,且該第一圖案對該第一波長的該光線具有一第一穿透率,該第二圖案對該第一波長的該光線具有一第二穿透率,而該第一穿透率不同於該第二穿透率。
本揭露的該等實施例提供具有一發光特徵的一半導體元件結構。該發光特徵可經配置以發射螢光。該螢光可改善在一光學影像中之一疊對標記結構的一當前層與一預置層之間的對比。因此,可基於上述的光學影像而更精確地計算該疊對誤差。
雖然已詳述本揭露及其優點,然而應理解可進行各種變化、取代與替代而不脫離申請專利範圍所定義之本揭露的精神與範圍。例如,可用不同的方法實施上述的許多製程,並且以其他製程或其組合替代上述的許多製程。
再者,本申請案的範圍並不受限於說明書中所述之製程、機械、製造、物質組成物、手段、方法與步驟之特定實施例。該技藝之技術人士可自本揭露的揭示內容理解可根據本揭露而使用與本文所述之對應實施例具有相同功能或是達到實質上相同結果之現存或是未來發展之製程、機械、製造、物質組成物、手段、方法、或步驟。據此,此等製程、機械、製造、物質組成物、手段、方法、或步驟包含於本申請案之申請專利範圍內。
10:晶圓 30:切割線 40:晶粒 50a:半導體元件結構 50b:半導體元件結構 50c:半導體元件結構 100:基底 100s1:表面 100s2:表面 110a:疊對標記結構 110b:疊對標記結構 111:圖案 112:圖案 120:發光特徵 130:中間結構 140:遮罩 140r:開口 150:發光特徵 200a:光學影像 200b:光學影像 200c:光學影像 200d:光學影像 211:輪廓 211’:輪廓 221:輪廓 222:輪廓 223:輪廓 224:輪廓 230:輪廓 230’:輪廓 300:半導體製造系統 310:晶圓 320-1~320-N:製造設備 330:製造設備 340-1~340-N:製造設備 350:曝光設備 360:疊對測量設備 370:疊對修正系統 380:網路 390:控制器 400:製備方法 410:步驟 420:步驟 430:步驟 440:步驟 450:步驟 460:步驟 470:步驟 500:半導體製造系統 501:硬體處理器 503:非暫態電腦可讀取儲存媒體 505:匯流排 507:輸入/輸出介面 509:網路介面 510:使用者介面 F1:光線 F2:光線 L1:光線 L2:光線 LE1:金屬離子 LE2:金屬離子 X:方向 Y:方向 Z:方向
藉由參考詳細描述以及申請專利範圍而可以獲得對本揭露更完整的理解。本揭露還應理解為與圖式的元件編號相關聯,而圖式的元件編號在整個描述中代表類似的元件。 圖1是頂視示意圖,例示本揭露一些實施例的晶圓。 圖2是放大示意圖,例示本揭露一些實施例如圖1所示的一虛線區域。 圖3是頂視示意圖,例示本揭露一些實施例的半導體元件結構。 圖4是剖視示意圖,例示本揭露一些實施例沿圖3之剖線A-A’的剖面。 圖4A是剖視示意圖,例示發光特徵的發光機制。 圖5是頂視示意圖,例示本揭露一些實施例的半導體元件結構。 圖6A是光學影像圖,例示本揭露一些實施例之半導體元件結構的光學影像。 圖6B是光學影像圖,例示本揭露一些實施例之半導體元件結構的光學影像。 圖7是剖視示意圖,例示本揭露一些實施例的半導體元件結構。 圖7A是剖視示意圖,例示發光特徵的發光機制。 圖8是光學影像圖,例示本揭露一些實施例之半導體元件結構的光學影像。 圖9是光學影像圖,例示本揭露一些實施例之半導體元件結構的光學影像。 圖10是方塊示意圖,例示本揭露一些實施例的半導體製造系統。 圖11是流程示意圖,例示本揭露一些實施例之半導體元件的製備方法。 圖12是方塊結構示意圖,例示本揭露不同方面之半導體製造系統的硬體。
50a:半導體元件結構
100:基底
100s1:表面
100s2:表面
110a:疊對標記結構
111:圖案
112:圖案
120:發光特徵
130:中間結構
140:遮罩
140r:開口
X:方向
Y:方向
Z:方向

Claims (17)

  1. 一種半導體元件結構的製備方法,包括:提供一基底;形成一第一發光特徵在該基底上,其中該第一發光特徵用於發射一第一波長的一螢光;以及形成一疊對標記結構在該第一發光特徵上,其中該疊對標記結構經配置以吸收或反射從該第一發光特徵所發射的該螢光。
  2. 如請求項1所述之半導體元件結構的製備方法,其中該第一發光特徵包括多個金屬離子。
  3. 如請求項1所述之半導體元件結構的製備方法,其中該疊對標記結構包括一第一圖案以及一第二圖案,該第二圖案在該第一圖案上,其中該第一圖案對該第一波長具有一第一穿透率,該第二圖案對該第一波長具有一第二穿透率。
  4. 如請求項3所述之半導體元件結構的製備方法,其中該第一圖案至少垂直重疊該第二圖案。
  5. 如請求項4所述之半導體元件結構的製備方法,還包括在該第一發光特徵上的一中間結構,其中該中間結構對該第一波長的該螢光具有一第三穿透率,且該第三穿透率不同於該第一穿透率與該第二穿透率。
  6. 如請求項5所述之半導體元件結構的製備方法,其中該第三穿透率介於該第一穿透率與該第二穿透率之間的範圍。
  7. 如請求項3所述之半導體元件結構的製備方法,還包括在該第一圖案與該第二圖案之間的一第二發光特徵,其中該第二發光特徵包括多個金屬離子,其用於發射具有一第二波長的一螢光,而該第二波長不同於該第一波長。
  8. 如請求項7所述之半導體元件結構的製備方法,其中該第二圖案對該第二波長的該螢光具有一第四穿透率,且該第四穿透率小於該第二穿透率。
  9. 一種半導體元件結構的製備方法,包括:提供一基底;形成一第一發光特徵在該基底上;形成一第一圖案在該第一發光特徵上;以及形成一第二圖案在該第一圖案上;其中該第一發光特徵經配置以發射一第一波長的一光線,且該第一圖案對該第一波長的該光線具有一第一穿透率,該第二圖案對該第一波長的該光線具有一第二穿透率,而該第一穿透率不同於該第二穿透率。
  10. 如請求項9所述之半導體元件結構的製備方法,其中該第一發光特徵包括多個金屬離子。
  11. 如請求項9所述之半導體元件結構的製備方法,還包括形成一中間結構在該第一發光特徵上,其中該中間結構囊封該第一圖案,該中間結構對該第一波長的該光線具有一第三穿透率,而該第三穿透率不同於該第一穿透率與該第二穿透率。
  12. 如請求項11所述之半導體元件結構的製備方法,其中該第三穿透率介於該第一穿透率與該第二穿透率之間的範圍。
  13. 如請求項9所述之半導體元件結構的製備方法,還包括形成一第二發光特徵在該第一圖案上,其中該第二圖案形成在該第二發光特徵上,且該第二發光特徵經配置以發射一第二波長的一光線,而該第二波長不同於該第一波長。
  14. 如請求項13所述之半導體元件結構的製備方法,其中該第二發光特徵包括多個金屬離子。
  15. 如請求項13所述之半導體元件結構的製備方法,其中該第二圖案對該第二波長的該光線具有一第三穿透率,而該第三穿透率小於該第二穿透率。
  16. 如請求項9所述之半導體元件結構的製備方法,其中該第一圖案與該第二圖案協同用來當作一疊對標記,且該第一圖案至少垂直重疊該第二圖案。
  17. 如請求項9所述之半導體元件結構的製備方法,其中第一發光特徵經配置以發射該第一波長的一螢光。
TW111122238A 2022-04-08 2022-06-15 具有疊對標記之半導體元件結構的製備方法 TWI809931B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US17/716,374 2022-04-08
US17/716,112 2022-04-08
US17/716,112 US20230326868A1 (en) 2022-04-08 2022-04-08 Semiconductor device structure with overlay mark
US17/716,374 US20230326869A1 (en) 2022-04-08 2022-04-08 Method for manufacturing semiconductor device structure with overlay marks

Publications (2)

Publication Number Publication Date
TWI809931B true TWI809931B (zh) 2023-07-21
TW202341402A TW202341402A (zh) 2023-10-16

Family

ID=88149674

Family Applications (2)

Application Number Title Priority Date Filing Date
TW111122238A TWI809931B (zh) 2022-04-08 2022-06-15 具有疊對標記之半導體元件結構的製備方法
TW111122236A TWI809929B (zh) 2022-04-08 2022-06-15 具有疊對標記的半導體元件結構

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW111122236A TWI809929B (zh) 2022-04-08 2022-06-15 具有疊對標記的半導體元件結構

Country Status (1)

Country Link
TW (2) TWI809931B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW202004842A (zh) * 2018-05-29 2020-01-16 台灣積體電路製造股份有限公司 微影疊對校正以及微影製程
TW202119123A (zh) * 2019-08-21 2021-05-16 美商美光科技公司 包括疊對標記之電子裝置、包括疊對標記之記憶體裝置、及相關方法
US20210382402A1 (en) * 2020-06-03 2021-12-09 Zhongke Jingyuan Electron Limited, Beijing (CN) Overlay Alignment Mark and Method for Measuring Overlay Error
US20220013468A1 (en) * 2020-04-15 2022-01-13 Kla Corporation Misregistration Target Having Device-Scaled Features Useful in Measuring Misregistration of Semiconductor Devices

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7317531B2 (en) * 2002-12-05 2008-01-08 Kla-Tencor Technologies Corporation Apparatus and methods for detecting overlay errors using scatterometry
EP2602663A1 (en) * 2011-12-09 2013-06-12 Nederlandse Organisatie voor toegepast -natuurwetenschappelijk onderzoek TNO System and method for overlay control
US10474040B2 (en) * 2017-12-07 2019-11-12 Kla-Tencor Corporation Systems and methods for device-correlated overlay metrology
US11784077B2 (en) * 2019-12-18 2023-10-10 Micron Technology, Inc. Wafer overlay marks, overlay measurement systems, and related methods

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW202004842A (zh) * 2018-05-29 2020-01-16 台灣積體電路製造股份有限公司 微影疊對校正以及微影製程
TW202119123A (zh) * 2019-08-21 2021-05-16 美商美光科技公司 包括疊對標記之電子裝置、包括疊對標記之記憶體裝置、及相關方法
US20220013468A1 (en) * 2020-04-15 2022-01-13 Kla Corporation Misregistration Target Having Device-Scaled Features Useful in Measuring Misregistration of Semiconductor Devices
US20210382402A1 (en) * 2020-06-03 2021-12-09 Zhongke Jingyuan Electron Limited, Beijing (CN) Overlay Alignment Mark and Method for Measuring Overlay Error

Also Published As

Publication number Publication date
TW202341401A (zh) 2023-10-16
TW202341402A (zh) 2023-10-16
TWI809929B (zh) 2023-07-21

Similar Documents

Publication Publication Date Title
TWI809931B (zh) 具有疊對標記之半導體元件結構的製備方法
TWI799272B (zh) 具有疊置標記結構之半導體元件結構的製備方法
US20230282592A1 (en) Semiconductor device structure including overlay mark structure
CN116895584A (zh) 具有叠对标记的半导体元件结构的制备方法
US20230282783A1 (en) Method for manufacturing semiconductor device structure
US20230326868A1 (en) Semiconductor device structure with overlay mark
CN108493205B (zh) 一种消除铝垫与显影液反应缺陷的方法
TWI833185B (zh) 疊置誤差的校正方法及半導體元件的製備方法
US11796924B2 (en) Method for overlay error correction and method for manufacturing a semiconductor device structure with overlay marks
US12002765B2 (en) Marks for overlay measurement and overlay error correction
JP3913145B2 (ja) パターン形成方法
US20240071842A1 (en) Semiconductor structure with overlay mark, method of manufacturing the same, and system for manufacturing the same
US20230213872A1 (en) Mark for overlay measurement
US20230213874A1 (en) Method for overlay error correction
TWI809784B (zh) 疊置誤差的校正方法
US20230266676A1 (en) Semiconductor structure and system for manufacturing the same
TWI799296B (zh) 半導體結構的製備方法
US20230266660A1 (en) Method of manufacturing semiconductor structure
TWI840845B (zh) 半導體結構的製造系統
TW202409747A (zh) 半導體元件及其製備方法