CN115411922A - 一种吸收灌电流的缓冲器 - Google Patents
一种吸收灌电流的缓冲器 Download PDFInfo
- Publication number
- CN115411922A CN115411922A CN202210969145.7A CN202210969145A CN115411922A CN 115411922 A CN115411922 A CN 115411922A CN 202210969145 A CN202210969145 A CN 202210969145A CN 115411922 A CN115411922 A CN 115411922A
- Authority
- CN
- China
- Prior art keywords
- buffer
- output
- voltage
- gate
- tube
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/32—Means for protecting converters other than automatic disconnection
- H02M1/34—Snubber circuits
- H02M1/344—Active dissipative snubbers
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/32—Means for protecting converters other than automatic disconnection
- H02M1/322—Means for rapidly discharging a capacitor of the converter for protecting electrical components or for preventing electrical shock
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electronic Switches (AREA)
Abstract
一种吸收灌电流的缓冲器,其特征在于:所述缓冲器为负反馈方式连接的运算放大器,并且,所述缓冲器还包括钳位单元和瞬时响应单元;其中,所述钳位单元,与所述运算放大器的输出端连接,用于实现对所述运算放大器输出信号的最高电平钳位;所述瞬时响应单元,与所述运算放大器的压摆电容连接,用于接收时钟信号,并在时钟信号的上升沿和下降沿位置上产生瞬时低电平信号,从而吸收缓冲器外部在时钟跳变时刻产生的灌电流。本发明思路清晰,效果准确,能够充分针对开关切换电路中的灌电流特性提升缓冲器的压摆率,钳位缓冲器的输出电压,使得缓冲器不受开关切换电路中开关栅极状态切换的影响,保持稳定、准确的输出。
Description
技术领域
本发明涉及集成电路领域,更具体的,涉及一种吸收灌电流的缓冲器。
背景技术
开关电容式电压转换器能够通过MOS开关管的切换控制实现输出电压动态变化或相对稳定,这类电路能够随着MOS开关管的调节,而实现电荷泵、低压差线性稳压器等不同的工作模式,因此被广泛的应用在各种行业中。本发明中,将这类电压转换器电路统称为开关切换电路。
在这类开关切换电路中,通过输出电压的大小来反馈调节MOS开关管的导通或关断方式,以使得电路工作在电荷泵模式或低压差线性稳压器模式中,这是非常常用的调制方式。同时,为了隔离电压转换器电路中原有的误差放大器和功率管,以防止功率管对误差放大器输出端的节点状态产生影响,同时提高压摆率,以加快功率管的开启速度,现有技术中通常会在这类电路中增加缓冲器。
在缓冲器处于工作状态时,缓冲器的输出端的电平状态可以作为参考信号,输入至开关管控制单元中,通过开关管控制单元,例如PWM(Pulse Width Modulation,脉冲宽度调制)单元等的调制,以实现对开关管状态的调节。而由于开关管控制单元的作用,对于开关管状态进行调节的信号,通常只是在时钟的上升沿和下降沿的位置上发生翻转,因此开关管也会在时钟上升沿和下降沿上发生状态切换,从开启转为关断,或从关断转为开启。
在这种情况下,由于开关管的状态切换,将会导致缓冲器的输出端轮流接收到不同开关管栅极在时钟上升沿和下降沿时刻所产生的较大的灌入电流,从而使得负反馈方式连接的缓冲器的性能受到影响,因此缓冲器的输出端信号不再准确。
进一步的,为了实现对这种灌电流的快速恢复,在电路设计中,也需要选用压摆率相对较高的运放作为缓冲器,这也一定程度上提高了开关切换电路的成本。
针对上述问题,本发明中提供了一种吸收灌电流的缓冲器。
发明内容
为解决现有技术中存在的不足,本发明的目的在于,提供一种吸收灌电流的缓冲器,通过在缓冲器上增加钳位单元和瞬时响应单元,使得缓冲器不会在灌电流的作用下输出电平过度升高,同时也通过瞬时响应的方式将多余的瞬时灌电流及时吸收和排出。
本发明采用如下的技术方案。
本发明第一方面,涉及一种吸收灌电流的缓冲器,缓冲器为负反馈方式连接的运算放大器,并且,缓冲器还包括钳位单元和瞬时响应单元;其中,钳位单元,与运算放大器的输出端连接,用于实现对运算放大器输出信号的最高电平钳位;瞬时响应单元,与运算放大器的压摆电容连接,用于接收时钟信号,并在时钟信号的上升沿和下降沿位置上产生瞬时低电平信号,从而吸收缓冲器外部在时钟跳变时刻产生的灌电流。
优选地,缓冲器应用于开关切换电路中;缓冲器的正相输入端接收来自开关切换电路的误差放大器的输出信号;缓冲器的负相输入端与输出端连接,并分别将缓冲信号直接或间接输入至开关切换电路中的多个开关管的栅极;其中,误差放大器用于实现参考电压和开关切换电路的输出电压分压之间的比较。
优选地,钳位单元,包括钳位MOS管;钳位MOS管的源极与缓冲器的输出端连接,漏极接地,栅极与开关切换电路中误差放大器的输出信号连接。
优选地,当误差放大器的输出电压与钳位MOS管的门限开启电压之和大于缓冲器的输出电压时,钳位MOS管关断;当误差放大器的输出电压与钳位MOS管的门限开启电压之和小于缓冲器的输出电压时,钳位MOS管导通,缓冲器的输出电压基于误差放大器的输出电压被钳位。
优选地,瞬时响应单元包括正向逻辑单元、反向逻辑单元、逻辑或非门、电流源和控制开关;其中,正向逻辑单元和所述反向逻辑单元并联,同时接收时钟信号并分别输出正向逻辑信号和负向逻辑信号;逻辑或非门分别接收正向逻辑信号和负相逻辑信号,以生成瞬时低电平信号;控制开关的栅极接入瞬时低电平信号,源极和漏极则接入电流源和压摆电容的下极板之间,以在瞬时低电平信号的控制下,实现电流源参考电流向压摆电容的注入。
优选地,正向逻辑单元包括第一反相器、第一PMOS管、第一NMOS管、第一电阻、第一电容、第二反相器、第一或非门;其中,第一反向器的输入端为时钟信号,输出端分别与第一PMOS管、第一NMOS管的栅极连接;第一PMOS管的源极接入电源电压,漏极通过第一电阻后接入至第一NMOS管的漏极,第一NMOS管的漏极接地;第一电容一端与第一PMOS管的漏极、第二反向器的输入端连接,另一端接地;第二反向器的输出端与第一或非门的一个输入端连接,第一或非门的另一个输入端接电源电压,输出端与逻辑或非门的第二输入端连接。
优选地,反向逻辑单元包括第三反相器、第四反相器、第二PMOS管、第二NMOS管、第二电阻、第二电容、第五反相器、第二或非门;其中,第三反相器的输入端与时钟信号连接,输出端与第四反相器的输入端连接;第四反相器、第二PMOS管、第二NMOS管、第二电阻、第二电容、第五反相器、第二或非门的连接方式与正向逻辑单元中第一反相器、第一PMOS管、第一NMOS管、第一电阻、第一电容、第二反相器、第一或非门的连接方式一一对应;第二或非门的输出端与所述逻辑或非门的第一输入端连接。
优选地,当时钟信号处于上升沿时,正向逻辑单元的输出为低电平,负向逻辑单元的输出为高电平,逻辑或非门输出低电平;当时钟信号处于下降沿时,正向逻辑单元的输出为高电平,负向逻辑单元的输出为低电平,逻辑或非门输出低电平;当时钟信号处于高电平或低电平状态时,正向逻辑单元和负向逻辑单元的输出均为低电平,逻辑或非门输出高电平。
优选地,当逻辑或非门的输出为高电平时,所述控制开关关断;当逻辑或非门的输出为低电平时,控制开关导通,电流源的参考电流注入至压摆电容的下极板中,以减小时钟信号电平切换时压摆电容上下极板的电压差。
优选地,当时钟信号处于上升沿或下降沿时,受到开关切换电路中开关切换的影响,缓冲器的输出端接收开关切换电路的灌电流;同时,瞬时响应单元控制缓冲器输出管Mn1的栅极电压升高,以对灌电流进行有效吸收。
本发明的有益效果在于,与现有技术相比,本发明中的一种吸收灌电流的缓冲器,通过在缓冲器上增加钳位单元和瞬时响应单元,使得缓冲器不会在灌电流的作用下输出电平过度升高,同时也通过瞬时响应的方式将多余的瞬时灌电流及时吸收和排出,从而同时实现了对缓冲器输出信号的稳定,对灌电流的吸收和缓冲器压摆率的升高。本发明思路清晰,效果准确,能够充分针对开关切换电路中的灌电流特性提升缓冲器的压摆率,钳位缓冲器的输出电压,使得缓冲器不受开关切换电路中开关栅极状态切换的影响,保持稳定、准确的输出。
本发明的有益效果还包括:
1、本发明方法中,通过增加了钳位管来实现对于缓冲器最高输出电平的控制,由于钳位管的栅极同样受到误差放大器输出信号的调节,因而钳位管与缓冲器的原有结构同时响应电路的输出反馈,并在灌电流较大时限制缓冲器的输出电压,以进一步的防止反馈信号的逻辑错误。
2、本发明通过增加逻辑门与RC电路组成的瞬时响应单元,能够通过简单的调节相关元件的参数就实现准确的延时和对灌电流的吸收。元件参数的取值可以方便的根据开关管的灌电流特性来进行调节,具有良好的适应性。
附图说明
图1为现有技术中一种开关切换电路的结构示意图;
图2为现有技术中一种应用于开关切换电路的缓冲器的电路结构示意图;
图3为本发明中一种吸收灌电流的缓冲器的电路结构示意图;
图4为本发明中一种吸收灌电流的缓冲器的瞬时响应单元输出信号的时序图;
图5为本发明中一种吸收灌电流的缓冲器与现有技术中缓冲器的灌电流吸收能力比较的时序图。
具体实施方式
下面结合附图对本申请作进一步描述。以下实施例仅用于更加清楚地说明本发明的技术方案,而不能以此来限制本申请的保护范围。
图1为现有技术中一种开关切换电路的结构示意图。如图1所示,现有技术中的开关切换电路由多个可以快速调节、循环切换开关状态的开关管组成。在图1中,四个开关管分别为Mp1、Mp2,以及位于Mp1和Mp2下方的另外两个开关管Mp3和Mp4。四个开关管之间通过电容、电感等非线***流元件实现连接。在图1中,Mp1、Mp2的源极与输入电压Vin连接,而Mp4的源极则作为输出电压Vout的输出端。通过非线性电容元件的作用,以及开关管的循环关断和开启,输出电压能够以升压或降压方式,区别于输入电压Vin的电平,而仍然以另一个稳定的电平状态实现输出。
在这种电路中,时钟信号将被输入至相关的逻辑控制单元中,本发明中将其称为开关管控制单元,这一单元的输出信号能够在高低电平之间切换,并通过控制多个开关管的栅极电平来实现对于开关切换电路输出电压高低的调节。
需要说明的是,为了保持输出电压的相对稳定,现有技术中,通常会将输出电压进行分压,并将其与参考电压Vref进行比较后,采用误差放大器输出EAOUT信号。该EAOUT信号则能够直接或间接的对开关管控制单元的信号进行影响,例如调节该信号的占空比等等,并实现对于开关管状态的反馈调节。
为了使得反馈电路与开关管和开关管控制单元之间存在有效的隔离,并且使得反馈信号的时间与控制信号的时间之间存在合理的时差,通常会在EAOUT信号输出端口上增加缓冲器的接入。图2为现有技术中一种应用于开关切换电路的缓冲器的电路结构示意图。如图2所示,缓冲器的结构与现有技术中通用的AB类运放的结构类似。
然而,虽然缓冲器隔离了开关管对于EAOUT信号的直接影响,但是缓冲器的输出信号仍然会受到开关管栅极的影响。开关管的频繁切换要求缓冲器电路的压摆率极高,这对于缓冲器元件的选用提出了严苛的要求。另外,即便是具有高压摆率的运放,其作为本申请中的缓冲器使用时,也需要一定时间才能够消除灌电流的影响,并恢复至正常水平。而开关管频繁切换状态,导致灌电流的发生更为频繁,在长时间运行下,高压摆率的运放也仍然难以确保缓冲器的输出电压不会发生偏离。
因此,本发明中对于缓冲器的结构进行了改进,以使得缓冲器能够实现对于灌电流的有效吸收。
本发明第一方面,涉及一种吸收灌电流的缓冲器,缓冲器为负反馈方式连接的运算放大器,并且,缓冲器还包括钳位单元和瞬时响应单元;其中,钳位单元,与运算放大器的输出端连接,用于实现对运算放大器输出信号的最高电平钳位;瞬时响应单元,与运算放大器的压摆电容连接,用于接收时钟信号,并在时钟信号的上升沿和下降沿位置上产生瞬时低电平信号,从而吸收缓冲器外部在时钟跳变时刻产生的灌电流。
可以理解的是,本发明中的钳位单元,在运放的输出端连接,用来控制运放的输出端电压,如果运放的输出端电压没有升高到钳位电压,那么钳位单元并不影响运放输出,而如果运放的输出端电压升高到高于钳位电压,则钳位单元将会把该电压修调到钳位电压不变。
另一方面,本发明中的瞬时响应单元,根据时钟信号的状态进行输出调节,当时钟信号持续在高电平或低电平状态时,瞬时响应单元则持续输出高电平。而当时钟信号在跳变状态,例如位于上升沿或下降沿阶段时,瞬时响应单元就会切换至低电平。瞬时响应单元输出的高低电平将作用于缓冲器运放的内部,使得缓冲器运放内部的灌电流瞬时变化。具体的,当瞬时响应但与输出为低时,缓冲器内部的灌电流会迅速增加一个参考电流的大小,从而将缓冲器外部的灌电流充分吸收,并通过接地元件排出。
优选的,缓冲器应用于开关切换电路中;缓冲器的正相输入端接收来自开关切换电路的误差放大器的输出信号;缓冲器的负相输入端与输出端连接,并分别将缓冲信号直接或间接输入至开关切换电路中的多个开关管的栅极;其中,误差放大器用于实现参考电压和开关切换电路的输出电压分压之间的比较。
本发明中,具体定义了缓冲器在整个开关切换电路,或是整个芯片中的位置,由于缓冲器是运放采用负反馈方式连接的,因此实际上是作为EAOUT信号的一个电压跟随器,并随着EAOUT信号的变化而变化的。因此,本发明中改进型的缓冲器,实际上也是在芯片的这一位置下,实现对于输出端信号的控制和具备确定特性的灌电流的吸收的。
图3为本发明中一种吸收灌电流的缓冲器的电路结构示意图。如图3所示,优选的,钳位单元,包括钳位MOS管;钳位MOS管的源极与缓冲器的输出端连接,漏极接地,栅极与开关切换电路中误差放大器的输出信号连接。
容易理解的是,本发明可以通过一个具备合理参数的钳位MOS管实现,在这一MOS管的栅极上,同样采用EAOUT信号来对该管的状态进行控制。
优选的,当误差放大器的输出电压与钳位MOS管的门限开启电压之和大于缓冲器的输出电压时,钳位MOS管关断;当误差放大器的输出电压与钳位MOS管的门限开启电压之和小于缓冲器的输出电压时,钳位MOS管导通,缓冲器的输出电压基于误差放大器的输出电压被钳位。
可以理解的是,受到EAOUT信号的控制,缓冲器的输出端信号,也就是图1中bufout,应当与EAOUT保持近似相等。然而,如果开关管一侧产生了瞬时的大电流,从而导致bufout被瞬时提高后,bufout就可能会大于EAOUT。
具体来说,通过钳位单元的设计,如果EAOUT与bufout保持一致时,该Mp2管被关断,相当于电路不会受到这一个元件的任何影响。而一旦电路中的大电流导致bufout被提高到较高的状态,其可能查过了EAOUT与Mp2的门限开启电压Vth之和,此时Mp2被导通,从而将bufout的电压顺利的降低下来。
此时,Mp2也充当了一部分的灌电流吸收元件的作用,使得其恰好能够在灌电流产生时,将bufout降低下来,而在灌电流不够大的时候,维持电路的原有逻辑。
优选的,瞬时响应单元包括正向逻辑单元、反向逻辑单元、逻辑或非门、电流源和控制开关;其中,正向逻辑单元和反向逻辑单元并联,同时接收时钟信号并分别输出正向逻辑信号和负向逻辑信号;逻辑或非门分别接收正向逻辑信号和负相逻辑信号,以生成瞬时低电平信号;控制开关的栅极接入瞬时低电平信号,源极和漏极则接入电流源和压摆电容的下极板之间,以在瞬时低电平信号的控制下,实现电流源参考电流向压摆电容的注入。
可以理解的是,本发明中的瞬时响应单元,其实质可以是运放内部灌电流的补偿单元。其根据本发明中缓冲器的应用场景下外部灌电流的特点,而提供了这一灌电流补偿单元的性质,本发明中的这个补偿单元,只是跟随着时钟上升沿和下降沿的状态,实现对内部灌电流的瞬时补偿,从而有效的平衡了运放外部的灌电流。
本发明中包括正反两个逻辑单元,因此,能够分别的获得时钟的上升沿和下降沿,并根据后续的逻辑门结构、控制开关和电流源来实现补偿电流只在上升沿和下降沿两个时刻输入。
优选的,正向逻辑单元包括第一反相器、第一PMOS管、第一NMOS管、第一电阻、第一电容、第二反相器、第一或非门;其中,第一反向器的输入端为时钟信号,输出端分别与第一PMOS管、第一NMOS管的栅极连接;第一PMOS管的源极接入电源电压,漏极通过第一电阻后接入至第一NMOS管的漏极,第一NMOS管的漏极接地;第一电容一端与第一PMOS管的漏极、第二反向器的输入端连接,另一端接地;第二反向器的输出端与第一或非门的一个输入端连接,第一或非门的另一个输入端接电源电压,输出端与逻辑或非门的第二输入端连接。
可以理解的是,本发明中的正向逻辑单元中,当接收到时钟的下降沿信号后,第一反相器的输出端由低切高,由于上个时段上RC电路保持在较高的电压上,因此,在上个时刻,第二反相器输出为低,第一或非门的输出为低。而一旦时钟信号CLK从高切到低,B点就会短暂的翻高,且其翻高的时延与RC电路的参数相关。
具体的,RC电路接收到当前时刻第一反相器的高电平信号后,RC电路会开始放电,从而逐渐降低其电压,第二反相器在这个延时后其输出端从低电平切换为高电平,从而经过或非门后,输出再次转低。
可见,在one-shot的时间内,RC电路的延时使得电路根据时钟的下降沿产生了短暂的低电平信号,而在此之前和之后,电路均维持在高电平下。
优选的,反向逻辑单元包括第三反相器、第四反相器、第二PMOS管、第二NMOS管、第二电阻、第二电容、第五反相器、第二或非门;其中,第三反相器的输入端与时钟信号连接,输出端与第四反相器的输入端连接;第四反相器、第二PMOS管、第二NMOS管、第二电阻、第二电容、第五反相器、第二或非门的连接方式与正向逻辑单元中第一反相器、第一PMOS管、第一NMOS管、第一电阻、第一电容、第二反相器、第一或非门的连接方式一一对应;第二或非门的输出端与逻辑或非门的第一输入端连接。
可以理解的是,本发明中,反向逻辑单元的作用与正向逻辑单元的作用类似,区别是其能够在时钟的上升沿实现One-shot低电平信号的生成。
优选的,当时钟信号处于上升沿时,正向逻辑单元的输出为低电平,负向逻辑单元的输出为高电平,逻辑或非门输出低电平;当时钟信号处于下降沿时,正向逻辑单元的输出为高电平,负向逻辑单元的输出为低电平,逻辑或非门输出低电平;当时钟信号处于高电平或低电平状态时,正向逻辑单元和负向逻辑单元的输出均为低电平,逻辑或非门输出高电平。
图4为本发明中一种吸收灌电流的缓冲器的瞬时响应单元输出信号的时序图。如图4所示,由于瞬时响应单元的作用,A、B两点的电压状态会在时钟信号切换时产生短暂的低电压信号,并综合成One-shot点上的信号状态。
优选的,当逻辑或非门的输出为高电平时,控制开关关断;当逻辑或非门的输出为低电平时,控制开关导通,电流源的参考电流注入至压摆电容的下极板中,以减小时钟信号电平切换时压摆电容上下极板的电压差。
可以理解的是,在该电路中,控制开关可以参考现有技术中的MOS管来实现,当MOS管导通时,就可以将电流源的参考电流注入到运放中,而当MOS管关断,则无法注入参考电流。参考电流的大小可以根据整个电路中外部灌电流的高低来进行调整和控制。
当电流注入后,运放输出端的NMOS功率管Mn1的栅极电压会适当增加,从而使得处于线性状态下的Mn1的源漏电流增加,有效实现了对于外部灌电流的吸收。另外,在具备外部灌电流的情况下,下半部分压摆电容C的下极板电压将会升高。当压摆电容C的上极板电压随着外部灌电流升高时,其下极板的电压也会根据内部电流源的注入而升高,从而使得压摆电容的上下极板的电压差基本不发生太多变化。因此,压摆电容C不会在输出电压变化后就发生异常的充放电,并进一步对压摆时间造成影响。
优选的,当时钟信号处于上升沿或下降沿时,受到开关切换电路中开关切换的影响,缓冲器的输出端接收开关切换电路的灌电流;同时瞬时响应单元控制缓冲器输出管Mn1的栅极电压升高,以对灌电流进行有效吸收。
可以理解的是,本发明中的瞬时响应单元,与外部灌电流基本保持同步,在外部灌入电流时,内部参考电流也灌入至Mn1的栅极,从而使得Mn1的源漏电流提高,吸收并较快的排出外部灌电流。
图5为本发明中一种吸收灌电流的缓冲器与现有技术中缓冲器的灌电流吸收能力比较的时序图。如图5所示,图中第三层为时钟信号的上升沿切换状态。在极短的时间内,时钟从低电平切换为高电平,在非常小的振荡后保持稳定的电压。图中第二层为现有技术中缓冲器对外部灌电流的吸收状况,从1.19089ms开始到1.19104ms截止,经过了0.00025ms的时间,缓冲器才吸收了一个时钟上升沿导致的开关管灌电流。
图中第一层为本发明中改进的缓冲器,在本发明中,当缓冲器从1.19090ms上接收到最大的灌电流后,仅在1.19095ms就将灌电流完全吸收并排出了,对于外部灌电流的吸收速度缩短为原有的三分之一。
本发明的有益效果在于,与现有技术相比,本发明中的一种吸收灌电流的缓冲器,通过在缓冲器上增加钳位单元和瞬时响应单元,使得缓冲器不会在灌电流的作用下输出电平过度升高,同时也通过瞬时响应的方式将多余的瞬时灌电流及时吸收和排出,从而同时实现了对缓冲器输出信号的稳定,对灌电流的吸收和缓冲器压摆率的升高。本发明思路清晰,效果准确,能够充分针对开关切换电路中的灌电流特性提升缓冲器的压摆率,钳位缓冲器的输出电压,使得缓冲器不受开关切换电路中开关栅极状态切换的影响,保持稳定、准确的输出。
本发明申请人结合说明书附图对本发明的实施示例做了详细的说明与描述,但是本领域技术人员应该理解,以上实施示例仅为本发明的优选实施方案,详尽的说明只是为了帮助读者更好地理解本发明精神,而并非对本发明保护范围的限制,相反,任何基于本发明的发明精神所作的任何改进或修饰都应当落在本发明的保护范围之内。
Claims (10)
1.一种吸收灌电流的缓冲器,其特征在于:
所述缓冲器为负反馈方式连接的运算放大器,并且,所述缓冲器还包括钳位单元和瞬时响应单元;其中,
所述钳位单元,与所述运算放大器的输出端连接,用于实现对所述运算放大器输出信号的最高电平钳位;
所述瞬时响应单元,与所述运算放大器的压摆电容连接,用于接收时钟信号,并在时钟信号的上升沿和下降沿位置上产生瞬时低电平信号,从而吸收缓冲器外部在时钟跳变时刻产生的灌电流。
2.根据权利要求1中所述的一种吸收灌电流的缓冲器,其特征在于:
所述缓冲器应用于开关切换电路中;
所述缓冲器的正相输入端接收来自所述开关切换电路的误差放大器的输出信号;
所述缓冲器的负相输入端与输出端连接,并分别将缓冲信号直接或间接输入至所述开关切换电路中的多个开关管的栅极;
其中,所述误差放大器用于实现参考电压和所述开关切换电路的输出电压分压之间的比较。
3.根据权利要求2中所述的一种吸收灌电流的缓冲器,其特征在于:
所述钳位单元,包括钳位MOS管;
所述钳位MOS管的源极与所述缓冲器的输出端连接,漏极接地,栅极与所述开关切换电路中所述误差放大器的输出信号连接。
4.根据权利要求3中所述的一种吸收灌电流的缓冲器,其特征在于:
当所述误差放大器的输出电压与所述钳位MOS管的门限开启电压之和大于所述缓冲器的输出电压时,所述钳位MOS管关断;
当所述误差放大器的输出电压与所述钳位MOS管的门限开启电压之和小于所述缓冲器的输出电压时,所述钳位MOS管导通,所述缓冲器的输出电压基于所述误差放大器的输出电压被钳位。
5.根据权利要求4中所述的一种吸收灌电流的缓冲器,其特征在于:
所述瞬时响应单元包括正向逻辑单元、反向逻辑单元、逻辑或非门、电流源和控制开关;其中,
所述正向逻辑单元和所述反向逻辑单元并联,同时接收时钟信号并分别输出正向逻辑信号和负向逻辑信号;
所述逻辑或非门分别接收所述正向逻辑信号和负相逻辑信号,以生成瞬时低电平信号;
所述控制开关的栅极接入所述瞬时低电平信号,源极和漏极则接入所述电流源和压摆电容的下极板之间,以在所述瞬时低电平信号的控制下,实现电流源参考电流向所述压摆电容的注入。
6.根据权利要求5中所述的一种吸收灌电流的缓冲器,其特征在于:
所述正向逻辑单元包括第一反相器、第一PMOS管、第一NMOS管、第一电阻、第一电容、第二反相器、第一或非门;
其中,所述第一反向器的输入端为时钟信号,输出端分别与第一PMOS管、第一NMOS管的栅极连接;
所述第一PMOS管的源极接入电源电压,漏极通过第一电阻后接入至第一NMOS管的漏极,所述第一NMOS管的漏极接地;
所述第一电容一端与所述第一PMOS管的漏极、第二反向器的输入端连接,另一端接地;
所述第二反向器的输出端与所述第一或非门的一个输入端连接,所述第一或非门的另一个输入端接电源电压,输出端与所述逻辑或非门的第二输入端连接。
7.根据权利要求6中所述的一种吸收灌电流的缓冲器,其特征在于:
所述反向逻辑单元包括第三反相器、第四反相器、第二PMOS管、第二NMOS管、第二电阻、第二电容、第五反相器、第二或非门;
其中,所述第三反相器的输入端与时钟信号连接,输出端与所述第四反相器的输入端连接;
所述第四反相器、第二PMOS管、第二NMOS管、第二电阻、第二电容、第五反相器、第二或非门的连接方式与所述正向逻辑单元中第一反相器、第一PMOS管、第一NMOS管、第一电阻、第一电容、第二反相器、第一或非门的连接方式一一对应;
所述第二或非门的输出端与所述逻辑或非门的第一输入端连接。
8.根据权利要求7中所述的一种吸收灌电流的缓冲器,其特征在于:
当所述时钟信号处于上升沿时,所述正向逻辑单元的输出为低电平,所述负向逻辑单元的输出为高电平,所述逻辑或非门输出低电平;
当所述时钟信号处于下降沿时,所述正向逻辑单元的输出为高电平,所述负向逻辑单元的输出为低电平,所述逻辑或非门输出低电平;
当所述时钟信号处于高电平或低电平状态时,所述正向逻辑单元和负向逻辑单元的输出均为低电平,所述逻辑或非门输出高电平。
9.根据权利要求8中所述的一种吸收灌电流的缓冲器,其特征在于:
当所述逻辑或非门的输出为高电平时,所述控制开关关断;
当所述逻辑或非门的输出为低电平时,所述控制开关导通,所述电流源的参考电流注入至所述压摆电容的下极板中,以减小所述时钟信号电平切换时压摆电容上下极板的电压差。
10.根据权利要求9中所述的一种吸收灌电流的缓冲器,其特征在于:
当所述时钟信号处于上升沿或下降沿时,受到所述开关切换电路中开关切换的影响,所述缓冲器的输出端接收所述开关切换电路的灌电流;
同时,所述瞬时响应单元控制所述缓冲器输出管Mn1的栅极电压升高,以对所述灌电流进行有效吸收。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210969145.7A CN115411922A (zh) | 2022-08-12 | 2022-08-12 | 一种吸收灌电流的缓冲器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210969145.7A CN115411922A (zh) | 2022-08-12 | 2022-08-12 | 一种吸收灌电流的缓冲器 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN115411922A true CN115411922A (zh) | 2022-11-29 |
Family
ID=84159406
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202210969145.7A Pending CN115411922A (zh) | 2022-08-12 | 2022-08-12 | 一种吸收灌电流的缓冲器 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN115411922A (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN117118429A (zh) * | 2023-10-25 | 2023-11-24 | 苏州领慧立芯科技有限公司 | 一种宽范围超电源轨缓冲器及输入信号采样方法 |
CN117453605A (zh) * | 2023-12-26 | 2024-01-26 | 深圳市芯波微电子有限公司 | 信号输出缓冲器、信号芯片和印制电路板 |
-
2022
- 2022-08-12 CN CN202210969145.7A patent/CN115411922A/zh active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN117118429A (zh) * | 2023-10-25 | 2023-11-24 | 苏州领慧立芯科技有限公司 | 一种宽范围超电源轨缓冲器及输入信号采样方法 |
CN117118429B (zh) * | 2023-10-25 | 2024-03-26 | 苏州领慧立芯科技有限公司 | 一种宽范围超电源轨缓冲器及输入信号采样方法 |
CN117453605A (zh) * | 2023-12-26 | 2024-01-26 | 深圳市芯波微电子有限公司 | 信号输出缓冲器、信号芯片和印制电路板 |
CN117453605B (zh) * | 2023-12-26 | 2024-04-12 | 深圳市芯波微电子有限公司 | 信号输出缓冲器、信号芯片和印制电路板 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1831998B1 (en) | Self-timed switching regulator pre-driver | |
CN115411922A (zh) | 一种吸收灌电流的缓冲器 | |
JP5138287B2 (ja) | ゲート駆動装置 | |
US20140293664A1 (en) | High-voltage heavy-current drive circuit applied in power factor corrector | |
US20200044578A1 (en) | Multi-Level Power Converter with Light Load Flying Capacitor Voltage Regulation | |
JP2008541507A (ja) | 電力用電界効果トランジスタ(fet)の駆動システムおよびその方法 | |
US8294443B2 (en) | Overshoot/undershoot elimination for a PWM converter which requires voltage slewing | |
CN110794907B (zh) | 瞬态增强型ldo电路、cmos驱动器电源电路及激光器*** | |
US10666250B2 (en) | Drive device for semiconductor element | |
CN111949060A (zh) | 一种缓启动电路 | |
Yan et al. | An automotive-use battery-to-load GaN-based switching power converter with anti-aliasing MR-SSM and in-cycle adaptive ZVS techniques | |
JP2013034382A (ja) | ゲート駆動装置 | |
WO2021017538A1 (zh) | 开关电源及其控制电路和控制方法 | |
CN113922340A (zh) | 一种用于驱动芯片中高侧功率管的短路保护电路 | |
JP2012109916A (ja) | 負荷駆動回路 | |
CN115102384B (zh) | 软启动控制电路及其控制方法和供电电路 | |
CN114374317B (zh) | 高开关频率电荷泵的电压快速恢复电路 | |
CN114740933B (zh) | 一种用于高压ldo的内部基准电源轨控制电路 | |
US11770120B2 (en) | Bootstrap circuit supporting fast charging and discharging and chip | |
CN114244339A (zh) | 栅极驱动电路和电子装置 | |
CN109861503B (zh) | 用于功率器件的驱动电路 | |
CN113241944A (zh) | 同步升压dc-dc转换器的真关断电路及控制方法 | |
KR20110030373A (ko) | Dc―dc 컨버터 | |
KR0147446B1 (ko) | 반도체 집적회로 | |
JP2020027949A (ja) | スイッチング回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |