CN117453605A - 信号输出缓冲器、信号芯片和印制电路板 - Google Patents

信号输出缓冲器、信号芯片和印制电路板 Download PDF

Info

Publication number
CN117453605A
CN117453605A CN202311802161.8A CN202311802161A CN117453605A CN 117453605 A CN117453605 A CN 117453605A CN 202311802161 A CN202311802161 A CN 202311802161A CN 117453605 A CN117453605 A CN 117453605A
Authority
CN
China
Prior art keywords
signal
speed
low
circuit
speed signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202311802161.8A
Other languages
English (en)
Other versions
CN117453605B (zh
Inventor
杨凡
贺娅君
陈涛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Sibrood Microelectronic Co ltd
Original Assignee
Shenzhen Sibrood Microelectronic Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Sibrood Microelectronic Co ltd filed Critical Shenzhen Sibrood Microelectronic Co ltd
Priority to CN202311802161.8A priority Critical patent/CN117453605B/zh
Publication of CN117453605A publication Critical patent/CN117453605A/zh
Application granted granted Critical
Publication of CN117453605B publication Critical patent/CN117453605B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G06F13/4072—Drivers or receivers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G06F13/4086—Bus impedance matching, e.g. termination
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/017545—Coupling arrangements; Impedance matching circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)

Abstract

本申请涉及一种信号输出缓冲器、信号芯片和印制电路板，包括信号调制电路、高速信号差分输入电路和低速信号缓冲输入电路，信号调制电路连接高速信号差分输入电路和低速信号缓冲输入电路。高速信号差分输入电路接收高速电压信号，输出高速电流信号至信号调制电路，信号调制电路将高速电流信号转换为高速信号并输出。低速信号缓冲输入电路接收低速电压信号，输出低速电流信号至信号调制电路，信号调制电路将低速电流信号转换为低速信号并输出。其中，高速电压信号的频率大于低速电压信号的频率。本申请提供的信号输出缓冲器，在信号输出过程中不需占用额外的芯片引脚，还能保障低速信号和高速信号的传输可靠性，提高信号传输效率。

Description

信号输出缓冲器、信号芯片和印制电路板
技术领域
本申请涉及芯片设计技术领域，特别是涉及一种信号输出缓冲器、信号芯片和印制电路板。
背景技术
信号输出缓冲器包括高速信号差分输出缓冲器（Buffer）和低速信号缓冲器。高速信号差分输出缓冲器是高速信号互连芯片中不可或缺的电路，高速信号互连芯片内部经过高速信号通道处理后的信号，在高速信号差分输出缓冲器的缓冲下传递至芯片引脚（PAD），完成高速信号的输出。高速信号差分输出缓冲器的每一端输出的等效阻抗还可以与印制电路板（PCB板）上负载的阻抗匹配，以减小信号反射，实现高速信号的高效率输出。
但是如果高速信号互连芯片需要输出低速信号，通常可以有两种实现方案。第一种是在高速信号互联芯片内设置独立的低速信号通道，并设置独立的低速信号缓冲器将低速信号传递至对应的芯片引脚。第二种是设置低速信号通道，但是复用高速信号差分输出缓冲器输出低速信号。
对于第一种方案，需要占用额外的芯片引脚，难以适用于芯片引脚有限的芯片，适用性不足，效率较低。对于第二种方案，由于高速信号差分输出缓冲器应用于高速信号场景，对于传递低速信号，可能会对高速信号差分输出缓冲器造成额外的负载，破坏高速信号输出过程的阻抗连续性，从而影响芯片乃至电路性能。而且，第二种方案中对低速信号的传输也存在限制，可能出现准确率低，效率低的情况。
发明内容
基于此，有必要针对上述技术问题，提供一种能够提高信号输出效率的一种信号输出缓冲器、信号芯片和印制电路板。
第一方面，本申请提供了一种信号输出缓冲器，包括信号调制电路、高速信号差分输入电路和低速信号缓冲输入电路，所述信号调制电路连接所述高速信号差分输入电路和所述低速信号缓冲输入电路；
所述高速信号差分输入电路接收高速电压信号，输出高速电流信号至所述信号调制电路，所述信号调制电路将所述高速电流信号转换为高速信号并输出；
所述低速信号缓冲输入电路接收低速电压信号，输出低速电流信号至所述信号调制电路，所述信号调制电路将所述低速电流信号转换为低速信号并输出；所述高速电压信号的频率大于所述低速电压信号的频率。
在其中一个实施例中，所述低速信号缓冲输入电路包括低速信号接收电路和低速信号电流源，所述低速信号接收电路连接所述信号调制电路和所述低速信号电流源，并接收所述低速电压信号，所述低速信号电流源远离所述低速信号接收电路的一端接地。
在其中一个实施例中，所述低速信号接收电路包括第一低速接收管和第二低速接收管，所述第一低速接收管的控制端和所述第二低速接收管的控制端均接收所述低速电压信号，所述第一低速接收管的输入端和所述第二低速接收管的输入端均连接所述信号调制电路，所述第一低速接收管的输出端和所述第二低速接收管的输出端均连接所述低速信号电流源。
在其中一个实施例中，所述低速信号缓冲输入电路还包括低速信号指示开关管，所述低速信号指示开关管的控制端接收所述低速电压信号，所述低速信号指示开关管的输入端连接所述低速信号接收电路，所述低速信号指示开关管的输出端连接所述低速信号电流源。
在其中一个实施例中，所述高速信号差分输入电路包括高速信号接收电路和高速信号电流源，所述高速信号接收电路连接所述信号调制电路和所述高速信号电流源，并接收所述高速电压信号，所述高速信号电流源远离所述高速信号接收电路的一端接地。
在其中一个实施例中，所述高速信号接收电路包括第一高速接收管和第二高速接收管，所述第一高速接收管的控制端和所述第二高速接收管的控制端均接收所述高速电压信号，所述第一高速接收管的输入端和所述第二高速接收管的输入端均连接所述信号调制电路，所述第一高速接收管的输出端和所述第二高速接收管的输出端均连接所述高速信号电流源。
在其中一个实施例中，所述高速信号差分输入电路还包括高速信号稳定电路，所述高速信号稳定电路连接所述高速信号接收电路和所述信号调制电路。
在其中一个实施例中，所述信号调制电路包括缓冲电阻、负载电阻和负载电感，所述负载电感连接所述缓冲电阻和所述负载电阻，所述缓冲电阻连接电源电压；
所述缓冲电阻用于根据所述低速电流信号和所述电源电压调制得到低速信号，所述负载电阻和所述负载电感用于根据所述高速电流信号和所述电源电压调制得到高速信号。
第二方面，本申请还提供了一种信号芯片，所述信号芯片包括低速信号通道、高速信号通道和如上述的信号输出缓冲器，所述低速信号通道连接所述信号输出缓冲器的所述低速信号缓冲输入电路，用于输出所述低速电压信号至所述低速信号缓冲输入电路；所述高速信号通道连接所述信号输出缓冲器的所述高速信号差分输入电路，用于输出所述高速电压信号至所述高速信号差分输入电路。
第三方面，本申请还提供了一种印制电路板，所述印制电路板包括高速信号传输电路、低速信号传输电路和如上述的信号芯片，所述高速信号传输电路连接所述信号芯片的所述信号输出缓冲器的输出端，所述低速信号传输电路连接所述高速信号传输电路。
上述信号输出缓冲器、信号芯片和印制电路板，包括信号调制电路、高速信号差分输入电路和低速信号缓冲输入电路，信号调制电路连接高速信号差分输入电路和低速信号缓冲输入电路。高速信号差分输入电路接收高速电压信号，输出高速电流信号至信号调制电路，信号调制电路将高速电流信号转换为高速信号并输出。低速信号缓冲输入电路接收低速电压信号，输出低速电流信号至信号调制电路，信号调制电路将低速电流信号转换为低速信号并输出。其中，高速电压信号的频率大于低速电压信号的频率。本申请通过设置高速信号差分输入电路和低速信号缓冲输入电路，能够分别对低速电压信号和高速电压信号进行调制并输出，不需占用额外的芯片引脚，还能保障低速信号和高速信号的传输可靠性，提高信号传输效率。
附图说明
为了更清楚地说明本申请实施例或传统技术中的技术方案，下面将对实施例或传统技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为一个实施例中信号输出缓冲器的结构示意图；
图2为一个实施例中低速信号缓冲输入电路的结构示意图；
图3为一个实施例中高速信号差分输入电路的结构示意图；
图4为一个实施例中信号调制电路的结构示意图；
图5为一个实施例中信号输出缓冲器的结构示意图；
图6为一个实施例中信号芯片的应用环境示意图。
具体实施方式
为了使本申请的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本申请进行进一步详细说明。附图中给出了本申请的实施例，但是本申请可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使本申请的公开内容更加透彻全面。应当理解，此处描述的具体实施例仅用以解释本申请，并不用于限定本申请。
可以理解，本申请所使用的术语“第一”、“第二”等可在本文中用于描述各种元件，但这些元件不受这些术语限制。这些术语仅用于将第一个元件与另一个元件区分。举例来说，在不脱离本申请的范围的情况下，可以将第一电阻称为第二电阻，且类似地，可将第二电阻称为第一电阻。第一电阻和第二电阻两者都是电阻，但其不是同一电阻。
可以理解，以下实施例中的“连接”，如果被连接的电路、模块、单元等相互之间具有电信号或数据的传递，则应理解为“电连接”、“通信连接”等。
可以理解，“至少一个”是指一个或多个，“多个”是指两个或两个以上。“元件的至少部分”是指元件的部分或全部。
在此使用时，单数形式的“一”、“一个”和“所述/该”也可以包括复数形式，除非上下文清楚指出另外的方式。还应当理解的是，术语“包括/包含”或“具有”等指定所陈述的特征、整体、步骤、操作、组件、部分或它们的组合的存在，但是不排除存在或添加一个或更多个其他特征、整体、步骤、操作、组件、部分或它们的组合的可能性。同时，在本说明书中使用的术语“和/或”包括相关所列项目的任何及所有组合。
除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中在本申请的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本申请。
本申请实施例提供的信号输出缓冲器，可以应用于各类需要进行不同频率的信号输出的应用环境中，例如各类芯片电路或各类信号通道等。本申请提供的信号输出缓冲器可以接收电压信号，并转换为对应的信号输出，且并不限定接收的电压信号的类型。
通常来说，作为信号输出的电压信号可以划分为高速电压信号和低速电压信号，可选地，可以是将频率大于50MHz的信号称为高速电压信号，对应产生的信号称为高速信号；将频率小于或等于50MHz的信号称为低速电压信号，对应产生的信号称为低速信号。也可以是将信号上升沿/下降沿小于50ps的信号称为高速电压信号，将信号上升沿/下降沿大于或等于50ps的信号称为低速电压信号。还可以是根据信号所在的传输路径长度或传输时的损耗等角度进行划分。为了便于描述，本申请内的高速电压信号与低速电压信号通过频率进行划分，即高速电压信号的频率大于低速电压信号的频率。对应地，高速信号的频率大于低速信号的频率。
本申请的信号输出缓冲器可以配置于信号芯片内，使信号芯片能够输出高速信号也能输出低速信号。提升信号芯片的适用性和信号传输效率。
在一个实施例中，如图1所示，提供了一种信号输出缓冲器，包括信号调制电路102、高速信号差分输入电路104和低速信号缓冲输入电路106，信号调制电路102连接高速信号差分输入电路104和低速信号缓冲输入电路106。高速信号差分输入电路104接收高速电压信号，输出高速电流信号至信号调制电路102，信号调制电路102将高速电流信号转换为高速信号并输出。低速信号缓冲输入电路106接收低速电压信号，输出低速电流信号至信号调制电路102，信号调制电路102将低速电流信号转换为低速信号并输出。
其中，高速电压信号和低速电压信号的定义在上文已有记载。在本申请中，以电压频率为电压信号的划分依据，定义为：高速电压信号的频率大于低速电压信号的频率。示例性地，当电压信号的频率大于50MHz时将该电压信号称为高速电压信号，当电压信号的频率小于或等于50MHz时将该电压信号称之为低速电压信号。
电压信号从高速信号差分输入电路104和低速信号缓冲输入电路106输入，具体地，高速信号差分输入电路104接收高速电压信号，低速信号缓冲输入电路106接收低速电压信号。高速信号差分输入电路104将高速电压信号转换为高速电流信号，并发送至信号调制电路102；低速信号缓冲输入电路106将低速电压信号转换为低速电流信号，并发送至信号调制电路102。信号调制电路102连接有电源电压，信号调制电路102根据电源电压对接收到的电流信号进行调制，能够高速电流信号转换为高速信号，将低速电流信号转换为低速信号，然后将转换好的信号输出，完成信号输出功能。
在本实施例中，信号输出缓冲器包括信号调制电路102、高速信号差分输入电路104和低速信号缓冲输入电路106，信号调制电路102连接高速信号差分输入电路104和低速信号缓冲输入电路106。高速信号差分输入电路104接收高速电压信号，输出高速电流信号至信号调制电路102，信号调制电路102将高速电流信号转换为高速信号并输出。低速信号缓冲输入电路106接收低速电压信号，输出低速电流信号至信号调制电路102，信号调制电路102将低速电流信号转换为低速信号并输出。其中，高速电压信号的频率大于低速电压信号的频率。本申请通过设置高速信号差分输入电路104和低速信号缓冲输入电路106，能够分别对低速电压信号和高速电压信号进行调制并输出，不需占用额外的芯片引脚，还能保障低速信号和高速信号的传输可靠性，提高信号传输效率。
在一个实施例中，低速信号缓冲输入电路106包括低速信号接收电路和低速信号电流源，低速信号接收电路连接信号调制电路102和低速信号电流源，并接收低速电压信号，低速信号电流源远离低速信号接收电路的一端接地。
具体地，低速信号接收电路能够接收低速电压信号，并将低速电压信号转换为低速电流信号。低速信号接收电路还连接有低速信号电流源，低速信号电流源用于决定低速电压信号与低速电流信号的转换比例，在实际应用过程中，工作人员可以根据需求选取低速信号电流源的大小规格。则低速信号接收电路根据低速信号电流源将低速电压信号转换为对应大小的低速电流信号，并发送至信号调制电路102。
进一步地，低速信号电流源的输入端连接低速信号接收电路，低速信号电流源的输出端接地。可选地，低速信号电流源的实现电路结构可以为标准电流源，也可以为能维持相同电流大小的其他电路元器件，例如开关管等元器件。
低速电压信号的输入端可以为一个也可以为多个，由于高速信号一般为高速差分信号，需要设置两个输入端。为了匹配高速信号的传输，使信号输出缓冲器的电路结构更加泛用，低速信号也可以为低速差分信号。在一个实施例中，低速信号接收电路包括第一低速接收管和第二低速接收管，第一低速接收管的控制端和第二低速接收管的控制端均接收低速电压信号，第一低速接收管的输入端和第二低速接收管的输入端均连接信号调制电路102，第一低速接收管的输出端和第二低速接收管的输出端均连接低速信号电流源。
具体地，当低速电压信号为一个时，可以将该低速电压信号同时输出至第一低速接收管和第二低速接收管的控制端。当低速电压信号的输入端为两个时，其中一个低速电压信号发送至第一低速接收管的控制端，另一个低速电压信号发送至第二低速接收管的控制端。第一低速接收管的输出端和第二低速接收管的输出端均连接低速信号电流源，根据低速信号电流源将接收到的低速电压信号转换为对应的低速电流信号，并传输至信号调制电路102。
可选地，第一低速接收管和第二低速接收管可以为开关管，具体地，可以均为晶体管，类型可以为NMOS晶体管。
在一个实施例中，低速信号缓冲输入电路106还包括低速信号指示开关管，低速信号指示开关管的控制端接收低速电压信号，低速信号指示开关管的输入端连接低速信号接收电路，低速信号指示开关管的输出端连接低速信号电流源。
具体地，低速信号指示开关管的控制端接收低速电压信号，可以是通过检测元件接收低速电压信号，该检测元件检测到低速电压信号时发出控制信号至低速信号指示开关管，改变低速信号指示开关管的状态。例如，当检测元件检测到低速电压信号时，控制低速信号指示开关管导通；当检测元件未检测到低速电压信号时，控制低速信号指示开关管截止。
进一步地，当低速信号指示开关管导通时，低速信号电流源与低速信号接收电路导通，低速信号接收电路可以根据低速信号电流源将低速电压信号转换为低速电流信号。当低速信号指示开关管截止时，低速信号电流源与低速信号接收电路断开，可以减少低速信号电流源的功耗，减少冗余的电流源负载。并且能够对低速信号电流源进行隔离，相当于提升了信号输出缓冲器的安全性。
可选地，低速信号指示开关管可以为NMOS晶体管，低速信号指示开关管可以直接连接低速电压信号，也可以连接检测元件，由检测元件控制该NPN开关管的导通与截止。
在本实施例中，低速信号指示开关管能够检测是否有低速电压信号输入，并在低速信号指示开关管未检测到低速电压信号输入时，将低速信号电流源与低速信号接收电路隔离，提升信号输出缓冲器的安全性和稳定性。
在一个实施例中，低速信号缓冲输入电路106如图2所示，低速信号缓冲输入电路106包括低速信号接收电路、低速信号电流源和低速信号指示开关管，其中低速信号接收电路包括第一低速接收管和第二低速接收管。在图中，低速信号电流源为电流源Ib2，低速信号指示开关管为开关管M7，第一低速接收管为开关管M3，第二低速接收管为开关管M4。第一低速接收管输入的低速电压信号为Vcom,n，第二低速接收管输入的低速电压信号为Vcom,p。开关管M7的控制端接收的控制信号EN与低速电压信号匹配，当存在低速电压信号时，控制信号EN为高电平，控制开关管M7导通，当不存在低速电压信号时，控制信号EN为低电平，控制开关管M7截止。
在一个实施例中，高速信号差分输入电路104包括高速信号接收电路和高速信号电流源，高速信号接收电路连接信号调制电路102和高速信号电流源，并接收高速电压信号，高速信号电流源远离高速信号接收电路的一端接地。
具体地，高速信号接收电路能够接收高速电压信号，并将高速电压信号转换为高速电流信号。高速信号接收电路还连接有高速信号电流源，高速信号电流源用于决定高速电压信号与高速电流信号的转换比例，在实际应用过程中，工作人员可以根据需求选取高速信号电流源的大小规格。则高速信号接收电路根据高速信号电流源将高速电压信号转换为对应大小的高速电流信号，并发送至信号调制电路102。
进一步地，高速信号电流源的输入端连接高速信号接收电路，高速信号电流源的输出端接地。可选地，高速信号电流源的实现电路结构可以为标准电流源，也可以为能维持相同电流大小的其他电路元器件，例如开关管等元器件。
高速电压信号可以为高速差分信号，即高速电压信号的数量为两个。在一个实施例中，高速信号接收电路包括第一高速接收管和第二高速接收管，第一高速接收管的控制端和第二高速接收管的控制端均接收高速电压信号，第一高速接收管的输入端和第二高速接收管的输入端均连接信号调制电路102，第一高速接收管的输出端和第二高速接收管的输出端均连接高速信号电流源。
具体地，其中一个高速电压信号发送至第一高速接收管的控制端，另一个高速电压信号发送至第二高速接收管的控制端。第一高速接收管的输出端和第二高速接收管的输出端均连接高速信号电流源，根据高速信号电流源将接收到的高速电压信号转换为对应的高速电流信号，并传输至信号调制电路102。
可选地，第一高速接收管和第二高速接收管可以为开关管，具体地，可以均为晶体管，类型可以为NMOS晶体管。
为了提升信号输出缓冲器的适用性，在一个实施例中，高速信号差分输入电路104还包括高速信号稳定电路，高速信号稳定电路连接高速信号接收电路和信号调制电路102。
具体地，高速信号稳定电路设置于高速信号接收电路和信号调制电路102之间，由于信号调制电路102输出高速信号，而高速信号稳定电路相较于高速信号接收电路，更加靠近高速信号的输出端，对信号输出缓冲器来说，降低了寄生电容和阻抗匹配时所需的阻抗，进而简化了印制电路板中需要匹配的阻抗电路的结构。同时，高速信号稳定电路持续处于工作状态，不仅能够对高速信号的输出进行稳定，还可以对低速信号的输出进行稳定。
可选地，高速信号稳定电路可以为接入偏置电压的开关管，偏置电压控制该开关管持续处于导通状态。当高速信号接收电路包括第一高速接收管和第二高速接收管时，高速信号稳定电路可以包括第一稳定管和第二稳定管，且第一稳定管和第二稳定管为共栅极晶体管，第一稳定管的控制端和第二稳定管的控制端均连接偏置电压。第一稳定管的输入端和第二稳定管的输入端均连接信号调制电路102，第一稳定管的输出端连接第一高速接收管的输入端，第二稳定管的输出端连接第二高速接收管的输入端。示例性地，第一稳定管和第二稳定管均为NMOS晶体管。
在一个实施例中，高速信号差分输入电路104如图3所示，高速信号差分输入电路104包括高速信号接收电路、高速信号电流源和高速信号稳定电路，其中，其中高速信号接收电路包括第一高速接收管和第二高速接收管，高速信号稳定电路包括第一稳定管和第二稳定管。在图中，高速信号电流源为电流源Ib1，第一高速接收管为开关管M1，第二高速接收管为开关管M2，第一稳定管为开关管M5，第二稳定管为开关管M6。第一高速接收管输入的高速电压信号为Vdata,p，第二高速接收管输入的高速电压信号为Vdata.n，第一稳定管的控制端和第二稳定管的控制端输入的偏置电压为Vbias。
在一个实施例中，信号调制电路102包括缓冲电阻、负载电阻和负载电感，负载电感连接缓冲电阻和负载电阻，缓冲电阻连接电源电压。进一步地，缓冲电阻连接低速信号缓冲输入电路106，负载电阻连接高速信号差分输入电路104。
当低速信号缓冲输入电路106包括低速信号接收电路，且低速信号接收电路包括第一低速接收管和第二低速接收管时，缓冲电阻的第一端连接第一低速接收管的输入端，缓冲电阻的另一端连接第二低速接收管的输入端。
进一步地，一个负载电阻和一个负载电感串联为一个负载调制电路，当高速信号差分输入电路104包括高速信号接收电路，且高速信号接收电路包括第一高速接收管和第二高速接收管时，负载调制电路的数量为两个，分别连接于第一高速接收管的输入端和第二高速接收管的输入端。当高速信号差分输入电路104还包括高速信号稳定电路，且高速信号稳定电路可以包括第一稳定管和第二稳定管时，负载调制电路的数量为两个，分别连接于第一稳定管的输入端和第二稳定管的输入端。
示例性的，信号调制电路102如图4所示，信号调制电路102包括缓冲电阻、负载电阻和负载电感，缓冲电阻为Rcom，负载电阻分别为电阻RL1和RL2，负载电阻的阻值均为RL，负载电感分别为电感ind1和电感ind2，电源电压为VDD，负载电感的电感值均为ind，Vout,n和Vout,p为信号输出端，用于输出高速信号和低速信号。
负载电阻和负载电感用于根据高速电流信号和电源电压调制得到高速信号。具体地，当对高速电流信号进行调制时，主要由负载电阻和负载电感进行转换：电源电压经过缓冲电阻进行降压，负载电阻用于将高速电流信号转换为对应的电压信号，负载电感用于扩展带宽。负载电阻和负载电感将根据高速电流信号结合降压后的电源电压，生成高速信号并输出，输出端位于负载电阻与高速信号差分输入电路104的公共端（如图4中的Vout,n和Vout,p）。其中，缓冲电阻仅对高速信号的输出起到降压作用，仅改变高速信号的电压位，对高速信号的频率和幅值以及其他参数并不改变，因而不影响高速信号的输出。
缓冲电阻用于根据低速电流信号和电源电压调制得到低速信号。当对低速电流信号进行调制时，主要由缓冲电阻对低速电流信号进行缓冲，并且缓冲电阻根据低速电流信号和电源电压调制低速信号，调制过程与高速信号的共模电压调制过程相似：通过缓冲电阻调制接入的低速电流信号，由于两个低速电流信号连接于缓冲电阻的不同端，则可以对低速信号进行缓冲调制，再通过负载电阻和负载电感传输至输出端。
为了更好地理解上述方案，结合图5所示的信号输出缓冲器，以下结合一个具体的实施例进行详细的解释说明。
在一个实施例中，信号输出缓冲器如图5所示，包括信号调制电路102、高速信号差分输入电路104和低速信号缓冲输入电路106，具体电路结构如图2-图4所示，且在上文已有记载，在此不再赘述。
在进行高速信号输出时，无低速电压信号输入，开关管M7截止，由高速差分对开关管（开关管M1和开关管M2）、共栅极开关管（开关管M5和开关管M6）、负载电阻（电阻RL1和电阻RL2）和负载电感（电感ind1和电感ind2）构成高速信号输出缓冲器。其中，共栅极晶体管可以有效减小输出端的寄生电容。输入的高速电压信号Vdata（Vdata,p和Vdata,n）由高速差分对开关管转换为对应的高速电流信号，流经共栅极晶体管、负载电阻和负载电感，将其转换为高速差分信号（高速信号的一种）输出，如下式：
（1）
式中，Vout,diff指高速差分(diff)信号输出的电压幅度。Vout,p是正端(positive/plus)输出的信号的电压幅度，该正端指信号输出缓冲器的输出端之一。Vout,n是负端(negative/minus)输出的信号的电压幅度，该负端指信号输出缓冲器的另一个输出端。gm1指高速差分对开关管的跨导，gm1由电流源Ib1（又称尾电流Ib1）和高速差分对开关管的尺寸决定。S指的是在频域分析中的频率分量，相当于jw，其中j是实数中的虚部，w是角频率。Vdata,p和Vdata,n是输入的高速电压信号，RL指负载电阻的阻值，ind指负载电感的电感值。
其中，通常情况Vout,diff与Vout,p是两倍的关系，即Vout,p等于负的Vout,n。当需要增加输出的信号的电压幅度时，除了对应调整输入的Vdata,p和Vdata,n之外，还可以通过增大尾电流Ib1的方式实现。
在进行低速信号输出时，开关管M7导通，低速差分对开关管（开关管M3和开关管M4）将低速电压信号Vcom（Vcom,n和Vcom,p）转化为低速电流信号，进而通过电阻Rcom调制（类似高速信号的共模电压调制），实现低速信号输出。如下式：
（2）
式中，Vout,com指低速信号输出的电压（低速共模电压），在输出低速信号时相当于Vout,p和Vout,n。VDD是电源电压，Vcom,p和Vcom,n是指输入的低速电压信号。gm2指低速差分对开关管的跨导，gm2由电流源Ib2（又称尾电流Ib2）和低速差分对开关管的尺寸决定。Rcom指的是缓冲电阻Rcom的阻值，Ib1是指电流源Ib1的电流。
在本实施例中，高速信号的输出阻抗仍然由负载电阻RL和负载电感ind决定，不受低速信号输出的影响，能够保障高速信号输出路径的阻抗连续性。同时，还能将低速信号以高速信号的共模电压的形式进行调制并输出，无需配置对应的低速输出引脚。采用本申请提供的信号输出缓冲器，可以提高信号输出的效率。
基于同样的技术构思，本申请还提供了一种信号芯片。在一个实施例中，信号芯片的应用环境如图6所示，信号芯片包括低速信号通道、高速信号通道和如上述各实施例记载的信号输出缓冲器。其中，低速信号通道用于接收信号芯片内产生的低速信号输出指令，并产生对应的低速电压信号。高速信号通道用于接收信号芯片内产生的高速信号输出指令，并产生对应的高速电压信号。
具体地，低速信号通道连接信号输出缓冲器的低速信号缓冲输入电路106，输出低速电压信号至低速信号缓冲输入电路106。高速信号通道连接信号输出缓冲器的高速信号差分输入电路104，输出高速电压信号至高速信号差分输入电路104。
由于信号芯片的低速信号可以通过高速信号的共模电压的形式输出，需要为信号芯片配置对应的信号传输电路。在一个实施例中，本申请还通提供了一种印制电路板，如图6所示，印制电路板包括高速信号传输电路、低速信号传输电路和如上述实施例记载的信号芯片，高速信号传输电路连接信号芯片的信号输出缓冲器的输出端，低速信号传输电路连接高速信号传输电路。
具体地，高速信号传输电路通过键合线连接信号芯片的引脚，且高速信号传输电路包括与信号芯片内的信号输出缓冲器的阻抗匹配的电阻。示例性地，如图5所示的信号输出缓冲器的每一个输出端（Vout,n和Vout,p）的等效阻抗为50欧姆，则印制电路板中的特征阻抗和片外阻抗也需设置50欧姆的负载由于实现阻抗匹配。则，高速信号传输电路包括传输线和接地电阻，其中传输线的特征阻抗为50欧姆，以及接地电阻的阻值为50欧姆（相当于片外阻抗）。进一步地，传输线和接地电阻之间设置有AC耦合电容，又称高速差分信号AC耦合电容。AC耦合电容通过将直流偏置隔离，只传递交流信号，有效地防止了直流偏置对交流信号的干扰。这种隔离作用有助于保持高速信号的完整性和稳定性。
由于低速信号输出的形式为高速信号的共模电压，则低速信号传输电路可以是包括低速引出电阻，低速引出电阻设置于高速信号传输电路的传输线，通过低速引出电阻在AC耦合电容之前引出高速信号的共模电压，完成低速信号的传输。低速信号传输电路还可以包括低速传输线，低速引出电阻的一端连接高速信号传输电路的连接线，低速引出电阻的另一端连接低速传输线。进一步地，当一个信号输出缓冲器连接的高速信号传输电路的数量为多个时，低速引出电阻的数量与高速信号传输电路的数量匹配。且，多个低速引出电阻可以连接同一个低速传输线。如图6所示，两个低速引出电阻连接一个低速传输线。示例性地，低速引出电阻用于引出高速信号的共模电压（即低速信号），则低速引出电阻的阻值可以取值为10K欧姆。
本实施例中，本申请提供的信号芯片节省了芯片引脚，无需额外的芯片引脚传输低速信号，进而可以节约印制电路板空间，使印制电路板的结构紧凑，实现高速信号和低速信号的传输，使信号传输稳定可靠。
在本说明书的描述中，参考术语“有些实施例”、“其他实施例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特征包含于本申请的至少一个实施例或示例中。在本说明书中，对上述术语的示意性描述不一定指的是相同的实施例或示例。
以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对本申请范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请的保护范围应以所附权利要求为准。

Claims (10)

1.一种信号输出缓冲器，其特征在于，包括信号调制电路、高速信号差分输入电路和低速信号缓冲输入电路，所述信号调制电路连接所述高速信号差分输入电路和所述低速信号缓冲输入电路；
所述高速信号差分输入电路接收高速电压信号，输出高速电流信号至所述信号调制电路，所述信号调制电路将所述高速电流信号转换为高速信号并输出；
所述低速信号缓冲输入电路接收低速电压信号，输出低速电流信号至所述信号调制电路，所述信号调制电路将所述低速电流信号转换为低速信号并输出；所述高速电压信号的频率大于所述低速电压信号的频率。
2.根据权利要求1所述的信号输出缓冲器，其特征在于，所述低速信号缓冲输入电路包括低速信号接收电路和低速信号电流源，所述低速信号接收电路连接所述信号调制电路和所述低速信号电流源，并接收所述低速电压信号，所述低速信号电流源远离所述低速信号接收电路的一端接地。
3.根据权利要求2所述的信号输出缓冲器，其特征在于，所述低速信号接收电路包括第一低速接收管和第二低速接收管，所述第一低速接收管的控制端和所述第二低速接收管的控制端均接收所述低速电压信号，所述第一低速接收管的输入端和所述第二低速接收管的输入端均连接所述信号调制电路，所述第一低速接收管的输出端和所述第二低速接收管的输出端均连接所述低速信号电流源。
4.根据权利要求2所述的信号输出缓冲器，其特征在于，所述低速信号缓冲输入电路还包括低速信号指示开关管，所述低速信号指示开关管的控制端接收所述低速电压信号，所述低速信号指示开关管的输入端连接所述低速信号接收电路，所述低速信号指示开关管的输出端连接所述低速信号电流源。
5.根据权利要求1所述的信号输出缓冲器，其特征在于，所述高速信号差分输入电路包括高速信号接收电路和高速信号电流源，所述高速信号接收电路连接所述信号调制电路和所述高速信号电流源，并接收所述高速电压信号，所述高速信号电流源远离所述高速信号接收电路的一端接地。
6.根据权利要求5所述的信号输出缓冲器，其特征在于，所述高速信号接收电路包括第一高速接收管和第二高速接收管，所述第一高速接收管的控制端和所述第二高速接收管的控制端均接收所述高速电压信号，所述第一高速接收管的输入端和所述第二高速接收管的输入端均连接所述信号调制电路，所述第一高速接收管的输出端和所述第二高速接收管的输出端均连接所述高速信号电流源。
7.根据权利要求5所述的信号输出缓冲器，其特征在于，所述高速信号差分输入电路还包括高速信号稳定电路，所述高速信号稳定电路连接所述高速信号接收电路和所述信号调制电路。
8.根据权利要求1所述的信号输出缓冲器，其特征在于，所述信号调制电路包括缓冲电阻、负载电阻和负载电感，所述负载电感连接所述缓冲电阻和所述负载电阻，所述缓冲电阻连接电源电压；
所述缓冲电阻用于根据所述低速电流信号和所述电源电压调制得到低速信号，所述负载电阻和所述负载电感用于根据所述高速电流信号和所述电源电压调制得到高速信号。
9.一种信号芯片，其特征在于，所述信号芯片包括低速信号通道、高速信号通道和如权利要求1-8任一项所述的信号输出缓冲器，所述低速信号通道连接所述信号输出缓冲器的所述低速信号缓冲输入电路，用于输出所述低速电压信号至所述低速信号缓冲输入电路；所述高速信号通道连接所述信号输出缓冲器的所述高速信号差分输入电路，用于输出所述高速电压信号至所述高速信号差分输入电路。
10.一种印制电路板，其特征在于，所述印制电路板包括高速信号传输电路、低速信号传输电路和如权利要求9所述的信号芯片，所述高速信号传输电路连接所述信号芯片的所述信号输出缓冲器的输出端，所述低速信号传输电路连接所述高速信号传输电路。
CN202311802161.8A 2023-12-26 2023-12-26 信号输出缓冲器、信号芯片和印制电路板 Active CN117453605B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311802161.8A CN117453605B (zh) 2023-12-26 2023-12-26 信号输出缓冲器、信号芯片和印制电路板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311802161.8A CN117453605B (zh) 2023-12-26 2023-12-26 信号输出缓冲器、信号芯片和印制电路板

Publications (2)

Publication Number Publication Date
CN117453605A true CN117453605A (zh) 2024-01-26
CN117453605B CN117453605B (zh) 2024-04-12

Family

ID=89582261

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311802161.8A Active CN117453605B (zh) 2023-12-26 2023-12-26 信号输出缓冲器、信号芯片和印制电路板

Country Status (1)

Country Link
CN (1) CN117453605B (zh)

Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5471150A (en) * 1992-12-30 1995-11-28 Samsung Electronics Co., Ltd. Buffer with high and low speed input buffers
CN102567259A (zh) * 2010-12-27 2012-07-11 北京国睿中数科技股份有限公司 面向高速通信接口的低功耗缓冲装置
CN105323966A (zh) * 2015-09-24 2016-02-10 浪潮电子信息产业股份有限公司 一种优化电容与差分过孔互连时的阻抗连续性设计方法
CN106487374A (zh) * 2016-12-31 2017-03-08 唯捷创芯(天津)电子技术股份有限公司 一种高速模拟电压信号缓冲器、芯片及通信终端
CN106849938A (zh) * 2016-12-23 2017-06-13 深圳市国微电子有限公司 一种输入缓冲器电路
CN108233926A (zh) * 2018-01-04 2018-06-29 电子科技大学 一种超高频输入信号缓冲器
CN110224678A (zh) * 2019-06-28 2019-09-10 深圳市锐能微科技有限公司 模拟缓冲器、电压测量电路及电能计量芯片
CN211183924U (zh) * 2019-12-27 2020-08-04 深圳市芯波微电子有限公司 Ctle电路、高速均衡电路和高速信号收发芯片
CN216016845U (zh) * 2021-07-22 2022-03-11 苏州瀚宸科技有限公司 一种缓冲器电路和一种电子设备
CN115411922A (zh) * 2022-08-12 2022-11-29 圣邦微电子(苏州)有限责任公司 一种吸收灌电流的缓冲器
CN218006601U (zh) * 2022-06-24 2022-12-09 上海闻泰电子科技有限公司 高速信号电路板、高速信号主板结构及电子设备
CN115694527A (zh) * 2022-10-21 2023-02-03 清华大学 基于dac的四电平脉冲幅度调制高速串口发射机结构
CN116208142A (zh) * 2023-05-05 2023-06-02 核芯互联科技(青岛)有限公司 差分信号驱动电路及选择差分信号驱动电路的方法
CN116683903A (zh) * 2023-06-30 2023-09-01 深圳市国微电子有限公司 电平转换电路及高压降压变换电路
CN117081620A (zh) * 2023-10-13 2023-11-17 慷智集成电路(上海)有限公司 全双工发射接收电路、串行电路芯片、电子设备及车辆
CN117254995A (zh) * 2023-10-16 2023-12-19 中国科学院半导体研究所 基于多重前馈的连续时间线性均衡器的接收机前端装置

Patent Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5471150A (en) * 1992-12-30 1995-11-28 Samsung Electronics Co., Ltd. Buffer with high and low speed input buffers
CN102567259A (zh) * 2010-12-27 2012-07-11 北京国睿中数科技股份有限公司 面向高速通信接口的低功耗缓冲装置
CN105323966A (zh) * 2015-09-24 2016-02-10 浪潮电子信息产业股份有限公司 一种优化电容与差分过孔互连时的阻抗连续性设计方法
CN106849938A (zh) * 2016-12-23 2017-06-13 深圳市国微电子有限公司 一种输入缓冲器电路
CN106487374A (zh) * 2016-12-31 2017-03-08 唯捷创芯(天津)电子技术股份有限公司 一种高速模拟电压信号缓冲器、芯片及通信终端
CN108233926A (zh) * 2018-01-04 2018-06-29 电子科技大学 一种超高频输入信号缓冲器
CN110224678A (zh) * 2019-06-28 2019-09-10 深圳市锐能微科技有限公司 模拟缓冲器、电压测量电路及电能计量芯片
CN211183924U (zh) * 2019-12-27 2020-08-04 深圳市芯波微电子有限公司 Ctle电路、高速均衡电路和高速信号收发芯片
CN216016845U (zh) * 2021-07-22 2022-03-11 苏州瀚宸科技有限公司 一种缓冲器电路和一种电子设备
CN218006601U (zh) * 2022-06-24 2022-12-09 上海闻泰电子科技有限公司 高速信号电路板、高速信号主板结构及电子设备
CN115411922A (zh) * 2022-08-12 2022-11-29 圣邦微电子(苏州)有限责任公司 一种吸收灌电流的缓冲器
CN115694527A (zh) * 2022-10-21 2023-02-03 清华大学 基于dac的四电平脉冲幅度调制高速串口发射机结构
CN116208142A (zh) * 2023-05-05 2023-06-02 核芯互联科技(青岛)有限公司 差分信号驱动电路及选择差分信号驱动电路的方法
CN116683903A (zh) * 2023-06-30 2023-09-01 深圳市国微电子有限公司 电平转换电路及高压降压变换电路
CN117081620A (zh) * 2023-10-13 2023-11-17 慷智集成电路(上海)有限公司 全双工发射接收电路、串行电路芯片、电子设备及车辆
CN117254995A (zh) * 2023-10-16 2023-12-19 中国科学院半导体研究所 基于多重前馈的连续时间线性均衡器的接收机前端装置

Also Published As

Publication number Publication date
CN117453605B (zh) 2024-04-12

Similar Documents

Publication Publication Date Title
US7482837B2 (en) System and method for combining signals on a differential I/O link
CN1123083C (zh) 单片式的高频天线开关
US8416005B2 (en) Multifunctional output drivers and multifunctional transmitters using the same
US10224876B2 (en) Low dropout voltage regulator for highly linear radio frequency power amplifiers
WO2010095368A1 (ja) 受信回路及び信号受信方法
US10790794B1 (en) Methods and apparatus for an interface
US20040239374A1 (en) Differential signal receiving device and differential signal transmission system
JPH10190747A (ja) 信号伝送方式及び伝送線路駆動回路
US7236802B2 (en) Coupling device for interfacing power amplifier and antenna in differential mode
EP3188424A1 (en) Transmitter output driver circuits for high data rate applications, and methods of their operation
JPH04290368A (ja) 給電伝送システム
CN117453605B (zh) 信号输出缓冲器、信号芯片和印制电路板
US6459323B2 (en) Interface isolator and method for communication of differential digital signals
WO2024021830A1 (zh) 芯片测试电路、芯片及测试设备
US6842037B1 (en) Shared transmission line communication system and method
US6944239B2 (en) CMOS receiver for simultaneous bi-directional links
CN106488152B (zh) 遥感ccd相机高速差分信号转换电路
JP4443392B2 (ja) 送信切り換え回路および半導体集積回路
CN111313856A (zh) 一种集成dc耦合电容的芯片
KR20150139755A (ko) 소스 종단을 갖는 송신 장치
KR100694632B1 (ko) 쌍방향 통신용 송수신기
CN114244308B (zh) 100kHz～100GHz的片内集成电容DC耦合的电路
US20240120905A1 (en) System and apparatus for on-substrate circuit configured to operate as transformer
CN109756194B (zh) 放大器电路及相关的接收器
JP7324529B2 (ja) ヒステリシス比較器、及び通信回路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant