KR0147446B1

KR0147446B1 - 반도체 집적회로

Info

Publication number: KR0147446B1
Application number: KR1019940022339A
Authority: KR
Inventors: 에이이치 마키노; 마사루 고야나기; 가즈요시 무라오카
Original assignee: 사토 후미오; 가부시키가이샤 도시바
Priority date: 1993-09-07
Filing date: 1994-09-06
Publication date: 1998-11-02
Also published as: JPH0778473A; US5570047A; JP3305827B2

Abstract

본 발명은 동일한 집적회로에서 특히 외부전원전압이 다른 경우에도 센스 앰프의 구동능력을 전원전압과 역의존의 관계로 제어함으로써, 센스 앰프의 충전에 의한 동작 마진이 저하를 방지하도록 된 반도체 집적회로를 제공하는 것을 그 목적으로 한다.

상기 목적을 달성하기 위한 본 발명은, 센스 앰프[10]와, 센스 앰프[10]의 구동능력을 전원전압(Vcc)과 역의존의 관계로 제어하는 제어수단[20]을 갖추어 구성되고, 상기 제어수단[20]은 전원전압(Vcc)이 저전압인 때에는 센스 앰프[10]의 충전능력을 높이고, 전원전압(Vcc)이 고전압인 때에는 센스 앰프[10]의 충전능력을 저전압시와 비교하여 억제하도록 되어 있다.

Description

반도체 집적회로

제1도(a) 및 (b)는 본 발명의 제1실시예에 관한 반도체 집적회로에 있어서의 센스 앰프 구동회로의 기준전압 발생회로의 회로도.

제2도(a)는 센스 앰프 구동회로의 회로구성도.

제2도(b)는 센스 앰프의 회로도.

제3도는 제1실시예의 기준전압 발생회로의 전원전압(Vcc)에 대한 출력전압(VG) 및 기준전압(VA)의 특성도.

제4도는 반도체의 제2실시예에 관한 반도체 집적회로에 있어서의 센스 앰프 구동회로의 기준전압 발생회로의 회로도.

제5도는 제2실시예의 기준전압 발생회로에 있어서의 전원전압(Vcc)에 대한 기준전압(VD) 및 저항(R11)과 저항(R12)의 접속점의 전위(VA1)의 특성도.

제6도는 종래의 P채널형 센스 앰프에 대한 충전회로용 기준전압 발생회로의 구성도.

제7도는 종래의 기준전압 발생회로에 있어서의 전원전압(Vcc)에 대한 기준전압(VB)의 특성도이다.

* 도면의 주요부분에 대한 부호의 설명

10 : 센스 앰프 20 : 센스 엠프 구동회로(제어수단)

30 : 기준전압 발생회로 Vcc : 전원전압

Vss : 접지전위 VA : 기준전압

VG : 제1도(b)의 회로의 출력전압 R01,R02,R03,R04 : 저항

N01 : N채널형 트랜지스터 D01 : 다이오드

P01 : P채널형 트랜지스터 VD : 기준전압

VA1 : 저항(R11)과 저항(R12)의 접속점의 전위

R11,R12,R13 : 저항 N116 : N채널형 트랜지스터

D11 : 다이오드s : P채널형 센스 앰프의 활성화신호

p : 센스 앰프 구동신호 N30,N31 : N채널형 트랜지스터

P30,P31,P32,P33,P34 : P채널형 트랜지스터

VB : 기준전압 R20,R21 : 저항

D21 : 다이오드

[산업상의 이용분야]

본 발명은 센스 앰프를 구비하여 구성되는 기억장치 등의 반도체 집적회로에 관한 것으로, 특히 동일한 집적회로에서 외부전원전압이 다른 경우에 센스 앰프의 충전에 의한 동작 마진의 저하를 방지할 수 있도록 된 반도체 집적회로에 관한 것이다.

[종래의 기술 및 문제점]

종래에, P채널형 트랜지스터로 구성되는 센스 앰프에 대해 동일한 집적회로에서 저전압(예컨대, 3.3V) 및 고전압(예컨대, 5V)의 동작에 적합한 소스 충전특성을 확보하는 것은 곤란했다.

전원전압이 고전압인 쪽에서는 트랜지스터의 구동능력이 높기 때문에 P채널형 트랜지스터를 구동시키는 구동회로의 능력도 향상되어, P체널형 센스 앰프의 충전속도가 빨라진다. 이 때, 특히 문제로 되는 것이 P채널형 센스 앰프를 충전시킬 때의 충전노이즈로서, 이 충전노이즈가 대단히 크게 되어 회로의 오동작을 일으키는 등의 중대한 문제를 야기시키고 있었다. 더욱이, 근년의 다이나믹 RAM으로 대표되는 고집적화와 다비트화(多Bit化)에 의해, 한번에 활성화되는 센스 앰프의 수가 증대되고 있어서 충전노이즈의 영향이 점점 심각하게 되고 있다.

전원전압이 저전압인 쪽에서는 트랜지스터의 구동능력이 저하되어 P채널형 센스 앰프의 충전속도가 느려지는 바, 다이나믹 RAM에서 말한다면 셀데이터의 리스토어시간의 지연에 따르는 사이클시간의 지연 등의 문제가 생긴다. 여기에서, 저전압측에서는 고전압측에 비해 P채널형 센스 앰프의 구동능력을 높이는 것이 바람직하다. 그러나, 종래의 회로에서는 이러한 특성을 얻는 것이 곤란하였다.

종래의 P채널형 센스 앰프에 대한 충전회로용 기준전압 발생회로의 1구성례를 제6도에 나타냈다.

일단이 전원전압(Vcc)에 접속된 저항(R20)과 이 저항(R20)에 직렬로 접속된 저항(R21), 이 저항(R21)에 애노드를, 접지전위(Vss)에 캐소드를 각각 접속시킨 다이오드(D21)로 구성되어 있다. 또한, 본 회로의 기준전압(VB)은 저항(R20)과 저항(R21)의 중간노드로부터 추출되고 있다.

기준전압(VB)은 제2도(a)에 나타낸 것처럼 P채널형 센스 앰프의 구동회로에 공급된다.

제2도(a)에 있어서의 구동회로에서는 P채널형 센스 앰프(10)의 활성화신호(s)가 L레벨인 때에는 N채널형 트랜지스터(N30)는 컷오프상태, P채널형 트랜지스터(P30)는 온(ON)상태로 된다. 따라서 P채널형 트랜지스터(P31 및 P32)의 게이트전압이 Vcc로 되기 때문에, 그 트랜지스터(P31 및 P32)는 컷오프되고, 출력인 센스 앰프 구동신호(p)에는 전하가 공급되지 않는다(부유상태).

다음으로, 활성화신호(s)가 L레벨로부터 H레벨로 천이하면, P채널형 트랜지스터(P30)가 컷오프 N채널형 트랜지스터(N30)가 온상태로 된다. 여기에서 노드(A)의 전위는 N채널형 트랜지스터(N31)의 게이트전압(VB)의 값을 조절함으로써 트랜지스터(N31)의 콘덕턴스 변화를 이용하여 제어할 수 있다.

이와 같이, 종래의 구동회로에서는 기준전압(VB)의 조절에 의해 노드(A)의 전위를 제어하고, 결과적으로 P채널형 센스 앰프 구동용 트랜지스터(P32)의 콘덕턴스 변화에 의해 P채널형 센스 앰프의 충전능력이 변화한다. 예컨대, 기준전압(VB)을 높게 하면 노드(A)의 전위가 내려가서 P채널형 센스 앰프 구동용 트랜지스터(P32)의 콘덕턴스가 커진다. 결국 충전능력이 높아진다. 제2도(b)에 P채널형 센스 앰프(10)의 회로도를 나타냈다. P채널형 트랜지스터(P33 및 P34)의 소스에 센스 앰프 구동신호(p)가 접속되어 있다.

또한, 제6도에 나타낸 기준전압 발생회로(30)의 전원전압(Vcc)에 대한 기준전압(VB)의 변화를 제7도에 나타냈다. 전원전압(Vcc)을 올려 가면, 기준전압(VB)은 다이오드(D21)의 문턱치전압까지는 전원전압(Vcc)과 거의 같은 레벨로 되고, 그 문턱치를 넘으면 저항(R20 및 R21)의 분압비에 따라 전원전압(Vcc)에 추종하여 상승한다.

본 종래예의 회로에서는 전원전압(Vcc)에 비례하여 기준전압(VB)이 상승하기 때문에, 저전압측에서는 충전속도를 느리게 하고, 고전압측에서는 충전속도를 보다 빠르게 하는 작용을 한다. 상기 이유때문에 저전압측에서는 사이클시간 등의 지연을 용장(冗長)하고 고전압측에서는 충전노이즈를 크게 하는 방향으로 작용하는 위동작 마진(爲動作 Margin)을 낮추어 버린다. 따라서 상술한 것과 같은 특성을 갖춘 기준전압 발생회로(30:제6도)를 이용하여 동일한 집적회로에서 저전압시 및 고전압시에 적합한 P채널형 센스 앰프(10)의 충전특성을 얻는 것이 곤란하였다.

결국, 저전압측에서의 기준전압(VB)은 전원전압(Vcc)에 추종해서(거의 동전위로) 상승하고, 소망하는 전원전압에 도달한 때에 서서히 기준전압(VB)의 레벨을 낮추는 것과 같은 특성을 얻는 것이 요망된다.

이상과 같이, 종래의 반도체 집적회로에서는 전원전압에 비례하여 센스 앰프 구동용 기준전압이 상승해서 동작 마진을 낮추는 방향으로 작용하므로, 동일한 집적회로에서 저전압시 및 고전압시에 적합한 센스 앰프의 충전특성을 얻는 것이 어려웠다.

[발명의 목적]

본 발명은 상기한 문제점을 해결하기 위한 것으로, 동일한 집적회로에서 특히 외부전원전압이 다른 경우에도 전하공급회로의 구동능력을 전원전압과 역의존(逆依存)의 관계로 제어함으로써, 전하공급회로의 충전에 의한 동작 마진의 저하를 방지하도록 된 반도체 집적회로를 제공하는 것을 그 목적으로 한다.

[발명의 구성]

상기 과제를 해결하기 위해, 본 발명의 제1특징은, 제1도 및 제2도에 나타낸 것처럼, 전하공급회로(10)와, 상기 전하공급회로(10)의 구동능력을 전원전압(Vcc)과 역의존의 관계로 제어하는 제어수단(20)을 구비한 것에 있다.

또한, 본 발명의 제2특징은, 청구범위 제1항에 기재된 반도체 집적회로에 있어서, 상기 제어수단(20)은 상기 전원전압(Vcc)이 저전압인 때에는 상기 전하공급회로로서의 센스 앰프(10)의 충전능력을 높이고, 상기 전원전압(Vcc)이 고전압인 때에는 상기 센스 앰프(10)의 충전능력을 저전압시와 비교하여 억제하는 것에 있다.

또한, 본 발명의 제3특징은, 청구범위 제2항에 기재된 반도체 집적회로에 있어서, 상기 제어수단(20)은 상기 저전압시와 고전압시의 전환점의 근방에서는 특성상으로 불연속점이 나타나지 않도록 아날로그적으로 변화시키는 점에 있다.

더욱이, 본 발명의 제4특징은, 청구범위 제2항 또는 제3항에 기재된 반도체 집적회로에 있어서, 상기 제어수단(20)은 상기 전원전압을 분압하는 분압저항(R01 및 R02)과, 상기 분압저항(R01 및 R02)간에 접속되는 트랜지스터(N01)를 구비하고, 상기 트랜지스터(N01)의 게이트에 상기 전원전압(Vcc)의 귀환을 거는 것에 있다.

[작용]

본 발명의 제1, 제2 및 제4의 특징을 지닌 반도체 집적회로에서는 제2도(b)에 나타낸 것과 같은 P채널형 센스 앰프(10)에 대해 그 센스 앰프(10)의 소스를 예컨대 제2도(a)에 도시된 센스 앰프 구동회로(제어수단; 20)에 의해 구동시킨다. 더욱이, 그 센스 앰프 구동회로(20)의 기준전압(VA 또는 VB)을 예컨대 제1도(a) 및 (b), 또는 제4도에 나타낸 기준전압 발생회로(30)에 의해 생성한다.

즉, 동일한 집적회로에서 특히 외부전원전압(Vcc)이 다른 경우에 있어서, 기준전압 발생회로(30)는 센스 앰프(10)의 충전능력을 최적화하기 위해, 센스 앰프를 구동시키는 센스 앰프 구동회로(20)에 있어서의 기준전압으로서 저전압시와 고전압시에 다른 특성을 가지는 바, 센스 앰프 구동회로(20)는 전원전압(Vcc)이 저전압인 때에는 센스 앰프(10)의 충전능력을 높여서 사이클 시간의 지연을 억제할 수 있는 방향으로 동작시키며, 또한 고전압인 때에는 센스 앰프(10)의 충전능력을 저전압인 때에 비해 억제하여 충전노이즈에 의한 오동작을 억제하고 있다.

이와 같은 본 발명에 의하면, 동일한 집적회로에서 특히 외부전원전압이 다른 경우에도 센스 앰프의 구동능력을 전원전압과 역의존의 관계로 제어함으로써, 센스 앰프의 충전에 의한 동작 마진의 저하를 방지할 수 있다.

또한, 특히 본 발명의 제3 및 제4특징을 갖춘 반도체 집적회로에서는 저전압시와 고전압시의 전환점의 근방에 있어서, 특성상으로 불연속점이 나타나지 않도록 실질적으로 제어수단(센스 앰프 구동회로; 20)의 기준전압을 아날로그적으로 변화시키고 있고, 이로써 전환점 근방에 있어서의 전환노이즈의 발생이나 액세스시간이 급격하게 변화하는 것 등을 방지할 수 있다.

[실시예]

다음으로, 본 발명에 관한 실시예를 도면에 기초하여 설명한다.

[실시예 1]

제1도(a) 및 (b)에 본 발명의 제1실시예에 관한 반도체 집적회로의 구성도를 나타냈다. 한편, 제1도에 나타낸 회로는 기준전압 발생회로(30)로서, 종래예와 마찬가지로 제2도(a)에 나타낸 센스 앰프 구동회로(20)에 조립되는 것이고, 그 센스 앰프 구동회로(20)는 제2도(b)에 나타낸 센스 앰프(10)의 P채널형 트랜지스터(P33 및 P34)의 소스를 구동시키는 센스 앰프 구동신호(p)를 생성한다.

본 실시예의 기준전압 발생회로(30)는 제1도(a) 및 (b)에 나타낸 회로부분으로 구성되어 있는 바, 제1도(a)에 있어서, 저항(R01 및 R02), N채널형 트랜지스터(N01), 다이오드(D01)를 구비하고, 또한 제1도(b)에 있어서 저항(R03 및 R04), P채널형 트랜지스터(P01)를 구비하여 구성되어 있다.

우선, 제1도(a)에 있어서, 일단이 전원전압(Vcc)에 접속된 저항(R01)이 있고, 이 저항(R01)의 타단에 N채널형 트랜지스터(N01)의 드레인이 접속되어 있다. 이 N채널형 트랜지스터(N01)의 소스에는 저항(R02)이 접속되고, 이 저항(R02)의 타단에는 다이오드(D01)의 애노드가 접속되며, 이 다이오드(D01)의 캐소드는 접지전위(Vss)가 각각 접속되어 있다. 기준전압(VA)은 저항(R01)과 N채널형 트랜지스터(N01)간의 중간 노드로부터 추출되고 있다.

또한, N채널형 트랜지스터(N01)의 게이트전압으로 제1도(b)에 나타낸 회로의 출력전압(VG)이 입력되고 있다. 제1도(b)의 회로는 P채널형 트랜지스터(P01)의 소스에 전원전압(Vcc)이 접속되고, 드레인과 게이트간은 단락되어 저항(R03)에 접속되며, 이 저항(R03)에 직렬로 저항(R04)이 접지전위(Vss)간에 삽입되어 있다.

제1도(a) 및 (b)에 있어서의 전원전압(Vcc)에 대한 출력전압(VG) 및 기준전압(VA)의 특성을 제3도에 나타냈다.

제1도(b)의 회로의 출력전압(VG)의 전원전압(Vcc)에 대한 의존성은 전원전압(Vcc)이 P채널형 트랜지스터(P01)의 문턱치전압보다도 낮은 경우에는 P채널형 트랜지스터(P01)가 컷오프되어 있기 때문에, 출력전압(VG)은 접지전위(Vss)와 같게 된다. 전원전압(Vcc)이 P채널형 트랜지스터(P01)의 문턱치전압보다도 높아지면, P채널형 트랜지스터(P01)가 온되기 시작하기 때문에, 출력전압(VG)은 저항(R03 및 R04)의 분압비(저항비)에 의해 전원전압(Vcc)에 비례하여 상승해 간다.

다음으로, 기준전압(VA)의 전원전압(Vcc)에 대한 의존성은, N채널형 트랜지스터(N01)의 게이트전압(VG)이 문턱치전압보다도 낮은 경우에는 N채널형 트랜지스터(N01)는 컷오프되어 있기 때문에, 기준전압(VA)은 전원전압(Vcc)과 같은 값으로 된다. N채널형 트랜지스터(N01)의 게이트전압(VG)이 문턱치전압보다도 높아지면, N채널형 트랜지스터(N01)가 온되기 시작하는 바, 전원전압(Vcc)이 P채널형 트랜지스터(P01)의 문턱치전압 이상인 경우에는 N채널형 트랜지스터(N01)의 게이트전압(VG)이 전원전압(Vcc)에 비례하여 아날로그적으로 변화한다.

이 때문에, N채널형 트랜지스터(N01)의 문턱치 근방에서는 N채널형 트랜지스터(N01)의 콘덕턴스가 서서히 커진다. 결국, 전술한 이유때문에, N채널형 트랜지스터(N01)의 문턱치 근방에서는 저항(R01)과 N채널형 트랜지스터(R01)의 온저항+저항(R02)의 저항비에 의해 기준전압(VA)이 변화한다. 이 N채널형 트랜지스터(N01)의 온저항은 게이트전압(VG)이 높아짐에 따라 서서히 감소하고, N채널형 트랜지스터(N01)가 완전히 온상태로 되어 일정한 온저항을 나타내기까지 기준전압(VA)은 실질적으로 아날로그적으로 내려간다.

더욱이, 전원전압(Vcc)을 높이면, N채널형 트랜지스터(N01)의 온저항이 저항(R01 및 R02)에 비하여 무시할 수 있는 정도로 작다고 한다면, 기준전압(VA)은 종래의 기준전압 발생회로와 마찬가지로 다이오드(D01)의 문턱치전압과, 저항(R01)과 저항(R02)의 저항비에 의해 결정된다.

이상과 같이, 본 실시예에 있어서의 기준전압(VA)은 전원전압(Vcc)이 저전압인 쪽에서는 거의 전원전압(Vcc)과 같은 값을 얻을 수 있고, 또한 소망하는 전압보다도 높은 고전압인 쪽에서는 저전압쪽에 비해 기준전압(VA)을 낮게 억제할 수 있다. 즉, 전원전압(Vcc)에 따라 2개의 특성을 가지게 된다.

결국, 전원전압(Vcc)이 저전압측에 있는 때에는 P채널형 센스 앰프(10)의 구동회로의 기준전압인 VA가 높기 때문에, 저전압측에서 P채널형 센스 앰프(10)의 충전속도를 빠르게 하는 방향으로 작용하여, 저전압측에서 현저한 P채널형 센스 앰프(10)의 충전속도의 지연을 작게 하는 바, 다이나믹 RAM(DRAM)에서 말한다면, 셀 데이터의 리스토어시간의 단축에 의한 사이클시간의 단축을 도모할 수 있다.

또한, 전원전압(Vcc)이 고전압측에 있는 때에는 P채널형 센스 엠프(10)의 충전속도를 억제하는 바, 특히 고전압측에서 중대한 문제로 되고 있는 충전노이즈의 영향에 의한 오동작 등을 억제할 수 있다. 더욱이, 저전압측과 고전압측에서의 전환점에서의 불연속점의 문제는 기준전압(VA)이 급격하게 변화하지는 않고 실질적으로 아날로그적으로 변화하므로, 동작상의 영향을 무시할 수 있는 레벨로 된다.

[실시예 2]

제4도에 본 발명의 실시예 2에 관한 반도체 집적회로의 구성도를 나타냈다. 동 도면의 회로는 실시예 1과 마찬가지로 제2도(a)에 나타낸 센스 앰프 구동회로(20)에 조립되는 기준전압 발생회로(30)로서, 그 센스 앰프 구동회로(20)는 제2도(b)에 나타낸 센스 앰프(10)의 P채널형 트랜지스터(P33 및 P34)의 소스를 구동시키는 센스 앰프 구동신호(p)를 생성한다.

제4도에 있어서, 본 실시예의 기준전압 발생회로(30)는 저항(R11,R12,R13)과 N채널형 트랜지스터(N11) 및 다이오드(D11)를 구비하여 구성되어 있다.

일단이 전원전압(Vcc)에 접속된 저항(R11)과 직렬로 저항(R12)이 삽입되어 있다. 그 저항(R12)의 타단에는 N채널형 트랜지스터(N11)의 드레인이 접속되고, 그 N채널형 트랜지스터(N11)의 소스에 저항(R13)이 접속되어 있다. 또한, 저항(R13)의 타단에는 다이오드(D11)의 애노드가 접속되고, 다이오드(D11)의 캐소드는 접지전위(Vss)에 접속되어 있다. 더욱이, 저항(R11)과 저항(R12)의 접속점은 N채널형 트랜지스터(N11)의 게이트에 접속되어 있다. 또한, 당해 기준전압 발생회로(30)의 출력인 기준전압(VD)은 N채널형 트랜지스터(N11)의 드레인으로부터 추출된다.

기준전압 발생회로(30)에 있어서의 전원전압(Vcc)에 대한 기준전압(VD), 저항(R11)과 저항(R12)의 접속점의 전위(VA1)의 특성을 제5도에 나타냈다.

우선, 전원전압(Vcc)이 저전압인 때에 N채널형 트랜지스터(N11)의 게이트전압(VA1)이 N채널형 트랜지스터(N11)의 문턱치보다도 낮은 경우에는 N채널형 트랜지스터(N11)가 컷오프되어 있기 때문에, 기준전압(VD)는 전원전압(Vcc)와 거의 같은 값을 얻을 T 있다.

전원전압(Vcc)이 높아져서 상기 N11의 게이트전압(VA1)이 N채널형 트랜지스터(N11)의 문턱치전압보다도 높아지면, N채널형 트랜지스터(N11)가 서서히 온되기 시작한다. 이 경계영역에서는 N채널형 트랜지스터(N11)의 콘덕턴스가 서서히 커진다(저항이 작아짐). 이 때의 기준전압(VD)은 저항(R11,R12,R13)과 N채널형 트랜지스터(N11)의 저항비와, 다이오드(D11)의 문턱치에 의해 결정되므로, 전원전압(Vcc)이 상승하여 N채널형 트랜지스터(N11)가 완전히 온상태로 되기까지 기준전압(VD)은 전원전압(Vcc)의 상승에 반하여 내려가는 특성을 나타낸다.

더욱이, 전원전압(Vcc)이 고전압인 쪽에서는 N채널형 트랜지스터(N11)가 완전히 온상태로 되어 있기 때문에, 저항(R11,R12,R13)에 대해 N채널형 트랜지스터(N11)의 온저항을 무시할 수 있는 값이라 한다면, 기준전압(VD)는 저항(R11+R12)과 저항(R13)의 저항비와, 다이오드(D11)의 문턱치에 의해 결정된다. 따라서, 고전압측에서는 기준전압(VD)은 상기 저항의 분압비에 의해 전원전압(Vcc)에 따라 약간 상승하는 특성을 나타낸다(저항비에 의해 가변).

또한, 본 실시예에 기준전압 발생회로(30)의 특징중 하나로서, 저항(R11)과 저항(R12)의 저항비를 변화시킴으로써, 용이하게 저전압측과 고전압측의 전환점을 시프트할 수 있다. 예컨대, 저항(R12)에 대해 저항(R11)의 저항비를 높게 설정해 감으로써, 전환점을 고전압측으로 시프트시킬 수 있다.

이상과 같이 본 실시예에 있어서의 기준전압(VD)은 전원전압(Vcc)이 저전압측에서는 거의 전원전압(Vcc)과 같은 값을 얻을 수 있고, 또한 소망하는 전압보다도 높은 고전압측에서는 저전압측에 비해 기준전압(VD)을 낮게 억제할 수 있다. 즉, 전원전압(Vcc)에 따라 2개의 특성을 가지게 된다.

결국, 전원전압(Vcc)이 저전압측에 있는 때에는 P채널형 센스 앰프(10)의 구동회로의 기준전압인 VD가 높기 때문에, P채널형 센스 앰프(10)의 충전속도를 빠르게 하는 방향으로 작용하여, 저전압측에서 현저한 P채널형 센스 앰프(10)의 충전속도의 지연을 작게 하는 바, 다이나믹 RAM(DRAM)에서 말한다면, 셀 데이터의 리스토어시간의 단축에 의한 사이클시간의 단축을 도모할 수 있다.

또한, 전원전압(Vcc)이 고전압측에 있는 때에는 P채널형 센스 앰프(10)의 충전 속도를 억제하고, 특히 고전압측에서 중대한 문제로 되고 있는 충전노이즈의 영향에 의한 오동작 등을 억제할 수 있다. 더욱이, 저전압측과 고전압측에서의 전환점에서의 불연속점의 문제는 기준전압(VD)이 급격하게 변화하지는 않고 실질적으로 아날로그적으로 변화하므로, 동작상의 영향을 무시할 수 있는 레벨로 된다.

한편, 특허청구의 범위의 각 구성요건에 병기한 도면참조부호는 본 발명의 이해를 용이하게 하기 위한 것으로, 본 발명의 기술적인 범위를 도면에 도시한 실시예로 한정할 의도에서 병기한 것은 아니다.

[발명의 효과]

이상 설명한 것처럼, 본 발명에 의하면, 동일한 집적회로에서 특히 외부전원전압이 다른 경우에 있어서, 센스 앰프의 충전능력을 최적화하기 위해, 센스 앰프를 구동시키는 제어수단에 있어서의 기준전압으로서 저전압시와 고전압시에 다른 특성을 구비하게 되는 바, 전원전압이 저전압인 때에는 센스 앰프의 충전능력을 높여서 사이클시간의 지연을 억제할 수 있는 방향으로 동작시키고, 또한 고전압인 때에는 센스 앰프의 충전능력을 저전압인 때에 비해 억제하여 충전노이즈에 의한 오동작을 억제할 수 있도록 했으므로, 센스 앰프의 충전에 의한 동작 마진의 저하를 방지하는 반도체 집적회로를 제공할 수 있다.

또한, 저전압시와 고전압시의 전환점의 근방에 있어서, 특성상 불연속점이 나타나지 않도록 실질적으로 제어수단의 기준전압을 아날로그적으로 변화시킴으로써, 전환점 근방에 있어서의 전환노이즈의 발생이나 액세스시간이 급격하게 변화하는 것 등을 방지할 수 있다.

Claims

전하공급회로(10)와, 상기 전하공급회로의 구동능력을 전원전압(Vcc)과 역의존의 관계로 제어하는 제어수단(20)을 갖춘 것을 특징으로 하는 반도체 집적회로.
제1항에 있어서, 상기 전하공급회로(10)가 센스 앰프로 이루어진 것을 특징으로 하는 반도체 집적회로.
제2항에 있어서, 상기 제어수단(20)은 상기 전원전압(Vcc)이 저전압인 때에는 상기 센스 앰프(10)의 충전능력을 높이고, 상기 전원전압이 고전압인 때에는 상기 센스 앰프의 충전능력을 저전압시와 비교하여 억제하는 것을 특징으로 하는 반도체 집적회로.
제3항에 있어서, 상기 제어수단(20)은 상기 저전압시와 고전압시의 전환점의 근방에서 특성상으로 불연속점이 나타나지 않도록 아날로그적으로 변화시키는 것을 특징으로 하는 반도체 집적회로.
제3항 또는 제4항에 있어서, 상기 제어수단(20)은 상기 전원전압(Vcc)을 분압하는 분압저항(R01~R04, R11~R13)과, 상기 분압저항간에 접속되는 트랜지스터(N01,N11,P01)를 구비하고, 상기 트랜지스터의 게이트에 상기 전원전압의 귀환을 거는 것을 특징으로 하는 반도체 집적회로.