CN109638078B - Tft的制备方法、tft、oled背板和显示装置 - Google Patents

Tft的制备方法、tft、oled背板和显示装置 Download PDF

Info

Publication number
CN109638078B
CN109638078B CN201811330692.0A CN201811330692A CN109638078B CN 109638078 B CN109638078 B CN 109638078B CN 201811330692 A CN201811330692 A CN 201811330692A CN 109638078 B CN109638078 B CN 109638078B
Authority
CN
China
Prior art keywords
layer
light
grid
semiconductor
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811330692.0A
Other languages
English (en)
Other versions
CN109638078A (zh
Inventor
周星宇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority to CN201811330692.0A priority Critical patent/CN109638078B/zh
Priority to PCT/CN2018/117794 priority patent/WO2020093478A1/zh
Publication of CN109638078A publication Critical patent/CN109638078A/zh
Application granted granted Critical
Publication of CN109638078B publication Critical patent/CN109638078B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本发明实施例公开了一种TFT的制备方法、TFT、OLED背板和显示装置，本发明实施例中方法包括：利用黑色光阻材料在玻璃基板上形成遮光层；在遮光层之上依次沉积缓冲层、第一半导体层、第一栅极绝缘层和栅极金属层；将栅极金属层下方之外的第一栅极绝缘层蚀刻掉，得到第二栅极绝缘层；对第一半导体层进行等离子处理处理，使得第二栅极绝缘层未遮挡的第一半导体层形成导体层，剩余的形成第二半导体层；依次沉积层间绝缘层、源漏极金属层、钝化层、平坦化层、像素电极层以及像素定义层。本发明实施例中可以降低平坦化层的厚度，提升了曝光工艺的准确度，增加TFT对应的OLED发光区的平坦度。

Description

TFT的制备方法、TFT、OLED背板和显示装置
技术领域
本发明涉及半导体材料技术领域，具体涉及一种TFT的制备方法、TFT、OLED背板和显示装置。
背景技术
OLED即有机发光二极管(Organic Light-Emitting Diode)，具备自发光、高亮度、宽视角、高对比度、可挠曲、低能耗等特性，因此受到广泛的关注，并作为新一代的显示方式，已开始逐渐取代传统液晶显示器，被广泛应用在手机屏幕、电脑显示器、全彩电视等。
喷墨打印工艺的OLED器件，需要发光区的表面越平坦越好，这样OLED层就可以膜厚均一，但是通常薄膜晶体管(Thin-film transistor，TFT)基板会有各种走线和过孔，造成起伏。通常的TFT基板都会制作平坦化层(Planarization layer，PLN)，对于平整度要求较高的喷墨打印(InkjetPrinter，IJP)来讲，PLN需要做的很厚，一方面浪费材料，另一方面材料太厚曝光工艺也比较难控制，材料的杂质含量增加，影响TFT性能。
发明内容
本发明实施例提供一种TFT的制备方法、TFT、OLED背板和显示装置，使得可以降低平坦化层的厚度，提升了曝光工艺的准确度，增加TFT对应的OLED发光区的平坦度。
为解决上述问题，第一方面，本申请本发明一种TFT的制备方法，所述方法包括：
利用黑色光阻材料在玻璃基板上形成遮光层；
在所述遮光层之上依次沉积缓冲层、第一半导体层、第一栅极绝缘层和栅极金属层；
将所述栅极金属层下方之外的第一栅极绝缘层蚀刻掉，得到第二栅极绝缘层；
对所述第一半导体层进行等离子处理处理，使得所述第二栅极绝缘层未遮挡的第一半导体层形成导体层，剩余的形成第二半导体层；
依次沉积层间绝缘层、源漏极金属层、钝化层、平坦化层、像素电极层以及像素定义层；
其中，所述遮光层包括第一遮光区，所述第二半导体层的宽度小于所述第一遮光区的宽度。
进一步的，所述遮光层包括还包括第二遮光区，所述第二遮光区位于所述像素定义层的像素开口区域下方。
进一步的，所述利用黑色光阻材料在玻璃基板上形成遮光层的步骤包括：
涂覆一层亚克力类或者聚酰亚胺的黑色光阻材料，并利用黄光定义图形，形成遮光层。
进一步的，所述遮光层厚度为0.5～4μm。
进一步的，所述在所述遮光层之上依次沉积缓冲层、第一半导体层、第一栅极绝缘层和栅极金属层的步骤，包括：
在所述遮光层之上沉积一层多层结构薄膜，作为缓冲层；
沉积一层金属氧化物半导体材料作为第一半导体层，并蚀刻图形；
沉积一多层结构薄膜，作为第一栅极绝缘层；
沉积一层金属作为栅极金属层。
进一步的，所述将所述栅极金属层下方之外的第一栅极绝缘层蚀刻掉，得到第二栅极绝缘层的步骤，包括：
利用一道黄光，蚀刻出栅极金属层的图形；
利用栅极金属层的图形为自对准，蚀刻所述栅极绝缘层，将所述栅极金属层下方之外的第一栅极绝缘层蚀刻掉，得到第二栅极绝缘层。
进一步的，所述对所述第一半导体层进行等离子处理处理，使得所述第二栅极绝缘层未遮挡的第一半导体层形成导体层，剩余的形成第二半导体层的步骤，包括：
对所述第一半导体层进行N2等离子处理处理，使得所述第二栅极绝缘层未遮挡的第一半导体层形成N离子导体层，剩余的形成第二半导体层。
进一步的，所述依次沉积层间绝缘层、源漏极金属层、钝化层、平坦化层、像素电极层以及像素定义层的步骤，包括：
沉积层间绝缘层，并进行黄光和蚀刻出开口；
在所述层间绝缘层的开口内沉积一层金属作为源漏极金属层；
在所述源漏极金属层之上沉积钝化层；
利用在所述钝化层之上制作平坦化层，并利用黄光接触孔；
在所述平坦化层之上制作像素电极以及像素定义层。
进一步的，所述平坦化层的厚度为0.5～2μm。
第二方面，本申请提供一种TFT，所述TFT包括：
玻璃基板；
遮光层；制备于所述玻璃基板表面，所述遮光层为黑色光阻材料制备，所述遮光层包括第一遮光区；
缓冲层，制备于所述遮光层表面；
半导体层，制备于所述缓冲层表面，所述半导体层的宽度小于所述第一遮光区的宽度；
导体区，制备于所述半导体层两侧；
栅极绝缘层，制备于所述半导体层之上；
栅极金属层，制备于所述栅极绝缘层之上；
层间介质层，覆盖所述栅极金属层和所述缓冲层，并在所述导体区上方对应设置两个开口；
源漏金属层，包括源极金属区和漏极金属区，分别设置于所述层间介质层之间的两个开口内；
钝化层，制备于层间介质层表面，覆盖所述源漏金属层；
平坦化层，制备于所述钝化层之上，其中，所述漏极金属区之上的所述钝化层和所述平坦化层除形成开口；
像素电极层，制备于所述平坦化层之上，以及所述钝化层和所述平坦化层的开口内；
像素定义层，制备于所述像素电极层之上，并填充满所述钝化层和所述平坦化层除形成的开口。
进一步的，所述遮光层包括还包括第二遮光区，所述第二遮光区位于所述像素定义层的像素开口区域下方。
进一步的，所述遮光层厚度为0.5～4μm。
进一步的，所述平坦化层的厚度为0.5～2μm。
进一步的，所述半导体层为N离子导体层。
第三方面，本申请提供一种OLED背板，包括如第二方面中任一项所述的TFT。
第四方面，本申请提供一种显示装置包括如第三方面中所述的OLED背板。
本发明实施例方法利用黑色光阻材料在玻璃基板上形成遮光层；在遮光层之上依次沉积缓冲层、第一半导体层、第一栅极绝缘层和栅极金属层；将栅极金属层下方之外的第一栅极绝缘层蚀刻掉，得到第二栅极绝缘层；对第一半导体层进行等离子处理处理，使得第二栅极绝缘层未遮挡的第一半导体层形成导体层，剩余的形成第二半导体层；依次沉积层间绝缘层、源漏极金属层、钝化层、平坦化层、像素电极层以及像素定义层。本发明实施例中在玻璃基板上采用黑色光阻材料制备遮光层，一方面由于遮光层不是金属材料，不用连接讯号，不需要对缓冲层进行专门的开洞工艺，同时由于第二半导体层的宽度小于遮光层中第一遮光区的宽度，保护了沟道的半导体层不被光照射，使得可以降低平坦化层的厚度，提升了曝光工艺的准确度，增加TFT对应的OLED发光区的平坦度。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明实施例提供的一种TFT的制备方法的一个实施例流程示意图；
图2是本发明实施例提供的一种TFT的一个实施例结构示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在本发明的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个所述特征。在本发明的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
如图1所示，为本发明实施例中TFT的制备方法的一个实施例示意图，该方法包括：
S101、利用黑色光阻材料在玻璃基板上形成遮光层。
其中，所述利用黑色光阻材料在玻璃基板上形成遮光层的步骤可以进一步包括：涂覆一层亚克力类或者聚酰亚胺的黑色光阻材料，并利用黄光定义图形，形成遮光层。
S102、在遮光层之上依次沉积缓冲层、第一半导体层、第一栅极绝缘层和栅极金属层。
本实施例中，在所述遮光层之上依次沉积缓冲层、第一半导体层、第一栅极绝缘层和栅极金属层的步骤，可以进一步包括：在所述遮光层之上沉积一层多层结构薄膜，作为缓冲层；沉积一层金属氧化物半导体材料作为第一半导体层，并蚀刻图形；沉积一多层结构薄膜，作为第一栅极绝缘层；沉积一层金属作为栅极金属层。
其中，在遮光层之上沉积一层多层结构薄膜，作为缓冲层，缓冲层的厚度可以为厚度1000-5000埃。该缓冲层对应的多层结构薄膜可以是SiOx或SiNx的多层结构薄膜，也可以是SiOx和SiNx组成的多层结构薄膜，此处不作限定。
本发明实施例中，沉积一层金属氧化物半导体材料作为第一半导体层时，该金属氧化物半导体材料(Oxide)可以是铟镓锌氧化物(Indium Gallium Zinc Oxide，IGZO)、铟锌锡氧化物(Indium Zinc Tin Oxide，IZTO)或铟镓锌锡氧化物((Indium Gallium ZincTin Oxide，IGZTO)等等，厚度100-1000埃，并蚀刻出图形。
另外，该第一栅极绝缘层指的是GI层，GI层通过一个LTPS中的工艺，叫GIDeposition也就是GI层沉积形成。GI是TFT中，栅极金属和半导体层之间的绝缘层，通常为SiNx/SiOx，称之为Gate Insulator。具体的，沉积一多层结构薄膜，作为第一栅极绝缘层的步骤中，该第一栅极绝缘层对应的多层结构薄膜可以是SiOx或SiNx的多层结构薄膜，同样也可以是SiOx和SiNx组成的多层结构薄膜，厚度为1000-3000埃。
S103、将栅极金属层下方之外的第一栅极绝缘层蚀刻掉，得到第二栅极绝缘层。
具体的，所述将所述栅极金属层下方之外的第一栅极绝缘层蚀刻掉，得到第二栅极绝缘层的步骤，可以进一步包括：利用一道黄光，蚀刻出栅极金属层的图形；利用栅极金属层的图形为自对准，蚀刻所述栅极绝缘层，将所述栅极金属层下方之外的第一栅极绝缘层蚀刻掉，得到第二栅极绝缘层。此过程中，使得只在有栅极金属图形的膜层下方，才有栅极绝缘层存在，其余地方栅极绝缘层均被蚀刻掉。
S104、对第一半导体层进行等离子处理处理，使得第二栅极绝缘层未遮挡的第一半导体层形成导体层，剩余的形成第二半导体层。
其中，所述遮光层包括第一遮光区，第二半导体层的宽度小于第一遮光区的宽度，这样第一遮光区即可遮挡第二半导体层区域，保护沟道的半导体层不被光照射。
具体的，所述对所述第一半导体层进行等离子处理处理，使得所述第二栅极绝缘层未遮挡的第一半导体层形成导体层，剩余的形成第二半导体层的步骤，可以进一步包括：对第一半导体层进行N2等离子处理处理，使得第二栅极绝缘层未遮挡的第一半导体层形成N离子导体层，剩余的形成第二半导体层。最后的结果，对于上方没有第二栅极绝缘层和栅极金属层保护的第一半导体层，其处理以后电阻明显降低，形成N+导体层，第二栅极绝缘层下方的第二半导体层没有被处理到，保持半导体特性，作为TFT沟道。
S105、依次沉积层间绝缘层、源漏极金属层、钝化层、平坦化层、像素电极层以及像素定义层。
本发明实施例中，所述依次沉积层间绝缘层、源漏极金属层、钝化层、平坦化层、像素电极层以及像素定义层的步骤，可以进一步包括：沉积层间绝缘层，并进行黄光和蚀刻出开口；在层间绝缘层的开口内沉积一层金属作为源漏极金属层；在源漏极金属层之上沉积钝化层；利用在钝化层之上制作平坦化层，并利用黄光接触孔；在平坦化层之上制作像素电极以及像素定义层。
其中，沉积层间绝缘层ILD可以是SiOx或SiNx的多层结构薄膜，同样也可以是SiOx和SiNx组成的多层结构薄膜，厚度2000A-10000A，在沉积层间绝缘层ILD再进行黄光和蚀刻。
另外，源漏极金属层的材料可以是Mo，Al，Cu，Ti等金属，或者Mo，Al，Cu，Ti等至少两种的合金，源漏极金属层厚度为2000-8000A，在源漏极金属层之后定义出图形。然后，在钝化层之上制作平坦化层，并利用黄光接触孔；在平坦化层之上制作像素电极以及像素定义层。钝化层可以是SiOx或SiNx的多层结构薄膜，同样也可以是SiOx和SiNx组成的多层结构薄膜，厚度为1000-5000埃。
而本发明实施例中平坦化层的厚度可以为0.5～2μm。这相对于现有技术中平坦化层大大降低，即本发明中由于遮光层的设置使得平坦化层(Planarization layer，PLN)不用太厚的光阻材料即可，从而使得OLED发光区的平坦度提高，凹凸程度减轻。
本发明实施例方法利用黑色光阻材料在玻璃基板上形成遮光层；在遮光层之上依次沉积缓冲层、第一半导体层、第一栅极绝缘层和栅极金属层；将栅极金属层下方之外的第一栅极绝缘层蚀刻掉，得到第二栅极绝缘层；对第一半导体层进行等离子处理处理，使得第二栅极绝缘层未遮挡的第一半导体层形成导体层，剩余的形成第二半导体层；依次沉积层间绝缘层、源漏极金属层、钝化层、平坦化层、像素电极层以及像素定义层。本发明实施例中在玻璃基板上采用黑色光阻材料制备遮光层，一方面由于遮光层不是金属材料，不用连接讯号，不需要对缓冲层进行专门的开洞工艺，同时由于第二半导体层的宽度小于遮光层中第一遮光区的宽度，保护了沟道的半导体层不被光照射，使得可以降低平坦化层的厚度，提升了曝光工艺的准确度，增加TFT对应的OLED发光区的平坦度。
进一步的，在本发明一些实施例中，所述遮光层包括还可以包括第二遮光区，该第二遮光区位于所述像素定义层的像素开口区域下方。像素定义层的像素开口区域对应OLED背板的发光区凹下的地方，OLED背板的发光区凹下的地方也有遮光层图形(第二遮光区)，进一步避免光照射，提升了曝光工艺的准确度。
为了达到良好的遮光效果，本发实施例中，所述遮光层厚度可以设置为0.5～4μm。优选的，所述遮光层厚度可以设置0.8～3μm。对应的，第一遮光区和第二遮光区可以与遮光层厚度统一。
本发明实施例中还提供一种TFT，如图2所示，为本发明实施例中TFT的一个实施例结构示意图，所述TFT包括：
玻璃基板201；
遮光层202；制备于所述玻璃基板201表面，所述遮光层202为黑色光阻材料制备，所述遮光层202包括第一遮光区2021；
缓冲层203，制备于所述遮光层202表面；
半导体层204，制备于所述缓冲层表面，所述半导体层的宽度小于所述第一遮光区的宽度；
导体区205，制备于所述半导体层204两侧；
栅极绝缘层206，制备于所述半导体层204之上；
栅极金属层207，制备于所述栅极绝缘层206之上；
层间介质层208，覆盖所述栅极金属层207和所述缓冲层203，并在所述导体区205上方对应设置两个开口；
源漏金属层209，包括源极金属区和漏极金属区2091，分别设置于所述层间介质层208之间的两个开口内；
钝化层210，制备于层间介质层208表面，覆盖所述源漏金属层209；
平坦化层211，制备于所述钝化层210之上，其中，所述漏极金属区2091之上的所述钝化层210和所述平坦化层211除形成开口；
像素电极层212，制备于所述平坦化层之上，以及所述钝化层210和所述平坦化层211的开口内；
像素定义层213，制备于所述像素电极层212之上，并填充满所述钝化层210和所述平坦化层211除形成的开口。
本发明实施例中在玻璃基板上采用黑色光阻材料制备遮光层202，一方面由于遮光层202不是金属材料，不用连接讯号，不需要对缓冲层203进行专门的开洞工艺，同时由于半导体层204的宽度小于遮光层202中第一遮光区2021的宽度，保护了沟道的半导体层204不被光照射，使得可以降低平坦化层211的厚度，提升了曝光工艺的准确度，增加TFT对应的OLED发光区的平坦度。
进一步的，所述遮光层202包括还包括第二遮光区2022，所述第二遮光区2022位于所述像素定义层213的像素开口区域下方。像素定义层213的像素开口区域对应OLED背板的发光区凹下的地方，OLED背板的发光区凹下的地方也有遮光层图形(第二遮光区2022)，进一步避免光照射，提升了曝光工艺的准确度。
进一步的，所述遮光层202厚度为0.5～4μm。优选的，所述遮光层厚度可以设置0.8～3μm。对应的，第一遮光区和第二遮光区可以与遮光层厚度统一。
进一步的，所述平坦化层211的厚度为0.5～2μm。这相对于现有技术中平坦化层大大降低，即本发明中由于遮光层的设置使得平坦化层(Planarization layer，PLN)不用太厚的光阻材料即可，从而使得OLED发光区的平坦度提高，凹凸程度减轻。
进一步的，所述半导体层204为N离子导体层。
本发明实施例中还提供一种OLED背板，包括如本发明实施例中描述的任一实施例中所述的TFT。
本发明实施例中还提供一种显示装置，包括如本发明实施例中描述的任一实施例中所述的OLED背板。
具体实施时，以上各个单元或模块可以作为独立的实体来实现，也可以进行任意组合，作为同一或若干个实体来实现，以上各个单元或模块的具体实施方式可参见前面的方法实施例，例如各层的厚度和各层材料的选择等，在此不再赘述。
以上对本发明实施例所提供的一种TFT的制备方法、TFT、OLED背板和显示装置进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。

Claims (14)

1.一种TFT的制备方法，其特征在于，所述方法包括：
利用黑色光阻材料在玻璃基板上形成遮光层；
在所述遮光层之上依次沉积缓冲层、第一半导体层、第一栅极绝缘层和栅极金属层；
将所述栅极金属层下方之外的第一栅极绝缘层蚀刻掉，得到第二栅极绝缘层；
对所述第一半导体层进行等离子处理，使得所述第二栅极绝缘层未遮挡的第一半导体层形成导体层，剩余的形成第二半导体层；
依次沉积层间绝缘层、源漏极金属层、钝化层、平坦化层、像素电极层以及像素定义层；
其中，所述遮光层包括第一遮光区，所述第二半导体层的宽度小于所述第一遮光区的宽度；
所述遮光层还包括第二遮光区，所述第二遮光区位于所述像素定义层的像素开口区域下方，所述第一遮光区内遮光材料的厚度与所述第二遮光区内遮光材料的厚度相等。
2.根据权利要求1所述的TFT的制备方法，其特征在于，
所述利用黑色光阻材料在玻璃基板上形成遮光层的步骤包括：
涂覆一层亚克力类或者聚酰亚胺的黑色光阻材料，并利用黄光定义图形，形成遮光层。
3.根据权利要求2所述的TFT的制备方法，其特征在于，
所述遮光层厚度为0.5～4μm。
4.根据权利要求1所述的TFT的制备方法，其特征在于，
所述在所述遮光层之上依次沉积缓冲层、第一半导体层、第一栅极绝缘层和栅极金属层的步骤，包括：
在所述遮光层之上沉积一层多层结构薄膜，作为缓冲层；
沉积一层金属氧化物半导体材料作为第一半导体层，并蚀刻图形；
沉积一多层结构薄膜，作为第一栅极绝缘层；
沉积一层金属作为栅极金属层。
5.根据权利要求1所述的TFT的制备方法，其特征在于，
所述将所述栅极金属层下方之外的第一栅极绝缘层蚀刻掉，得到第二栅极绝缘层的步骤，包括：
利用一道黄光，蚀刻出栅极金属层的图形；
利用栅极金属层的图形为自对准，蚀刻所述栅极绝缘层，将所述栅极金属层下方之外的第一栅极绝缘层蚀刻掉，得到第二栅极绝缘层。
6.根据权利要求1所述的TFT的制备方法，其特征在于，所述对所述第一半导体层进行等离子处理，使得所述第二栅极绝缘层未遮挡的第一半导体层形成导体层，剩余的形成第二半导体层的步骤，包括：
对所述第一半导体层进行N2等离子处理，使得所述第二栅极绝缘层未遮挡的第一半导体层形成N离子导体层，剩余的形成第二半导体层。
7.根据权利要求1所述的TFT的制备方法，其特征在于，
所述依次沉积层间绝缘层、源漏极金属层、钝化层、平坦化层、像素电极层以及像素定义层的步骤，包括：
沉积层间绝缘层，并进行黄光和蚀刻出开口；
在所述层间绝缘层的开口内沉积一层金属作为源漏极金属层；
在所述源漏极金属层之上沉积钝化层；
在所述钝化层之上制作平坦化层，并利用黄光接触孔；
在所述平坦化层之上制作像素电极以及像素定义层。
8.根据权利要求7所述的TFT的制备方法，其特征在于，
所述平坦化层的厚度为0.5～2μm。
9.一种TFT，其特征在于，所述TFT包括：
玻璃基板；
遮光层，制备于所述玻璃基板表面，所述遮光层为黑色光阻材料制备，所述遮光层包括第一遮光区；
缓冲层，制备于所述遮光层表面；
半导体层，制备于所述缓冲层表面，所述半导体层的宽度小于所述第一遮光区的宽度；
导体区，制备于所述半导体层两侧；
栅极绝缘层，制备于所述半导体层之上；
栅极金属层，制备于所述栅极绝缘层之上；
层间介质层，覆盖所述栅极金属层和所述缓冲层，并在所述导体区上方对应设置两个开口；
源漏金属层，包括源极金属区和漏极金属区，分别设置于所述层间介质层之间的两个开口内；
钝化层，制备于层间介质层表面，覆盖所述源漏金属层；
平坦化层，制备于所述钝化层之上，其中，所述漏极金属区之上的所述钝化层和所述平坦化层除形成开口；
像素电极层，制备于所述平坦化层之上，以及所述钝化层和所述平坦化层的开口内；
像素定义层，制备于所述像素电极层之上，并填充满所述钝化层和所述平坦化层除形成的开口；
其中，所述遮光层包括还包括第二遮光区，所述第二遮光区位于所述像素定义层的像素开口区域下方，所述第一遮光区内遮光材料的厚度与所述第二遮光区内遮光材料的厚度相等。
10.根据权利要求9所述的TFT，其特征在于，
所述遮光层厚度为0.5～4μm。
11.根据权利要求9所述的TFT，其特征在于，
所述平坦化层的厚度为0.5～2μm。
12.根据权利要求9所述的TFT，其特征在于，
所述半导体层为N离子导体层。
13.一种OLED背板，其特征在于，包括如权利要求9至12中任一项所述的TFT。
14.一种显示装置，其特征在于，包括如权利要求13中所述的OLED背板。
CN201811330692.0A 2018-11-09 2018-11-09 Tft的制备方法、tft、oled背板和显示装置 Active CN109638078B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201811330692.0A CN109638078B (zh) 2018-11-09 2018-11-09 Tft的制备方法、tft、oled背板和显示装置
PCT/CN2018/117794 WO2020093478A1 (zh) 2018-11-09 2018-11-28 一种tft的制备方法、tft、oled背板和显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811330692.0A CN109638078B (zh) 2018-11-09 2018-11-09 Tft的制备方法、tft、oled背板和显示装置

Publications (2)

Publication Number Publication Date
CN109638078A CN109638078A (zh) 2019-04-16
CN109638078B true CN109638078B (zh) 2020-12-08

Family

ID=66067603

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811330692.0A Active CN109638078B (zh) 2018-11-09 2018-11-09 Tft的制备方法、tft、oled背板和显示装置

Country Status (2)

Country Link
CN (1) CN109638078B (zh)
WO (1) WO2020093478A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111584509B (zh) * 2020-05-14 2023-03-31 深圳市华星光电半导体显示技术有限公司 显示面板及其制备方法、显示装置
CN111739895A (zh) * 2020-06-29 2020-10-02 福建华佳彩有限公司 一种tft背板结构及制作方法
CN111710707B (zh) 2020-06-30 2023-04-28 湖北长江新型显示产业创新中心有限公司 一种显示面板和显示装置
CN112599533A (zh) * 2020-12-04 2021-04-02 福建华佳彩有限公司 一种透明显示面板结构及其制备方法
CN114093274B (zh) * 2021-12-09 2023-01-24 武汉华星光电半导体显示技术有限公司 显示装置及显示终端
CN115440789B (zh) * 2022-11-09 2023-04-28 北京京东方技术开发有限公司 显示面板和显示装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103681751A (zh) * 2012-09-24 2014-03-26 乐金显示有限公司 薄膜晶体管阵列基板及其制造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106816410B (zh) * 2017-03-22 2019-05-31 深圳市华星光电半导体显示技术有限公司 阵列基板及其制作方法
CN107068903A (zh) * 2017-04-07 2017-08-18 惠科股份有限公司 一种显示面板和显示装置
CN107068725B (zh) * 2017-04-26 2019-09-24 京东方科技集团股份有限公司 有源矩阵有机发光二极管背板及其制造方法
CN107293554A (zh) * 2017-06-19 2017-10-24 深圳市华星光电技术有限公司 顶发射型oled面板的制作方法及其结构

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103681751A (zh) * 2012-09-24 2014-03-26 乐金显示有限公司 薄膜晶体管阵列基板及其制造方法

Also Published As

Publication number Publication date
CN109638078A (zh) 2019-04-16
WO2020093478A1 (zh) 2020-05-14

Similar Documents

Publication Publication Date Title
CN109638078B (zh) Tft的制备方法、tft、oled背板和显示装置
US20220344380A1 (en) Array substrate fabricating method
US9502570B2 (en) Thin film transistor and manufacturing method thereof, an array substrate and a display device
US9741750B2 (en) Thin film transistor, pixel structure, and method for manufacturing the same, array substrate and display device
KR20120042029A (ko) 표시 장치 및 그 제조 방법
US11569472B2 (en) Electroluminescent display substrate, manufacturing method thereof and electroluminescent display apparatus
CN111668242A (zh) Oled显示面板及其制备方法
CN109686794B (zh) 薄膜晶体管及其制造方法、显示装置
US10361261B2 (en) Manufacturing method of TFT substrate, TFT substrate, and OLED display panel
WO2018196289A1 (zh) 薄膜晶体管及其制备方法
CN115377117A (zh) 阵列基板及其制备方法、显示装置
US20120193634A1 (en) Thin film transistor array panel and method for manufacturing the same
US11469328B2 (en) TFT array substrate and preparation method thereof
CN109860235B (zh) 阵列基板的制备方法、阵列基板、显示面板和显示装置
KR20100075058A (ko) 박막 트랜지스터 기판 및 그 제조 방법
CN113745249B (zh) 显示面板及其制备方法、移动终端
CN111312732B (zh) 一种显示面板及其制作方法、显示模组及电子装置
CN114823914A (zh) 阵列基板及其制作方法、显示面板
CN111048526A (zh) 阵列基板及其制备方法、显示面板
CN111312826B (zh) 一种显示面板及其制作方法、显示模组及电子装置
US20200358040A1 (en) Method of manufacturing thin film transistor, method of manufacturing display apparatus and thin film transistor substrate
US20230343837A1 (en) Display panel and display device
EP4362107A1 (en) Display panel and method of manufacturing same, and display device
US20220320473A1 (en) Manufacturing method of oled panel and oled panel
CN114759077A (zh) 显示面板及其制作方法、显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant