JP2024062907A - 表示パネル及びその製造方法、表示装置 - Google Patents

表示パネル及びその製造方法、表示装置 Download PDF

Info

Publication number
JP2024062907A
JP2024062907A JP2022196140A JP2022196140A JP2024062907A JP 2024062907 A JP2024062907 A JP 2024062907A JP 2022196140 A JP2022196140 A JP 2022196140A JP 2022196140 A JP2022196140 A JP 2022196140A JP 2024062907 A JP2024062907 A JP 2024062907A
Authority
JP
Japan
Prior art keywords
display panel
conductor
layer
substrate
metal layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2022196140A
Other languages
English (en)
Other versions
JP7422209B1 (ja
Inventor
楷 周
Kai Zhou
傳宝 羅
Chuanbao Luo
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TCL China Star Optoelectronics Technology Co Ltd
Original Assignee
TCL China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TCL China Star Optoelectronics Technology Co Ltd filed Critical TCL China Star Optoelectronics Technology Co Ltd
Application granted granted Critical
Publication of JP7422209B1 publication Critical patent/JP7422209B1/ja
Publication of JP2024062907A publication Critical patent/JP2024062907A/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Thin Film Transistor (AREA)

Abstract

【解決手段】表示パネル及びその製造方法、表示装置を公開する。該表示パネルは、薄膜トランジスタを含み、薄膜トランジスタは、活性部及び活性部と重なり合うソースとドレインを含み、表示パネルは、基板、第一金属層及び活性層を更に含み、第一金属層は、基板上に設けられ、ソースとドレインを含み、活性層は、第一金属層の基板から離れた側に設けられ、導体サブ層と半導体サブ層を含む活性部を含み、導体サブ層は、間隔をおいて設けられる第一導体サブ部と第二導体サブ部を含み、半導体サブ層は、少なくとも第一導体サブ部と第二導体サブ部の間に接続される。【効果】導体サブ層の正確なフォトリソグラフィによってより小さなサイズのチャネルが得られることで、超短チャネルの薄膜トランジスタが得られ、薄膜トランジスタの電流通過能力と移動度を効果的に向上させ、薄膜トランジスタのサイズを小さくし、表示パネルの解像度を向上させることができる。【選択図】図１

Description

本発明は、表示技術分野に関し、特に、表示パネル及びその製造方法、並びに該表示パネルを有する表示装置に関する。
Ｍｉｃｒｏ－ＬＥＤ（マイクロ発光ダイオード）及びＭｉｎｉ ＬＥＤ（ミニ発光ダイオード）はいずれも電流駆動により表示する最先端の表示技術である。
表示パネルが高鮮明になるにつれて、画質に対する要求が高くなっており、解像度と表示画質の向上は新たな要求の一つとなっている。しかしながら、従来のＭｉｎｉ／Ｍｉｃｒｏ ＬＥＤディスプレイにおいて、薄膜トランジスタの半導体層の両側は、通常、導体化を経てソースドレインコンタクト領域を形成し、ソースドレインは、ソースドレインコンタクト領域によって半導体層に接続されることで、チャネル領域は、ソースドレインコンタクト領域間に位置し、チャネル領域の長さは、通常、ゲート長により決まることから、短チャネルの薄膜トランジスタを実現するのは困難であり、薄膜トランジスタのサイズ低減に不利であり、高解像度を実現するのは困難である。
本発明の実施例は、表示パネル及びその製造方法、表示装置を提供し、短チャネルの薄膜トランジスタを実現して、薄膜トランジスタのサイズを小さくし、高解像度の表示パネルを実現することができる。
本発明の実施例は、表示パネルであって、前記表示パネルは、薄膜トランジスタを含み、前記薄膜トランジスタは、活性部及び前記活性部と重なり合うソースとドレインを含み、
前記表示パネルは、
基板と、
前記基板上に設けられ、前記ソースと前記ドレインを含む第一金属層と、
前記第一金属層の前記基板から離れた側に設けられ、導体サブ層と半導体サブ層を含む前記活性部を含む活性層と、を更に含み、
前記導体サブ層は、間隔をおいて設けられる第一導体サブ部と第二導体サブ部を含み、前記半導体サブ層は、少なくとも前記第一導体サブ部と前記第二導体サブ部の間に接続される表示パネルを更に提供する。
本発明の実施例において、前記活性部は、ソースコンタクト領域、ドレインコンタクト領域及び前記ソースコンタクト領域と前記ドレインコンタクト領域の間に位置するチャネル領域を含み、前記導体サブ層は、前記第一導体サブ部と前記第二導体サブ部の間に設けられ、前記チャネル領域内に位置する分断溝を更に含み、且つ前記半導体サブ層は、少なくとも前記分断溝内に充填される。
本発明の実施例において、前記第一導体サブ部は、前記ソースコンタクト領域まで延在し、前記第二導体サブ部は、前記ドレインコンタクト領域まで延在し、且つ前記ソースは、前記ソースコンタクト領域内に位置する前記第一導体サブ部に電気的に接続され、前記ドレインは、前記ドレインコンタクト領域内に位置する前記第二導体サブ部に電気的に接続される。
本発明の実施例において、前記分断溝の第一方向に沿った長さは、前記ソースコンタクト領域と前記ドレインコンタクト領域の間の間隔より小さく、前記第一方向は、前記ソースコンタクト領域が前記ドレインコンタクト領域を向く方向である。
本発明の実施例において、前記分断溝の前記第一方向に沿った長さは、３μｍ以下である。
本発明の実施例において、前記薄膜トランジスタは、ゲートを更に含み、前記表示パネルは、前記活性層の前記第一金属層から離れた側に設けられる第二金属層を更に含み、且つ前記第二金属層は、前記ゲートを含み、前記ゲートは、前記活性部の前記基板から離れた側に位置し、前記分断溝の前記基板上の正投影は、前記ゲートの前記基板上の正投影がカバーする範囲内に位置する。
本発明の実施例において、前記表示パネルは、前記活性層の前記基板から離れた側に設けられる層間誘電体層及び第三金属層を更に含み、前記層間誘電体層は、前記活性層及び前記第二金属層を覆い、前記第三金属層は、前記層間誘電体層の前記第二金属層から離れた側に位置し、
前記第三金属層は、第一電極部材を含み、前記第一電極部材は、前記層間誘電体層を貫通して前記薄膜トランジスタに電気的に接続される。
本発明の実施例において、前記分断溝の前記基板上の正投影は、前記第一電極部材の前記基板上の正投影がカバーする範囲内に位置する。
本発明の実施例において、前記表示パネルは、前記層間誘電体層と前記第三金属層の間に設けられる水・酸素バリア層を更に含み、且つ前記分断溝の前記基板上の正投影は、前記水・酸素バリア層の前記基板上の正投影がカバーする範囲内に位置する。
本発明の実施例において、前記第一金属層は、遮光部を更に含み、且つ前記遮光部は、前記活性部と前記基板の間に位置する。
本発明の実施例において、前記ソースの一端は、前記活性部に接続され、他端は、前記遮光部に接続され、且つ前記ソースの材料と前記遮光部の材料は同じである。
本発明の上記目的に基づき、本発明の実施例は、表示パネルの製造方法であって、前記表示パネルは、薄膜トランジスタを含み、前記薄膜トランジスタは、活性部及び前記活性部と重なり合うソースとドレインを含み、
前記表示パネルの製造方法は、
基板を提供するステップと、
前記基板上に第一金属層を形成するステップであって、前記第一金属層は、前記ソースと前記ドレインを含むステップと、
前記第一金属層の前記基板から離れた側に活性層を形成するステップであって、前記活性層は、導体サブ層と半導体サブ層を含む前記活性部を含み、前記導体サブ層は、間隔をおいて設けられる第一導体サブ部と第二導体サブ部を含み、前記半導体サブ層は、少なくとも前記第一導体サブ部と前記第二導体サブ部の間に接続されるステップと、を含む表示パネルの製造方法を更に提供する。
本発明の上記目的に基づき、本発明の実施例は、前記表示パネルと、装置本体と、を含み、且つ前記表示パネルは、前記装置本体と一体に組み合わせられる表示装置を更に提供する。
本発明の有益な効果：本発明における活性部は、導体サブ層と半導体サブ層を含み、且つ導体サブ層は、間隔をおいて設けられる第一導体サブ部と第二導体サブ部を含み、半導体サブ層は、少なくとも第一導体サブ部と第二導体サブ部の間に接続されることから、活性部は、第一導体サブ部と第二導体サブ部の間の間隔領域内にチャネルを形成することができ、導体サブ層の正確なフォトリソグラフィによってより小さなサイズのチャネルが得られることで、超短チャネルの薄膜トランジスタが得られ、薄膜トランジスタの電流通過能力と移動度を効果的に向上させ、薄膜トランジスタのサイズを小さくし、表示パネルの解像度を向上させることができる。
以下に、図面と併せて本発明の具体的な実施形態を詳細に説明し、本発明の技術案及び他の有益な効果を明確にする。
本発明の実施例が提供する表示パネルの構造概略図である。 本発明の実施例が提供する表示パネルの別の構造概略図である。 本発明の実施例が提供する表示パネルの別の構造概略図である。 本発明の実施例が提供する表示パネルの別の構造概略図である。 本発明の実施例が提供する表示パネルの製造方法フロー図である。 本発明の実施例が提供する表示パネルの製造プロセスの構造概略図である。 本発明の実施例が提供する表示パネルの製造プロセスの構造概略図である。 本発明の実施例が提供する表示パネルの製造プロセスの構造概略図である。 本発明の実施例が提供する表示パネルの製造プロセスの構造概略図である。 本発明の実施例が提供する表示パネルの製造プロセスの構造概略図である。 本発明の実施例が提供する表示パネルの製造プロセスの構造概略図である。 本発明の実施例が提供する表示パネルの製造プロセスの構造概略図である。
以下に本発明の実施例の図面と併せて、本発明の実施例における技術案を明確且つ徹底的に説明する。説明された実施例は、本発明の一部の実施例にすぎず、すべての実施例ではないことは明らかである。本発明の実施例に基づき、当業者が創造的努力なしに得られる全てのその他の実施例は、いずれも本発明の保護範囲に属する。
以下の開示は、本発明の異なる構成を実現するための複数の異なる実施形態又は例を提供する。本発明の開示を簡略化するために、以下に、特定の例の部材及び設置について説明する。当然ながら、これらは例示にすぎず、本発明を限定することを目的としていない。また、本発明は、異なる例において参照数字及び／又は参照文字を繰り返してもよく、このような繰り返しは、簡略化及び明確化の目的のためであり、それ自身は、論じられる各実施形態及び／又は設置の間の関係を示さない。また、本発明は、各特定のプロセス及び材料の例を提供しているが、当業者であれば、他のプロセスの適用及び／又は他の材料の使用を意識することができる。
本発明の実施例は、表示パネルを更に提供し、図１を参照すると、該表示パネルは、薄膜トランジスタＴを含み、薄膜トランジスタＴは、活性部３０及び活性部３０と重なり合うソース２１とドレイン２２を含む。
更に、該表示パネルは、基板１０、第一金属層２０及び活性層を更に含む。第一金属層２０は、基板１０上に設けられ、ソース２１とドレイン２２を含む。活性層は、第一金属層２０の基板１０から離れた側に設けられ、活性部３０を含み、活性部３０は、導体サブ層３１と半導体サブ層３２を含む。
導体サブ層３１は、間隔をおいて設けられる第一導体サブ部３１１と第二導体サブ部３１２を含み、半導体サブ層３２は、少なくとも第一導体サブ部３１１と第二導体サブ部３１２の間に接続される。
応用プロセスの実施において、本発明の実施例における活性部３０は、導体サブ層３１と半導体サブ層３２を含み、且つ導体サブ層３１は、間隔をおいて設けられる第一導体サブ部３１１と第二導体サブ部３１２を含み、半導体サブ層３２は、少なくとも第一導体サブ部３１１と第二導体サブ部３１２の間に接続されることから、活性部３０は、第一導体サブ部３１１と第二導体サブ部３１２の間の間隔領域内にチャネルを形成することができ、導体サブ層３１の正確なフォトリソグラフィによってより小さなサイズのチャネルが得られることで、超短チャネルの薄膜トランジスタＴが得られ、薄膜トランジスタＴの電流通過能力と移動度を効果的に向上させ、薄膜トランジスタＴのサイズを小さくし、表示パネルの解像度を向上させることができる。
具体的に、図１を引き続き参照すると、本発明の実施例において、該表示パネルは、基板１０、基板１０上に設けられる第一金属層２０、基板１０上に設けられ、第一金属層２０を覆う絶縁層５１、絶縁層５１上に設けられる活性層、活性層上に設けられるゲート絶縁層５２、ゲート絶縁層５２上に設けられる第二金属層４０、絶縁層５１上に設けられ、活性層、ゲート絶縁層５２及び第二金属層４０を覆う層間誘電体層５３、及び層間誘電体層５３上に設けられる第三金属層６０を含む。
説明が必要なこととして、本発明の実施例が提供する表示パネルは、複数の薄膜トランジスタＴを含み、且つそれぞれの薄膜トランジスタＴは、いずれも活性部３０、ソース２１、ドレイン２２及びゲート４１を含む。
更に、第一金属層２０は、複数のソース２１と複数のドレイン２２を含み、活性層は、複数の活性部３０を含み、第二金属層４０は、複数のゲート４１を含み、一つのソース２１、一つのドレイン２２、一つの活性部３０及び一つのゲート４１は、一つの薄膜トランジスタＴを構成する。同一の薄膜トランジスタＴにおいて、ソース２１とドレイン２２は、対応する一つの活性部３０と基板１０の間に位置し、且つ活性部３０の両側は、絶縁層５１を貫通するビアホールによってソース２１とドレイン２２にそれぞれ重なり合い、ゲート４１は、ゲート絶縁層５２の活性部３０から離れた側に位置する。
本発明の実施例において、第一金属層２０は、複数の遮光部２３を更に含み、且つそれぞれの遮光部２３は、いずれも一つの活性部３０に対応するように設けられて、環境光又は反射光等が活性部３０に照射して、活性部３０の電気的安定性に影響するのを防ぐ。また、同一の薄膜トランジスタＴにおいて、ソース２１の一端は、活性部３０に接続され、他端は、遮光部２３に接続される。
好ましくは、ソース２１の材料と遮光部２３の材料は同じであり、且つソース２１と遮光部２３は、一体的に設けられ、よって、従来技術に対して、本発明の実施例は、ソース２１とドレイン２２を遮光部２３と同層に設けることで、同じフォトマスクで形成することができ、プロセス工程を削減し、プロセスコストを低減する。
更に、本発明の実施例において、ソース２１、ドレイン２２及び遮光部２３は、いずれも第一金属層２０に併合されることから、従来技術に対してソースドレインを覆う絶縁膜層が減少し、活性部３０上方の水及び酸素を遮断する膜層の数が減少する。しかしながら、本発明の実施例においては、活性部３０上方にゲート４１が設けられることから、水及び酸素を効果的に遮断する作用を奏し、薄膜トランジスタＴの安定性を向上させることができ、即ち、本発明の実施例は、プロセスフローを簡略化し、プロセスコストを低減することに基づいて、薄膜トランジスタＴの安定性を保証し、表示パネルの良品率を向上させることができる。また、従来技術において、ゲートが半導体層下方に位置して、半導体層下方の膜層が平坦ではなく、半導体層が段差によって、断線するリスクが生じやすいのに対し、本発明の実施例においては、活性部３０上方にゲート４１が設けられ、活性部３０の段差を回避し、活性部３０が断線するリスクを下げ、薄膜トランジスタＴの良品率を更に向上させる。
以上より、本発明の実施例において、各活性部３０は、ソースコンタクト領域３０１、ドレインコンタクト領域３０２及びソースコンタクト領域３０１とドレインコンタクト領域３０２の間に位置するチャネル領域３０３を含み、且つソース２１は、活性部３０のソースコンタクト領域３０１内に位置する部分に電気的に接続され、ドレイン２２は、活性部３０のドレインコンタクト領域３０２内に位置する部分に電気的に接続される。
各活性部３０は、導体サブ層３１及び半導体サブ層３２を含み、導体サブ層３１は、間隔をおいて設けられる第一導体サブ部３１１と第二導体サブ部３１２、及び第一導体サブ部３１１と第二導体サブ部３１２の間に位置する分断溝３１３を含み、且つ分断溝３１３は、チャネル領域３０３内に位置し、少なくとも第一導体サブ部３１１は、ソースコンタクト領域３０１内まで延在し、少なくとも第二導体サブ部３１２は、ドレインコンタクト領域３０２内まで延在する。ソース２１は、絶縁層５１を貫通するソースコンタクトホールによってソースコンタクト領域３０１内に位置する第一導体サブ部３１１と重なり合い、ドレイン２２は、絶縁層５１を貫通するドレインコンタクトホールによってドレインコンタクト領域３０２内に位置する第二導体サブ部３１２と重なり合う。
理解できることとして、本発明の実施例において、半導体サブ層３２は、少なくとも第一導体サブ部３１１と第二導体サブ部３１２の間に接続され、更に、半導体サブ層３２は、少なくとも分断溝３１３内に充填され、チャネル領域３０３内にチャネルが形成され、また、半導体サブ層３２も分断溝３１３内に充填され、一部がソースコンタクト領域３０１内まで延在し、及び／又は一部がドレインコンタクト領域３０２内まで延在してもよい。半導体サブ層３２は、分断溝３１３内に充填される第一サブ部、及び分断溝３１３外まで延在する第二サブ部を含んでもよく、且つ第二サブ部は、導体サブ層３１の基板１０から離れた側に位置する。
任意に、導体サブ層３１の材料は、ＩＴＯ、ＩＺＯのうちの少なくとも一つを含んでもよく、半導体サブ層３２の材料は、ＩＧＺＯ、ＩＧＴＯ及びＩＧＺＴＯのうちの少なくとも一つを含んでもよい。
任意に、導体サブ層３１の厚さは、７５０Å以上１０００Å以下であってもよく、半導体サブ層３２の厚さは、３００Å程度であってもよい。
分断溝３１３の第一方向に沿った長さは、ソースコンタクト領域３０１とドレインコンタクト領域３０２の間の距離より小さく、且つ第一方向は、ソースコンタクト領域３０１がドレインコンタクト領域３０２を向く方向である。本発明の実施例において、導体サブ層３１の正確なフォトリソグラフィプロセスによって、分断溝３１３の長さを正確に制御することができ、長さが短い分断溝３１３が得られ、短チャネルの薄膜トランジスタＴが得られ、本発明の実施例において、分断溝３１３の第一方向に沿った長さは、３μｍ以下である。従来技術において、チャネル長は、一般的にゲート長によって決まり、従来のチャネル長は、一般的に８μｍ程度であるのに対して、本発明の実施例においては、薄膜トランジスタＴのチャネル長を効果的に低減することができ、薄膜トランジスタＴの電流通過能力と移動度を効果的に向上させることができる。また、本発明の実施例は、薄膜トランジスタＴのチャネル長を小さくすることで、薄膜トランジスタＴのサイズを小さくし、より多くのスペースを削減し、薄膜トランジスタＴの数を増やし、表示パネルの解像度を向上させることもできる。
更に、本発明の実施例において、ソース２１は、第一導体サブ部３１１と重なり合い、ドレイン２２は、第二導体サブ部３１２と重なり合い、半導体サブ層３２は、チャネル部分の形成にしか用いられず、従って、本発明の実施例において、半導体サブ層３２の導体化処理を必要としない。従来技術において、半導体層の導体化プロセスにおける装置安定性及びプロセス時間の制御に対する要求は極めて厳しく、わずかな変動でデバイスの電気特性に大きく影響する。従って、本発明の実施例は、プロセスフローを効果的に簡略化し、プロセス難度を低減し、表示パネルの良品率を向上させることができる。
本発明の実施例において、分断溝３１３の基板１０上の正投影は、ゲート４１の基板１０上の正投影がカバーする範囲内に位置する。ゲート４１は、ゲート４１上方の膜層中のイオン及び環境中のイオンが活性部３０に拡散するのを効果的に防ぎ、チャネル領域３０３内に位置する半導体サブ層３２に対するイオン拡散の影響を減らし、薄膜トランジスタＴの信頼性と安定性を向上させる。
なお、第三金属層６０は、第一電極部材６１を含み、且つ第一電極部材６１は、層間誘電体層５３を貫通するビアホールによって薄膜トランジスタＴに電気的に接続される。具体的に、第一電極部材６１は、層間誘電体層５３を貫通するビアホールによって第二導体サブ部３１２と重なり合い、第一電極部材６１とドレイン２２の電気的接続を実現し、電気信号の伝送を実現する。
具体的に、図２を参照すると、本発明の実施例において、該表示パネルは、Ｍｉｎｉ／Ｍｉｃｒｏ ＬＥＤであってもよい。第一金属層２０は、信号伝送部２４を更に含み、第三金属層６０は、第二電極部材６２を更に含み、且つ第二電極部材６２は、層間誘電体層５３と絶縁層５１を貫通するビアホールによって信号伝送部２４と重なり合う。該表示パネルは、ＬＥＤランプ７０を更に含み、ＬＥＤランプ７０は、発光本体７１及び発光本体７１の一側に設けられる第三電極部材７２と第四電極部材７３を含み、第三電極部材７２は、第一電極部材６１と重なり合い、第四電極部材７３は、第二電極部材６２と重なり合い、電気信号をＬＥＤランプ７０に伝送して、ＬＥＤランプ７０の発光を実現する。
説明が必要なこととして、本発明の実施例が提供する表示パネルがＯＬＥＤ表示パネルである時、第一電極部材６１は、ＯＬＥＤ表示パネルの陽極であってもよく、第二電極部材６２は、ＯＬＥＤ表示パネルの非表示領域に位置し、ＯＬＥＤ表示パネルの表面陰極に接続されてもよく、短チャネルのＯＬＥＤ表示パネルが得られ、且つ本発明の実施例において、ソース２１とドレイン２２の位置は、入れ換えてもよいが、ここでは限定しない。
本発明の別の実施例において、図３を参照すると、本実施例と上記実施例との違いは、第一電極部材６１に覆われる面積を増やし、分断溝３１３の基板１０上の正投影を第一電極部材６１の基板１０上の正投影がカバーする範囲内に位置させることである。本発明の実施例において、ソース２１、ドレイン２２及び遮光部２３は、いずれも第一金属層２０に併合されることから、従来技術に対してソースドレインを覆う絶縁膜層が減少し、活性部３０上方の水及び酸素を遮断する膜層の数が減少する。しかしながら、本発明の実施例においては、第一電極部材６１に覆われる面積が大きく、第一電極部材６１は、活性部３０のチャネル領域３０３を覆うことができ、水及び酸素を効果的に遮断する作用を奏し、薄膜トランジスタＴの安定性を向上させることができ、即ち、本発明の実施例は、プロセスフローを簡略化し、プロセスコストを低減することに基づいて、薄膜トランジスタＴの安定性を保証し、表示パネルの良品率を向上させることができる。
任意に、薄膜トランジスタＴの基板１０上の正投影は、第一電極部材６１の基板１０上の正投影がカバーする範囲内に位置する。
本発明の別の実施例において、図４を参照すると、本実施例と一つ目の実施例との違いは、表示パネルは、層間誘電体層５３と第三金属層６０の間に設けられる水・酸素バリア層８０を更に含み、分断溝３１３の基板１０上の正投影を水・酸素バリア層８０の基板１０上の正投影がカバーする範囲内に位置させることである。本発明の実施例において、ソース２１、ドレイン２２及び遮光部２３は、いずれも第一金属層２０に併合されることから、従来技術に対してソースドレインを覆う絶縁膜層が減少し、活性部３０上方の水及び酸素を遮断する膜層の数が減少する。しかしながら、本発明の実施例においては、活性部３０のチャネル領域３０３上方に水・酸素バリア層８０が設けられることで、水及び酸素を効果的に遮断する作用を奏し、薄膜トランジスタＴの安定性を向上させることができ、即ち、本発明の実施例は、プロセスフローを簡略化し、プロセスコストを低減することに基づいて、薄膜トランジスタＴの安定性を保証し、表示パネルの良品率を向上させることができる。
任意に、薄膜トランジスタＴの基板１０上の正投影は、水・酸素バリア層８０の基板１０上の正投影がカバーする範囲内に位置し、且つ第一電極部材６１は、水・酸素バリア層８０及び層間誘電体層５３を貫通して第二導体サブ部３１２と重なり合い、第一電極部材６１とドレイン２２の電気的接続を実現する。更に、水・酸素バリア層８０は、表示パネルの表示領域全面を覆うこともできる。
任意に、水・酸素バリア層８０の材料は、ＡｌＯｘ又はＴｉＯｘを含む。水・酸素バリア層８０の厚さは、５００Å以上１０００Å以下である。
以上より、本発明の実施例における活性部３０は、導体サブ層３１と半導体サブ層３２を含み、且つ導体サブ層３１は、間隔をおいて設けられる第一導体サブ部３１１と第二導体サブ部３１２を含み、半導体サブ層３２は、少なくとも第一導体サブ部３１１と第二導体サブ部３１２の間に接続されることから、活性部３０は、第一導体サブ部３１１と第二導体サブ部３１２の間の間隔領域内にチャネルを形成することができ、導体サブ層３１の正確なフォトリソグラフィによってより小さなサイズのチャネルが得られることで、超短チャネルの薄膜トランジスタＴが得られ、薄膜トランジスタＴの電流通過能力と移動度を効果的に向上させ、薄膜トランジスタＴのサイズを小さくし、表示パネルの解像度を向上させることができる。
また、図１、図５及び図６から図１１を組み合わせると、本発明の実施例が提供する表示パネルは、薄膜トランジスタＴを含み、薄膜トランジスタＴは、活性部３０及び活性部３０と重なり合うソース２１とドレイン２２を含む。
該表示パネルの製造方法は、以下のステップを含む。
Ｓ１０、基板１０を提供する。
該基板１０は、ガラス基板であってもよい。
Ｓ２０、基板１０上に第一金属層２０を形成する。第一金属層２０は、ソース２１とドレイン２２を含む。
物理気相スパッタリング法によって基板１０上に第一金属材料層を堆積し、第一金属材料層をパターニング処理して、第一金属層２０が得られ、且つ第一金属層２０は、複数のソース２１、複数のドレイン２２及び複数の遮光部２３を含み、それぞれのソース２１は、一つの遮光部２３に対応して接続され、且つ該ソース２１は、対応する一つの遮光部２３と一体的に設けられる。
任意に、第一金属材料層の材料は、Ｍｏ及びＣｕのうちの少なくとも一つを含んでもよい。
Ｓ３０、第一金属層２０の基板１０から離れた側に活性層を形成する。活性層は、活性部３０を含み、活性部３０は、導体サブ層３１と半導体サブ層３２を含み、導体サブ層３１は、間隔をおいて設けられる第一導体サブ部３１１と第二導体サブ部３１２を含み、半導体サブ層３２は、少なくとも第一導体サブ部３１１と第二導体サブ部３１２の間に接続される。
化学気相堆積法によって基板１０上に絶縁材料層を形成し、絶縁材料層に温度が３００～４００℃であってもよい高温アニール処理を２～３ｈ行い、絶縁層５１が得られる。
任意に、絶縁材料層の材料は、ＳｉＮｘ及びＳｉＯｘのうちの少なくとも一つを含んでもよい。
続いて、絶縁層５１をパターニング処理して、ソースコンタクトホール５１１とドレインコンタクトホール５１２が得られる。
絶縁層５１上に金属酸化物層を堆積し、金属酸化物層をパターニング処理して、複数の導体サブ層３１が得られ、且つ一つの導体サブ層３１は、一つのソース２１と一つのドレイン２２の上方に対応するように位置し、導体サブ層３１は、それぞれソースコンタクトホール５１１とドレインコンタクトホール５１２によってソース２１及びドレイン２２と重なり合う。
具体的に、金属酸化物層をパターニング処理するプロセスにおいて、複数の導体サブ層３１を形成するだけでなく、更にそれぞれの導体サブ層３１に間隔をおいた第一導体サブ部３１１と第二導体サブ部３１２、及び第一導体サブ部３１１と第二導体サブ部３１２の間に位置する分断溝３１３が形成され、第一導体サブ部３１１は、ソースコンタクトホール５１１を貫通してソース２１と重なり合い、第二導体サブ部３１２は、ドレインコンタクトホール５１２を貫通してドレイン２２と重なり合う。
任意に、金属酸化物層の材料は、ＩＴＯ及びＩＺＯのうちの少なくとも一つを含み、導体サブ層３１の厚さは、７５０Å以上１０００Å以下であってもよい。
それから、物理気相スパッタリング法によって導体サブ層３１と絶縁層５１上に酸化物半導体層を形成し、酸化物半導体層をパターニング処理して、複数の半導体サブ層３２が得られ、且つそれぞれの半導体サブ層３２は、一つの導体サブ層３１上に対応するように位置し、それぞれの半導体サブ層３２は、対応する一つの導体サブ層３１の分断溝３１３内に充填され、一部が導体サブ層３１の基板１０から離れた側に延在し、且つ一つの導体サブ層３１と一つの半導体サブ層３２は、共に一つの活性部３０を構成する。
任意に、酸化物半導体層の材料は、ＩＧＺＯ、ＩＧＴＯ及びＩＧＺＴＯのうちの少なくとも一つを含み、半導体サブ層３２の厚さは、３００Å程度であってもよい。
続いて、半導体サブ層３２と絶縁層５１上にゲート絶縁材料層と第二金属材料層を順に堆積する。まず、第二金属材料層をパターニング処理して、第二金属層４０が得られ、且つ第二金属層４０は、複数のゲート４１を含み、それぞれのゲート４１は、一つの活性部３０の上方に対応するように位置し、それからゲート４１の自己整合プロセスによって、ゲート絶縁材料層をパターニング処理して、ゲート絶縁層５２が得られ、且つゲート絶縁層５２は、ゲート４１と活性部３０の間に位置する。
化学気相堆積法によってゲート４１、絶縁層５１上に層間誘電体層５３を形成し、且つ層間誘電体層５３は、活性部３０、ゲート４１及び絶縁層５１を覆う。それから層間誘電体層５３を開孔処理して、ドレイン２２の一部の上面を露出させる。
任意に、層間誘電体層５３の材料は、ＳｉＯｘ及びＳｉＮｘのうちの少なくとも一つを含む。
物理気相堆積法によって層間誘電体層５３上に電極材料層を形成し、電極材料層にパターニング処理して、第三金属層６０が得られ、且つ第三金属層６０は、第一電極部材６１を含み、第一電極部材６１は、層間誘電体層５３を貫通するビアホールによってドレイン２２と重なり合い、図１に示すように、電気信号の伝送を実現する。
任意に、電極材料層の材料は、ＩＺＯ及びＩＴＯのうちの少なくとも一つを含んでもよい。
本発明の別の実施例において、図３を参照すると、電極材料層をパターニング処理するプロセスにおいて、第一電極部材６１に覆われる面積を増やし、分断溝３１３の基板１０上の正投影を第一電極部材６１の基板１０上の正投影がカバーする範囲内に位置させることができる。
更に、本発明の別の実施例において、図４及び図１２を組み合わせると、層間誘電体層５３を形成した後、層間誘電体層５３上に水・酸素バリア層８０を形成して、分断溝３１３の基板１０上の正投影を水・酸素バリア層８０の基板１０上の正投影がカバーする範囲内に位置させる。
続いて、フォトリソグラフィプロセスによって水・酸素バリア層８０と層間誘電体層５３を開孔処理して、第二導体サブ部３１２の上面を露出させる。
それから、物理気相堆積法によって層間誘電体層５３上に電極材料層を形成し、電極材料層をパターニング処理して、第三金属層６０が得られ、且つ第三金属層６０は、第一電極部材６１を含み、第一電極部材６１は、水・酸素バリア層８０及び層間誘電体層５３を貫通する開孔によって第二導体サブ部３１２と重なり合い、図４に示すように、第一電極部材６１とドレイン２２の電気的接続を実現し、電気信号の伝送を実現する。
任意に、水・酸素バリア層８０の材料は、ＡｌＯｘ又はＴｉＯｘを含む。水・酸素バリア層８０の厚さは、５００Å以上１０００Å以下である。
以上より、本発明の実施例における活性部３０は、導体サブ層３１と半導体サブ層３２を含み、且つ導体サブ層３１は、間隔をおいて設けられる第一導体サブ部３１１と第二導体サブ部３１２を含み、半導体サブ層３２は、少なくとも第一導体サブ部３１１と第二導体サブ部３１２の間に接続されることから、活性部３０は、第一導体サブ部３１１と第二導体サブ部３１２の間の間隔領域内にチャネルを形成することができ、導体サブ層３１の正確なフォトリソグラフィによってより小さなサイズのチャネルが得られることで、超短チャネルの薄膜トランジスタＴが得られ、薄膜トランジスタＴの電流通過能力と移動度を効果的に向上させ、薄膜トランジスタＴのサイズを小さくし、表示パネルの解像度を向上させることができる。
なお、本発明の実施例は、表示装置を更に提供し、該表示装置は、上記実施例に記載の表示パネル、又は上記実施例に記載の表示パネルの製造方法により製造された表示パネルと、装置本体と、を含み、且つ該表示パネルは、装置本体と一体に組み合わせられる。
本発明の実施例において、該表示パネルは、上記実施例に記載の表示パネルであってもよく、装置本体は、枠体及び駆動モジュール等を含んでもよい。
該表示装置は、携帯電話、タブレット、テレビ等の表示端末であってもよいが、ここでは限定しない。
上記実施例において、各実施例の説明にはそれぞれ重点を有し、ある実施例において詳述されていない部分は、他の実施例の関連する説明を参照することができる。
以上、本発明の実施例が提供する表示パネル及びその製造方法、表示装置について詳細に紹介し、本文において、具体的な例を用いて本発明の原理及び実施形態について説明し、以上の実施例の説明は、本発明の技術案及びその核心的思想を理解するのに役立てるためのものでしかない。当業者は、依然として上記各実施例に記載される技術案に基づき修正したり、部分的な技術特徴を置換したりすることができるが、これらの修正又は置換は、対応する技術案の本質を本発明の各実施例の技術案の範囲から逸脱させるものではないことを理解しなければならない。

Claims (13)

  1. 表示パネルであって、前記表示パネルは、薄膜トランジスタを含み、前記薄膜トランジスタは、活性部及び前記活性部と重なり合うソースとドレインを含み、
    前記表示パネルは、
    基板と、
    前記基板上に設けられ、前記ソースと前記ドレインを含む第一金属層と、
    前記第一金属層の前記基板から離れた側に設けられ、導体サブ層と半導体サブ層を含む前記活性部を含む活性層と、を更に含み、
    前記導体サブ層は、間隔をおいて設けられる第一導体サブ部と第二導体サブ部を含み、前記半導体サブ層は、少なくとも前記第一導体サブ部と前記第二導体サブ部の間に接続されることを特徴とする表示パネル。
  2. 前記活性部は、ソースコンタクト領域、ドレインコンタクト領域及び前記ソースコンタクト領域と前記ドレインコンタクト領域の間に位置するチャネル領域を含み、前記導体サブ層は、前記第一導体サブ部と前記第二導体サブ部の間に設けられ、前記チャネル領域内に位置する分断溝を更に含み、且つ前記半導体サブ層は、少なくとも前記分断溝内に充填されることを特徴とする請求項１に記載の表示パネル。
  3. 前記第一導体サブ部は、前記ソースコンタクト領域まで延在し、前記第二導体サブ部は、前記ドレインコンタクト領域まで延在し、且つ前記ソースは、前記ソースコンタクト領域内に位置する前記第一導体サブ部に電気的に接続され、前記ドレインは、前記ドレインコンタクト領域内に位置する前記第二導体サブ部に電気的に接続されることを特徴とする請求項２に記載の表示パネル。
  4. 前記分断溝の第一方向に沿った長さは、前記ソースコンタクト領域と前記ドレインコンタクト領域の間の間隔より小さく、前記第一方向は、前記ソースコンタクト領域が前記ドレインコンタクト領域を向く方向であることを特徴とする請求項２に記載の表示パネル。
  5. 前記分断溝の前記第一方向に沿った長さは、３μｍ以下であることを特徴とする請求項４に記載の表示パネル。
  6. 前記薄膜トランジスタは、ゲートを更に含み、前記表示パネルは、前記活性層の前記第一金属層から離れた側に設けられる第二金属層を更に含み、且つ前記第二金属層は、前記ゲートを含み、前記ゲートは、前記活性部の前記基板から離れた側に位置し、前記分断溝の前記基板上の正投影は、前記ゲートの前記基板上の正投影がカバーする範囲内に位置することを特徴とする請求項２に記載の表示パネル。
  7. 前記表示パネルは、前記活性層の前記基板から離れた側に設けられる層間誘電体層及び第三金属層を更に含み、前記層間誘電体層は、前記活性層及び前記第二金属層を覆い、前記第三金属層は、前記層間誘電体層の前記第二金属層から離れた側に位置し、
    前記第三金属層は、第一電極部材を含み、前記第一電極部材は、前記層間誘電体層を貫通して前記薄膜トランジスタに電気的に接続されることを特徴とする請求項６に記載の表示パネル。
  8. 前記分断溝の前記基板上の正投影は、前記第一電極部材の前記基板上の正投影がカバーする範囲内に位置することを特徴とする請求項７に記載の表示パネル。
  9. 前記表示パネルは、前記層間誘電体層と前記第三金属層の間に設けられる水・酸素バリア層を更に含み、且つ前記分断溝の前記基板上の正投影は、前記水・酸素バリア層の前記基板上の正投影がカバーする範囲内に位置することを特徴とする請求項７に記載の表示パネル。
  10. 前記第一金属層は、遮光部を更に含み、且つ前記遮光部は、前記活性部と前記基板の間に位置することを特徴とする請求項１に記載の表示パネル。
  11. 前記ソースの一端は、前記活性部に接続され、他端は、前記遮光部に接続され、且つ前記ソースの材料と前記遮光部の材料は同じであることを特徴とする請求項１０に記載の表示パネル。
  12. 表示パネルの製造方法であって、前記表示パネルは、薄膜トランジスタを含み、前記薄膜トランジスタは、活性部及び前記活性部と重なり合うソースとドレインを含み、
    前記表示パネルの製造方法は、
    基板を提供するステップと、
    前記基板上に第一金属層を形成するステップであって、前記第一金属層は、前記ソースと前記ドレインを含むステップと、
    前記第一金属層の前記基板から離れた側に活性層を形成するステップであって、前記活性層は、導体サブ層と半導体サブ層を含む前記活性部を含み、前記導体サブ層は、間隔をおいて設けられる第一導体サブ部と第二導体サブ部を含み、前記半導体サブ層は、少なくとも前記第一導体サブ部と前記第二導体サブ部の間に接続されるステップと、を含むことを特徴とする表示パネルの製造方法。
  13. 請求項１から１１のいずれか一項に記載の表示パネルと、装置本体と、を含み、且つ前記表示パネルは、前記装置本体と一体に組み合わせられることを特徴とする表示装置。
JP2022196140A 2022-10-25 2022-12-08 表示パネル及びその製造方法、表示装置 Active JP7422209B1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN202211311534.7A CN115377204B (zh) 2022-10-25 2022-10-25 显示面板及其制作方法、显示装置
CN202211311534.7 2022-10-25

Publications (2)

Publication Number Publication Date
JP7422209B1 JP7422209B1 (ja) 2024-01-25
JP2024062907A true JP2024062907A (ja) 2024-05-10

Family

ID=84074095

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022196140A Active JP7422209B1 (ja) 2022-10-25 2022-12-08 表示パネル及びその製造方法、表示装置

Country Status (4)

Country Link
US (1) US20240234524A9 (ja)
EP (1) EP4362107A1 (ja)
JP (1) JP7422209B1 (ja)
CN (1) CN115377204B (ja)

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001060693A (ja) * 2000-01-01 2001-03-06 Semiconductor Energy Lab Co Ltd アクティブマトリクス型表示装置
JP3825395B2 (ja) 2001-10-30 2006-09-27 株式会社半導体エネルギー研究所 発光装置および電気器具
US7256421B2 (en) 2002-05-17 2007-08-14 Semiconductor Energy Laboratory, Co., Ltd. Display device having a structure for preventing the deterioration of a light emitting device
JP2007227907A (ja) 2006-01-26 2007-09-06 Semiconductor Energy Lab Co Ltd 有機電界効果トランジスタ及び半導体装置
JP5015472B2 (ja) 2006-02-15 2012-08-29 財団法人高知県産業振興センター 薄膜トランジスタ及びその製法
CN101356652B (zh) 2006-06-02 2012-04-18 日本财团法人高知县产业振兴中心 包括由氧化锌构成的氧化物半导体薄膜层的半导体器件及其制造方法
JP5480554B2 (ja) 2008-08-08 2014-04-23 株式会社半導体エネルギー研究所 半導体装置
TWI529942B (zh) * 2009-03-27 2016-04-11 半導體能源研究所股份有限公司 半導體裝置
JP2013012610A (ja) * 2011-06-29 2013-01-17 Dainippon Printing Co Ltd 薄膜トランジスタおよびその製造方法
US9059219B2 (en) * 2012-06-27 2015-06-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
CN203674211U (zh) 2013-12-19 2014-06-25 京东方科技集团股份有限公司 阵列基板及显示装置
JP2017208253A (ja) 2016-05-19 2017-11-24 株式会社ジャパンディスプレイ 表示装置
JP2018022879A (ja) 2016-07-20 2018-02-08 株式会社リコー 電界効果型トランジスタ、及びその製造方法、並びに表示素子、画像表示装置、及びシステム
CN109390413B (zh) * 2018-10-29 2021-04-30 合肥鑫晟光电科技有限公司 一种薄膜晶体管及其制作方法、阵列基板、显示装置
KR20200144627A (ko) 2019-06-18 2020-12-30 삼성디스플레이 주식회사 디스플레이 장치 및 이의 제조 방법
CN110649044B (zh) * 2019-09-30 2022-02-25 厦门天马微电子有限公司 阵列基板及其制作方法、显示面板和显示装置
CN111312732B (zh) * 2020-03-04 2024-04-12 深圳市华星光电半导体显示技术有限公司 一种显示面板及其制作方法、显示模组及电子装置
CN111446295A (zh) * 2020-04-08 2020-07-24 深圳市华星光电半导体显示技术有限公司 薄膜晶体管、阵列基板及显示面板
KR20220007756A (ko) * 2020-07-09 2022-01-19 삼성디스플레이 주식회사 표시 장치와 그의 제조 방법
CN112838100B (zh) * 2021-01-07 2023-08-01 深圳市华星光电半导体显示技术有限公司 发光面板及其制作方法
CN113270424B (zh) * 2021-05-13 2022-07-29 Tcl华星光电技术有限公司 显示面板及其制备方法
CN113363329A (zh) * 2021-06-04 2021-09-07 华南理工大学 一种薄膜晶体管以及薄膜晶体管的制备方法
CN113594223B (zh) * 2021-07-30 2023-09-05 Tcl华星光电技术有限公司 有机发光显示装置及制作方法
CN114883343B (zh) * 2022-04-21 2024-03-26 北海惠科光电技术有限公司 薄膜晶体管、显示基板和薄膜晶体管的制备方法

Also Published As

Publication number Publication date
US20240136415A1 (en) 2024-04-25
JP7422209B1 (ja) 2024-01-25
CN115377204B (zh) 2023-04-18
CN115377204A (zh) 2022-11-22
US20240234524A9 (en) 2024-07-11
EP4362107A1 (en) 2024-05-01

Similar Documents

Publication Publication Date Title
CN102456696B (zh) 显示装置及其制造方法
CN104681629B (zh) 薄膜晶体管、阵列基板及其各自的制备方法、显示装置
US11075230B2 (en) Thin film transistor, manufacturing method thereof, array substrate and display device
US9842915B2 (en) Array substrate for liquid crystal display device and method of manufacturing the same
US10483285B2 (en) Element substrate and display device
US9214476B1 (en) Pixel structure
US11245042B2 (en) Thin film transistor, fabricating method thereof, display substrate and display apparatus
JP2021506098A5 (ja)
WO2022032883A1 (zh) Oled 显示面板及其制备方法
CN103794633B (zh) 一种阵列基板及其制作方法、显示装置
TWI608610B (zh) 顯示裝置
US10361261B2 (en) Manufacturing method of TFT substrate, TFT substrate, and OLED display panel
US9570482B2 (en) Manufacturing method and manufacturing equipment of thin film transistor substrate
WO2018196289A1 (zh) 薄膜晶体管及其制备方法
CN109390380A (zh) 显示面板及其制备方法、显示装置
US10672912B2 (en) N-type thin film transistor, manufacturing method thereof and manufacturing method of an OLED display panel
JP2024062907A (ja) 表示パネル及びその製造方法、表示装置
WO2022148260A1 (zh) 薄膜晶体管阵列基板及其制备方法、显示面板
CN114823914A (zh) 阵列基板及其制作方法、显示面板
CN111312732B (zh) 一种显示面板及其制作方法、显示模组及电子装置
CN111223818B (zh) 像素驱动电路及其制作方法
US20240194748A1 (en) Driving backplane and display panel
CN117476654A (zh) 一种显示面板及其制备方法
CN117813937A (zh) 显示面板及显示装置
CN117631389A (zh) 显示面板及其制作方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20221208

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230919

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231207

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20231219

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240115

R150 Certificate of patent or registration of utility model

Ref document number: 7422209

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150