CN115332088A - 一种基于中介层的封装及制作方法 - Google Patents

一种基于中介层的封装及制作方法 Download PDF

Info

Publication number
CN115332088A
CN115332088A CN202211258121.7A CN202211258121A CN115332088A CN 115332088 A CN115332088 A CN 115332088A CN 202211258121 A CN202211258121 A CN 202211258121A CN 115332088 A CN115332088 A CN 115332088A
Authority
CN
China
Prior art keywords
layer
chip
package
interposer
dielectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211258121.7A
Other languages
English (en)
Inventor
华菲
赵作明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Huafeng Jixin Electronics Co ltd
Original Assignee
Beijing Huafeng Jixin Electronics Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Huafeng Jixin Electronics Co ltd filed Critical Beijing Huafeng Jixin Electronics Co ltd
Priority to CN202211258121.7A priority Critical patent/CN115332088A/zh
Publication of CN115332088A publication Critical patent/CN115332088A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02331—Multilayer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02381—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/81005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Wire Bonding (AREA)

Abstract

本发明实施例提供一种基于中介层的封装及制作方法，属于半导体封装领域。所述制作方法包括以下步骤：S1：形成载板；S2：添加剥离胶至所述载板的一侧；S3：在所述剥离胶上制备再分布导线层，包括：在所述剥离胶上依次形成种子导电层和介电层，所述导电层和介电层上设有电路图案；S4：填充电镀材料至所述介电层的空隙，形成导电连接层；S5：重复S3和S4，用于制备多层的再分布导线层；S6：将至少一个芯片通过倒装工艺连接于所述再分布导线层上；S7：通过塑模对所述芯片进行塑封压模和/或底部填充，用于包裹所述芯片与再分布导线层的连接；S8：去除载板并设置焊点，形成具有中介层的封装。该制作方法工艺简单、制作成本低。

Description

一种基于中介层的封装及制作方法
技术领域
本发明涉及半导体封装领域，具体地涉及一种基于中介层的封装及制作方法。
背景技术
随着电子工业的飞速发展，为了满足用户的需求，电子设备需要越来越小型化、多功能化且大容量化，这就需要具有多个半导体芯片的半导体封装。现有技术的半导体封装存在着工艺复杂且制作成本高等问题。
发明内容
本发明实施例的目的是提供一种基于中介层的封装及制作方法，该制作方法工艺简单、制作成本低。
为了实现上述目的，本发明实施例提供一种基于中介层的封装的制作方法，该制作方法包括以下步骤：S1：形成载板；S2：添加剥离胶至所述载板的一侧；S3：在所述剥离胶上制备再分布导线层，包括：在所述剥离胶上依次形成种子导电层和介电层，所述导电层和介电层上设有电路图案；S4：填充电镀材料至所述介电层的空隙，形成导电连接层；S5：重复S3和S4，用于制备多层的再分布导线层；S6：将至少一个芯片通过倒装工艺连接于所述再分布导线层上；S7：通过塑模对所述芯片进行塑封压模和/或底部填充，用于包裹所述芯片与再分布导线层的连接；S8：去除载板并设置焊点，形成具有中介层的封装。
可选的，所述载板的材质为硅或玻璃；所述电镀材料为铜。
可选的，所述种子导电层为具有粘合性或导电性的金属。
可选的，所述介电层的材料为有机光感型材料或低介电系数材料；所述有机光感型材料为聚酰亚胺、环丁烯树脂中的至少一种；所述低介电系数材料包括氧化硅和氮氧化硅中的至少一种。
可选的，所述剥离胶为临时键合胶，剥离方式为光照剥离和/或加热剥离。
可选的，所述芯片和中介层通过倒片贴装方式连接。
另一方面，本发明提供一种基于中介层的封装，该封装至少包括：中介层和至少一个芯片；所述中介层至少包括再分布导线层和金属穿孔；所述芯片设于所述再分布导线层的一侧，所述芯片通过倒装工艺与再分布导线层的连接，通过塑模对所述芯片进行塑封压模和/或底部填充；所述再分布导线层的线宽小于5微米；所述芯片的引脚通过所述中介层引出。
可选的，所述中介层中设有金属穿孔和导线，用于所述芯片的连接；所述穿孔的尺寸小于30微米；所述穿孔的方式为激光打孔和光刻加刻蚀开孔中的至少一种；所述穿孔的材料为金属。
可选的，所述中介层的厚度范围为20-200微米。
可选的，所述芯片和中介层通过倒装片贴方式连接。
可选的，所述塑模的材质为有填充剂的树脂和/或高分子有机聚合物。
可选的，所述再分布导线层包括导电层和介电层；所述导电层和介电层上均设有电路图案。
可选的，所述介电层的材料为有机物和/或无机物，所述无机物为低介电系数的无机物，所述有机物的种类为塑模材料、有填充料剂的树脂中的至少一种。
本发明的基于中介层的封装的制作方法包括以下步骤：S1：形成载板；S2：添加剥离胶至所述载板的一侧；S3：在所述剥离胶上制备再分布导线层，包括：在所述剥离胶上依次形成种子导电层和介电层，所述导电层和介电层上设有电路图案；S4：填充电镀材料至所述介电层的空隙，形成导电连接层；S5：重复S3和S4，用于制备多层的再分布导线层；S6：将至少一个芯片通过倒装工艺连接于所述再分布导线层上；S7：通过塑模对所述芯片进行塑封压模或底部填充，用于包裹所述芯片与再分布导线层的连接；S8：去除载板并设置焊点，形成具有中介层的封装。该制作方法可以单独的制作中介层，任何再分布导线层的不良都不会损失芯片，可以大大减少芯片的损耗；而且使用贴片连接芯片到再分布导线层，可以灵活的连接不同功能的芯片，不同工艺的芯片，不会受到晶元厂的工艺限制，提高了芯片封装的灵活设计。
本发明实施例的其它特征和优点将在随后的具体实施方式部分予以详细说明。
附图说明
附图是用来提供对本发明实施例的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本发明实施例，但并不构成对本发明实施例的限制。在附图中：
图1-2是本发明的一种基于中介层的封装的制作方法的流程示意图。
具体实施方式
以下结合附图对本发明实施例的具体实施方式进行详细说明。应当理解的是，此处所描述的具体实施方式仅用于说明和解释本发明实施例，并不用于限制本发明实施例。
图1-2是本发明的一种基于中介层的封装的制作方法的流程示意图，如图1和2所示，步骤S1为形成载板。所述载板的材质为硅或玻璃。
步骤S2为添加剥离胶至所述载板的一侧。所述剥离胶为临时键合胶，剥离方式为光照剥离和/或加热剥离。本发明优选使用旋转涂布，喷射方式，贴膜的至少一种在载板的一面涂布可剥离的胶，所述剥离胶在高温或激光下键合会失效而被剥离。
步骤S3为在所述剥离胶上制备再分布导线层，包括：在所述剥离胶上依次形成种子导电层和介电层，所述导电层和介电层上设有电路图案。所述介电层为有机介电层或低介电系数的无机材料中的至少一种。所述再分布导线层设于再分配层（RDLRedistribution Layer），所述再分布导线层用于实现封装各个部分之间的电学连接，属于金属材料。
按照一种具体的实施方式，在所述剥离胶上物理沉积种子导电层，及涂布或沉积介电层，所述种子导电层为具有粘合性或导电性的金属。所述介电层的材料为有机光感型材料或低介电系数材料；所述有机光感型材料为聚酰亚胺、环丁烯树脂中的至少一种，或其他具有良好介电性能的低介电系数的材料；所述低介电系数材料包括氧化硅和氮氧化硅中的至少一种。所述介电层上设置的电路图形由电路设计决定，其制备工艺优选光刻工艺。
步骤S4为填充电镀材料至所述介电层的空隙，形成导电连接层。所述电镀材料优选为铜。所述空隙为所述电路图案中的空隙。按照一种优选的实施方式，利用所述电镀材料制备电路导电连接层，优选的，所述电镀材料为铜。电镀过程中，如果所述电镀材料的表面起伏过大，可以通过对其进行化学机械抛光来去除起伏，提高下一步光刻的精度。
步骤S5为重复S3和S4，用于制备多层的再分布导线层。具体的，通过刻蚀工艺去除多余的种子导电层，用于制备多层的再分布导线层。
步骤S6为将至少一个芯片通过倒装工艺连接于所述再分布导线层上。所述芯片和中介层通过倒片贴装方式连接，现有倒片贴装工艺成熟，可以避免良品芯片的损失。图2中为两个芯片（Die1为芯片1；Die2为芯片2）设于所述再分布导线层上，还可以设置多个芯片。该发明通过采用倒装工艺，提高了的中介层的制造良率，减少了损耗，降低了制作成本。
步骤S7为通过塑模对所述芯片进行压模和/或底部填充，用于包裹所述芯片与中介层的连接。所述塑模的材质为有填充剂的树脂或高分子有机聚合物，填充剂为无机氧化物，如氧化硅，氧化铝等。
步骤S8为去除载板并设置焊点，形成具有中介层的封装。
所述制作方法可以单独的制作中介层，任何再分布导线层的不良都不会损失芯片，可以大大减少芯片的损耗；而且使用贴片连接芯片到再分布导线层，可以灵活的连接不同功能的芯片，不同工艺的芯片，不会受到晶元厂的工艺限制，使用晶元的后端制备工艺，提高了芯片封装的灵活设计，节约了成本。
其中中介层的制作方法利用有机复合材料制作中介层，使得在金属穿孔的设计上不受到打孔技术的限制；且有机复合材料包括较多的材料类型，容易找到和芯片的热胀系数比较接近的材料来减少芯片的应力；且该制作方法也可以利用面板制造工艺，大大降低了制作成本。
另一方面，本发明还提供一种基于中介层的封装，该封装至少包括：中介层和至少一个芯片；所述中介层至少包括再分布导线层和金属穿孔；所述芯片设于所述再分布导线层的一侧，所述芯片与中介层连接有塑模或底部填充，具体的，所述芯片通过倒装工艺与再分布导线层的连接，通过塑模对所述芯片进行塑封压模和/或底部填充；所述再分布导线层的线宽小于5微米；所述芯片的引脚通过所述中介层引出。
按照一种具体的实施方式，所述中介层中设有穿孔，所述穿孔为导电金属，用于所述芯片的连接；所述穿孔的尺寸小于30微米；所述穿孔的方式为激光打孔和光刻加刻蚀开孔中的至少一种；所述穿孔的材料为金属。所述中介层的厚度范围为20-200微米。所述芯片和中介层通过倒片贴装方式连接。所述再分布导线层包括导电层和介电层；所述导电层和介电层上均设有电路图案。所述塑模的材质为有填充剂的树脂或高分子有机聚合物，填充剂为无机氧化物，如氧化硅，氧化铝等，所述介电层的材料为有机物和/或无机物，所述无机物为低介电系数的无机物，所述有机物的种类为塑模材料、有填充料剂的树脂中的至少一种。
本发明的基于中介层的封装的制作方法包括以下步骤：S1：形成载板；S2：添加剥离胶至所述载板的一侧；S3：在所述剥离胶上制备再分布导线层，包括：在所述剥离胶上依次形成种子导电层和介电层，所述导电层和介电层上设有电路图案；S4：填充电镀材料至所述介电层的空隙，形成导电连接层；S5：重复S3和S4，用于制备多层的再分布导线层；S6：将至少一个芯片通过倒装工艺连接于所述再分布导线层上；S7：通过塑模对所述芯片进行压模和/或底部填充，用于包裹所述芯片与中介层的连接；S8：去除载板并设置焊点，形成具有中介层的封装。该制作方法可以单独的制作中介层，任何再分布导线层的不良都不会损失芯片，可以大大减少芯片的损耗；而且使用贴片连接芯片到再分布导线层，可以灵活的连接不同功能的芯片，不同工艺的芯片，不会受到晶元厂的工艺限制，提高了芯片封装的灵活设计。
以上结合附图详细描述了本发明实施例的可选实施方式，但是，本发明实施例并不限于上述实施方式中的具体细节，在本发明实施例的技术构思范围内，可以对本发明实施例的技术方案进行多种简单变型，这些简单变型均属于本发明实施例的保护范围。
另外需要说明的是，在上述具体实施方式中所描述的各个具体技术特征，在不矛盾的情况下，可以通过任何合适的方式进行组合。为了避免不必要的重复，本发明实施例对各种可能的组合方式不再另行说明。
还需要说明的是，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、商品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、商品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括要素的过程、方法、商品或者设备中还存在另外的相同要素。
以上仅为本申请的实施例而已，并不用于限制本申请。对于本领域技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原理之内所作的任何修改、等同替换、改进等，均应包含在本申请的权利要求范围之内。

Claims (13)

1.一种基于中介层的封装的制作方法，其特征在于，该制作方法包括以下步骤：
S1：形成载板；
S2：添加剥离胶至所述载板的一侧；
S3：在所述剥离胶上制备再分布导线层，包括：在所述剥离胶上依次形成种子导电层和介电层，所述导电层和介电层上设有电路图案；
S4：填充电镀材料至所述介电层的空隙，形成导电连接层；
S5：重复S3和S4，用于制备多层的再分布导线层；
S6：将至少一个芯片通过倒装工艺连接于所述再分布导线层上；
S7：通过塑模对所述芯片进行塑封压模和/或底部填充，用于包裹所述芯片与再分布导线层的连接；
S8：去除载板并设置焊点，形成具有中介层的封装。
2.根据权利要求1所述的方法，其特征在于，
所述载板的材质为硅或玻璃；
所述电镀材料为铜。
3.根据权利要求1所述的方法，其特征在于，
所述种子导电层为具有粘合性或导电性的金属。
4.根据权利要求1所述的方法，其特征在于，
所述介电层的材料为有机光感型材料或低介电系数材料；
所述有机光感型材料为聚酰亚胺、环丁烯树脂中的至少一种；
所述低介电系数材料包括氧化硅和氮氧化硅中的至少一种。
5.根据权利要求1所述的方法，其特征在于，
所述剥离胶为临时键合胶，剥离方式为光照剥离和/或加热剥离。
6.根据权利要求1所述的方法，其特征在于，
所述芯片和中介层通过倒片贴装方式连接。
7.一种基于中介层的封装，其特征在于，该封装至少包括：
中介层和至少一个芯片；
所述中介层至少包括再分布导线层和金属穿孔；
所述芯片设于所述再分布导线层的一侧，所述芯片通过倒装工艺与再分布导线层连接，通过塑模对所述芯片进行塑封压模和/或底部填充；
所述再分布导线层的线宽小于5微米；
所述芯片的引脚通过所述中介层引出。
8.根据权利要求7所述的封装，其特征在于，
所述中介层中设有金属穿孔和导线，用于所述芯片的连接；
所述穿孔的尺寸小于30微米；
所述穿孔的方式为激光打孔和光刻加刻蚀开孔中的至少一种；
所述穿孔的材料为金属。
9.根据权利要求7所述的封装，其特征在于，
所述中介层的厚度范围为20-200微米。
10.根据权利要求7所述的封装，其特征在于，
所述芯片和中介层通过倒片贴装方式连接。
11.根据权利要求7所述的封装，其特征在于，
所述塑模的材质为有填充剂的树脂和/或高分子有机聚合物；所述填充剂为无机氧化物。
12.根据权利要求7所述的封装，其特征在于，
所述再分布导线层包括导电层和介电层；
所述导电层和介电层上均设有电路图案。
13.根据权利要求12所述的封装，其特征在于，
所述介电层的材料为有机物和/或无机物，所述无机物为低介电系数的无机物，所述有机物的种类为塑模材料、有填充剂的树脂中的至少一种。
CN202211258121.7A 2022-10-14 2022-10-14 一种基于中介层的封装及制作方法 Pending CN115332088A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211258121.7A CN115332088A (zh) 2022-10-14 2022-10-14 一种基于中介层的封装及制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211258121.7A CN115332088A (zh) 2022-10-14 2022-10-14 一种基于中介层的封装及制作方法

Publications (1)

Publication Number Publication Date
CN115332088A true CN115332088A (zh) 2022-11-11

Family

ID=83914791

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211258121.7A Pending CN115332088A (zh) 2022-10-14 2022-10-14 一种基于中介层的封装及制作方法

Country Status (1)

Country Link
CN (1) CN115332088A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116092949A (zh) * 2023-04-10 2023-05-09 北京华封集芯电子有限公司 一种制作中介层的方法、中介层及芯片封装

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110204505A1 (en) * 2010-02-23 2011-08-25 Stats Chippac, Ltd. Semiconductor Device and Method of Forming TMV and TSV in WLCSP Using Same Carrier
CN103000593A (zh) * 2011-09-09 2013-03-27 台湾积体电路制造股份有限公司 用于半导体器件的封装方法和结构
CN105225965A (zh) * 2015-11-03 2016-01-06 中芯长电半导体（江阴）有限公司 一种扇出型封装结构及其制作方法
CN107611101A (zh) * 2017-10-12 2018-01-19 中芯长电半导体（江阴）有限公司 一种水冷型扇出封装结构及其制作方法
CN114256164A (zh) * 2020-09-23 2022-03-29 日月光半导体制造股份有限公司 半导体封装结构

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110204505A1 (en) * 2010-02-23 2011-08-25 Stats Chippac, Ltd. Semiconductor Device and Method of Forming TMV and TSV in WLCSP Using Same Carrier
CN103000593A (zh) * 2011-09-09 2013-03-27 台湾积体电路制造股份有限公司 用于半导体器件的封装方法和结构
CN105225965A (zh) * 2015-11-03 2016-01-06 中芯长电半导体（江阴）有限公司 一种扇出型封装结构及其制作方法
CN107611101A (zh) * 2017-10-12 2018-01-19 中芯长电半导体（江阴）有限公司 一种水冷型扇出封装结构及其制作方法
CN114256164A (zh) * 2020-09-23 2022-03-29 日月光半导体制造股份有限公司 半导体封装结构

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116092949A (zh) * 2023-04-10 2023-05-09 北京华封集芯电子有限公司 一种制作中介层的方法、中介层及芯片封装
CN116092949B (zh) * 2023-04-10 2023-06-09 北京华封集芯电子有限公司 一种制作中介层的方法、中介层及芯片封装

Similar Documents

Publication Publication Date Title
US6701614B2 (en) Method for making a build-up package of a semiconductor
US5232548A (en) Discrete fabrication of multi-layer thin film, wiring structures
US9704842B2 (en) Interposer, manufacturing method thereof, semiconductor package using the same, and method for fabricating the semiconductor package
JP2019512168A (ja) シリコン基板に埋め込まれたファンアウト型の３ｄパッケージ構造
US7791120B2 (en) Circuit device and manufacturing method thereof
CN103779235A (zh) 扇出晶圆级封装结构
TWI647790B (zh) 以聚合物部件爲主的互連體
US7936061B2 (en) Semiconductor device and method of manufacturing the same
US20130075928A1 (en) Integrated circuit and method of making
CN113809059A (zh) 衬底结构和其形成方法以及半导体封装结构
CN101286503A (zh) 具有多晶粒并排配置的半导体组件封装结构及其方法
CN111599702A (zh) 扇出型芯片封装结构的制作方法
CN113767468A (zh) 嵌入式半导体封装件及其制造方法
US20060110853A1 (en) Structure of embedded active components and manufacturing method thereof
JPH09505444A (ja) 接着シートを用いたマルチチップ電子パッケージモジュール
CN112289743A (zh) 一种晶圆***级扇出型封装结构及其制作方法
CN115332088A (zh) 一种基于中介层的封装及制作方法
US20230017445A1 (en) Scalable Extreme Large Size Substrate Integration
CN115966565A (zh) 一种用于叠加的封装基底、叠加型封装基底及其芯片封装结构、制备方法
CN113471160A (zh) 芯片封装结构及其制作方法
CN115706017A (zh) 一种封装机构及其制备方法
CN115332215B (zh) 一种用于芯片封装的中介层及制作方法
CN114446918A (zh) Mcm封装结构及其制作方法
CN113496981A (zh) 封装衬底和其制造方法
US20210358883A1 (en) Fan-out packaging method employing combined process

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20221111

RJ01 Rejection of invention patent application after publication