CN115296651B - 压控频率电路及相关产品 - Google Patents

Abstract

本申请实施例提供了一种压控频率电路及相关产品，所述压控频率电路通过所述时钟产生电路根据充电电流产生时钟震荡信号，所述充电电流由所述充电电流变化电路生成；再通过所述充电电流变化电路接收反馈电压，并根据反馈电压所包括的多个电压区间中当前所处的第一电压区间，控制所述多个充电电流控制单元，以调整输出至所述时钟产生电路的充电电流。这样，根据反馈电压所处的不同电压范围，采用阶段逐次增加开关频率斜率的方法，在反馈电压变化时，开关频率不会有较大的跳变。既稳定了电源***，对于准谐振控制方式的芯片，又改善了跳谷现象，电源***环路更加稳定，还能缓解变压器的噪音问题。

Description

压控频率电路及相关产品

技术领域

本申请属于电子技术领域，具体涉及一种压控频率电路及相关产品。

背景技术

电源控制芯片中，电压控制频率技术是一种通过改变电压大小来改变频率的一种方法。开关电源控制***中，输出负载和输入电压的变化通过稳压二极管TL431调节，改变光耦电流大小，从而反映到控制芯片检测FB端的电压。控制芯片根据FB端口的电压大小，通过芯片内部的压控模块改变芯片的开关频率和Ipeak值，从而达到输出稳定。

传统的设计通常是将FB端口的电压设置为很窄的一个变化范围，令开关频率有一个很大的变化范围，导致频率变化斜率太快时，VFB电压较小的变动，引起开关频率较大变化。这样可能直接导致***不稳定，特别是准谐振控制方式的芯片，引起跳谷的问题；带来电源控制***环路不稳和变压器噪音问题。

发明内容

本申请实施例提供了一种压控频率电路及相关产品，以期在反馈电压变化时，使开关频率不会有较大的跳变，稳定了电源***；改善准谐振控制方式的芯片的跳谷现象，稳定电源***环路，缓解变压器的噪音问题。

第一方面，本申请实施例提供了一种压控频率电路，其特征在于，包括时钟产生电路和充电电流变化电路，所述充电电流变化电路包括多个充电电流控制单元；

所述时钟产生电路，用于根据充电电流产生时钟震荡信号，所述充电电流由所述充电电流变化电路生成，所述时钟震荡信号的频率大小与所述充电电流的电流大小成正比；

所述充电电流变化电路，连接所述时钟产生电路，用于接收反馈电压，并根据所述反馈电压当前所处的第一电压区间，控制所述多个充电电流控制单元，以调整输出至所述时钟产生电路的所述充电电流，

其中，所述反馈电压的电压范围包括多个电压区间，所述第一电压区间为所述多个电压区间中的任一个。

第二方面，本申请实施例提供了一种控制芯片电路，所述控制芯片电路包括如第一方面所述的驱动电路。

第三方面，本申请实施例提供了一种电源适配器，所述电源适配器包括如第一方面所述的驱动电路，或者，如第二方面所述的控制芯片电路。

第四方面，本申请实施例提供了一种电子设备，所述电子设备包括如第一方面所述的压控频率电路，或者，如第二方面所述的控制芯片电路，或者，如第三方面所述的电源适配器。

可以看出，本申请实施例中，首先通过所述时钟产生电路根据充电电流产生时钟震荡信号，所述充电电流由所述充电电流变化电路生成；再通过所述充电电流变化电路接收反馈电压，并根据反馈电压所包括的多个电压区间中当前所处的第一电压区间，控制所述多个充电电流控制单元，以调整输出至所述时钟产生电路的充电电流。这样，根据反馈电压所处的不同电压范围，采用阶段逐次增加开关频率斜率的方法，在反馈电压变化时，开关频率不会有较大的跳变。既稳定了电源***，对于准谐振控制方式的芯片，又改善了跳谷现象，电源***环路更加稳定，还能缓解变压器的噪音问题。

附图说明

为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1a是传统压控频率电路的电路示意图；

图1b是传统压控频率电路中反馈电压VFB与充电电流的对照图；

图1c是传统压控频率电路中反馈电压VFB与开关频率的对照图；

图2a是本申请实施例提供的一种NMOS管的结构示意图；

图2b是本申请实施例提供的一种PMOS管的结构示意图；

图3是本申请实施例提供的一种压控频率电路的结构示意图；

图4是本申请实施例提供的充电电流控制单元的电路图；

图5是本申请实施例提供的反馈电压VFB与充电电流ICARCE1的对照图；

图6是本申请实施例提供的反馈电压VFB与开关频率Fre-CLK1的对照图；

图7是本申请实施例提供的反馈电压VFB与时钟频率FCLK1的对照图；

图8是本申请实施例提供的另一种充电电流变化电路的电路图；

图9是本申请实施例提供的时钟产生电路的电路图。

具体实施方式

为了使本技术领域的人员更好地理解本申请方案，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

本申请的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别不同对象，而不是用于描述特定顺序。此外，术语“包括”和“具有”以及它们任何变形，意图在于覆盖不排他的包含。例如包含了一系列步骤或单元的过程、方法、***、产品或设备没有限定于已列出的步骤或单元，而是可选地还包括没有列出的步骤或单元，或可选地还包括对于这些过程、方法、***、产品或设备固有的其他步骤或单元。

在本文中提及“实施例”意味着，结合实施例描述的特定特征、结构或特性可以包含在本申请的至少一个实施例中。在说明书中的各个位置出现该短语并不一定均是指相同的实施例，也不是与其它实施例互斥的独立的或备选的实施例。本领域技术人员显式地和隐式地理解的是，本文所描述的实施例可以与其它实施例相结合。

如图1a所示，图1a是传统压控频率电路的电路示意图。运放A1和A2构成一个减法器，当VFB<Vref0时，运放A2把V1点电压钳位到VFB。运放A1钳位V2点电压为Vref0。电流I=(Vref0-VFB)/R1。通过镜像管P2产生镜像电流IK=I*K，同时此镜像电流通过NMOS管N7和N8后，产生的镜像电流为IR=I*K*R。P管P12和P11构成电流镜。IS=S*IREF0(其中，IREF0为基准偏置电流)。充电电流ICHARGE0=IS-IR,即ICHARGE0=S*IREF0-{(Vref0-VFB)*K*R/R1}。充电电流的大小随着VFB电压的增大而线性增加。同理，压控频率Fre_clk=ICHARGE0/(C1*Vref5)随着VFB电压增大而线性增加。

如图1b所示，图1b是传统压控频率电路中反馈电压VFB与充电电流的对照图。由图1b可知，充电电流ICARGE0与反馈电压VFB成正比，当反馈电压VFB变化速率较快时，充电电流ICARGE0会快速跳变。

如图1c所述，图1c是传统压控频率电路中反馈电压VFB与开关频率的对照图。由图1c可知，开关频率Frequency与反馈电压VFB成正比，当反馈电压VFB变化速率较快时，开关频率Frequency会快速跳变。

电容C1、比较器A3、反向器INV1、反向器INV2和电容C12构成一个OSC电路，其具体工作原理如图1a所示：

（1）初始时C1电容电压为“0”，比较器A3的输出端为0，因此VCLK=0，开关管N0关闭，充电电流ICHARGE0开始给电容C1充电；

（2）在C1电容充电过程中，当V3>Vref5时，比较器A3输出信号发生翻转，通过由反向器INV1,C12产生的延迟TDELAY后，VCLK=1，开关管N0导通，电容C1放电；

（3）当V3<Vref5时，A3再次翻转，输出信号VCLK=0，开关管N0关闭，充电电流ICHARGE0开始给电容CT充电，V3增加；

（4）重复（2）动作。

可以看出，传统的设计通常是将FB端口的电压设置为很窄的一个变化范围，令开关频率有一个很大的变化范围，导致频率变化斜率太快时，VFB电压较小的变动，引起开关频率较大变化。这样可能直接导致***不稳定，特别是准谐振控制方式的芯片，引起跳谷的问题；带来电源控制***环路不稳和变压器噪音问题。

为解决上述问题，本申请实施例提供了一种压控频率电路，所述压控频率电路包括时钟产生电路和充电电流变化电路，所述充电电流变化电路包括多个充电电流控制单元。该压控频率电路可以应用于在反馈电压变化时，使开关频率降低电压跳变的场景中。可以通过所述时钟产生电路根据充电电流产生时钟震荡信号，所述充电电流由所述充电电流变化电路生成；再通过所述充电电流变化电路接收反馈电压，并根据反馈电压所包括的多个电压区间中当前所处的第一电压区间，控制所述多个充电电流控制单元，以调整输出至所述时钟产生电路的充电电流。本方案可以适用于多种场景，包括但不限于上述提到的应用场景，例如，应用于准谐振控制方式的芯片中，改善跳谷现象；应用于变压器中，缓解变压器的噪音问题。

本申请实施例中，如图2a所示，图2a是本申请实施例提供的一种NMOS管的结构示意图。针对NMOS管，NMOS管的第一端为栅极，第二端为源极，第三端为漏极，第四端为衬底，第四端接地。如图2b所示，图2b是本申请实施例提供的一种PMOS管的结构示意图。针对PMOS管，PMOS管的第一端为栅极，第二端为源极，第三端为漏极，第四端为衬底，第四端用于接入电源，如VCC、VDD。

下面对具体的压控频率电路进行详细的介绍。

请参阅图3，图3是本申请实施例提供的一种压控频率电路30的结构示意图。所述压控频率电路30包括时钟产生电路310和充电电流变化电路320，所述充电电流变化电路320包括多个充电电流控制单元321；

所述时钟产生电路310，用于根据充电电流产生时钟震荡信号，所述充电电流由所述充电电流变化电路320生成，所述时钟震荡信号的频率大小与所述充电电流的电流大小成正比；

所述充电电流变化电路320，连接所述时钟产生电路，用于接收反馈电压，并根据反馈电压当前所处的第一电压区间，控制所述多个充电电流控制单元321，以调整输出至所述时钟产生电路310的充电电流，

其中，所述反馈电压的电压范围包括多个电压区间，所述第一电压区间为所述多个电压区间中的任一个。

具体实现中，本申请实施例将所述反馈电压的电压范围划分成多个电压区间，同时在上述充电电流变化电路320中设置多个充电电流控制单元321；所述充电电流控制单元321用于根据所述反馈电压所处的不同电压区间，进行不同变化阶段的充电电流调整，使得开关频率不会有较大的跳变。

具体的，所述充电电流在当前变化阶段中变化，当所述反馈电压的电压区间改变时，则需要经过多个充电电流控制单元321切换成与当前电压区间相对应的变化阶段，因此所述反馈电压跨电压区间变化时，电压不会突然跳变。此外，在每个变化阶段中，所述充电电流的变化速率有不相同。

可以看出，本实施例中，首先通过所述时钟产生电路310根据充电电流产生时钟震荡信号，所述充电电流由所述充电电流变化电路320生成；再通过所述充电电流变化电路320接收反馈电压，并根据反馈电压所包括的多个电压区间中当前所处的第一电压区间，控制所述多个充电电流控制单元321，以调整输出至所述时钟产生电路310的充电电流。这样，根据反馈电压所处的不同电压范围，采用阶段逐次增加开关频率斜率的方法，在反馈电压变化时，开关频率不会有较大的跳变。既稳定了电源***，对于准谐振控制方式的芯片，又改善了跳谷现象，电源***环路更加稳定，还能缓解变压器的噪音问题。

在一个可能的实施例中，请参阅图4或图8，所述充电电流变化电路还包括第一比较器A1、第一NMOS管N1、第二NMOS管N2、第一PMOS管P1、第二PMOS管P2和第一电流源IREF1；

所述第一比较器A1的正相输入端接入所述反馈电压，所述第一比较器A1的反相输入端连接所述第一比较器A1的输出端和所述多个充电电流控制单元321以控制所述多个充电电流控制单元321调整输出至所述时钟产生电路的充电电流；

所述第一NMOS管N1的漏极连接所述第一NMOS管N1的栅极和所述第二NMOS管N2的栅极，所述第一NMOS管N1的源极和所述第二NMOS管N2的源极均接地；所述第二NMOS管N2的漏极连接所述第一PMOS管P1的漏极和所述时钟产生电路；所述第一PMOS管P1的栅极连接所述第二PMOS管P2的栅极、所述第二PMOS管P2的漏极和所述第一电流源IREF1的输入端；所述第一PMOS管P1的源极、第二PMOS管P2的源极和所述多个充电电流控制单元321均连接第一电源VCC，所述第一电流源IREF1的输出端接地。

具体实现中，所述第一PMOS管P1和所述第二PMOS管P2用于生成初始充电电流。所述第一比较器A1接收并输出所述反馈电压，配合所述多个充电电流变化电路进行电路不同变化阶段的切换，进而调整所述第一NMOS管N1和所述第二NMOS管N2的导通状态，得到相应的调整电流；最终由所述初始充电电流减去所述调整电流，得到充电电流。因此，当所述调整电流为零时，所述充电电流最大，等于所述初始充电电流；当所述调整电流等于所述初始充电电流时，所述充电电流最小，等于零。

可以看出，本实施例中，通过充电电流变化电路内部器件和单元的配合，实现了对所述充电电流的阶段性控制。

下面对单个充电电流控制单元321的具体电路进行介绍。

在一个可能的实施例中，请参阅继续图4，图4是本申请实施例提供的充电电流控制单元321的电路图。所述充电电流控制单元321包括第三PMOS管P3、第四PMOS管P4、第三NMOS管N3、第一电阻R1和第二比较器A2；

所述第三PMOS管P3的源极和所述第四PMOS管P4的源极均连接所述第一电源VCC、所述第一PMOS管的源极和所述第二PMOS管的源极；

所述第三PMOS管P3的栅极连接所述第四PMOS管P4的栅极、所述第三PMOS管P3的漏极和所述第三NMOS管N3的漏极；

所述第四PMOS管P4的漏极连接所述第一NMOS管的漏极和所述第一NMOS管的栅极；

所述三NMOS管的栅极连接所述第二比较器A2的输出端，所述第三NMOS管N3的源极连接所述第二比较器A2的反相输入端和所述第一电阻R1的一端；

所述第二比较器A2的正相输入端接入第一基准电压；

所述第一电阻R1的另一端连接所述第一比较器的输出端和所述第一比较器的反相输入端。

可以理解的是，第三PMOS管P3、第四PMOS管P4、第三NMOS管N3、第一电阻R1和第二比较器A2可以是任意充电电流控制单元321中的器件；所述第一基准电压可以是任意充电电流控制单元321中的基准电压。

具体实现中，所述第三PMOS管P3和所述第四PMOS管P4构成电流镜。所述第二比较器A2中的第一基准电压与所述第一比较器输出的反馈电压进行比较，若所述反馈电压小于所述第一基准电压，则启动所述第三NMOS管N3，进而使所述第三PMOS管P3和所述第四PMOS管P4构成的电流镜开始工作，从所述第四PMOS管P4中所输出的驱动电流是所述第三PMOS管P3的电流的K倍，即K*I1。进而，通过所述驱动电流调整所述第一NMOS管和所述第二NMOS管的导通状态，得到相应的所述调整电流。最终根据所述调整电流调整所述充电电流的大小。

可以看出，本实施例中，所述充电电流控制单元321通过基准电压与反馈电压进行比较，在反馈电压大于基准电压时将本充电电流控制单元321启动，加入对充电电流的调整工作中。

请参阅图5，图5是本申请实施例提供的反馈电压VFB与充电电流ICARCE1的对照图。从图中可以看出，随着所述反馈电压VFB的增加，所述充电电流ICARCE1增加。

请参阅图6，图6是本申请实施例提供的反馈电压VFB与开关频率Fre-CLK1的对照图。从图中可以看出，随着所述反馈电压VFB的增加，所述开关频率Fre-CLK1增加。

请参阅图7，图7是本申请实施例提供的反馈电压VFB与时钟频率FCLK1的对照图。从图中可以看出，随着所述反馈电压VFB的增加，所述时钟频率FCLK1增加。

请参阅图8和图9，下面通过三个频率变化阶段的方案对本申请的方案进行说明。

在一个可能的实施例中，图8是本申请实施例提供的另一种充电电流变化电路的电路图。所述充电电流变化电路包括第一充电电流控制单元、第二充电电流控制单元和第三充电电流控制单元；

所述第一充电电流控制单元包括第五PMOS管P5、第六PMOS管P6、第五NMOS管N5、第四比较器A4和第二电阻R2；

所述第二充电电流控制单元包括第七PMOS管P7、第八PMOS管P8、第六NMOS管N6、第五比较器A5和第三电阻R3；

所述第三充电电流控制单元包括第九PMOS管P9、第十PMOS管P10、第七NMOS管N7、第六比较器A6和第四电阻R4；

所述第五PMOS管P5的源极连接所述第六PMOS管P6的源极、所述第七PMOS管P7的源极、所述第八PMOS管P8的源极、所述第九PMOS管P9的源极、所述第十PMOS管P10的源极、所述第一电源VCC、所述第一PMOS管的源极和所述第二PMOS管的源极；

所述第五PMOS管P5的栅极连接所述第六PMOS管P6的栅极、所述第五PMOS管P5的漏极和所述第五NMOS管N5的漏极；所述第六PMOS管P6的漏极连接所述第八PMOS管P8的漏极、所述第十PMOS管P10的漏极、所述第一NMOS管的漏极、所述第一NMOS管的栅极和所述第二NMOS管的栅极；

所述第五NMOS管的栅极连接所述第四比较器A4的输出端，所述第五NMOS管N5的源极连接所述第四比较器A4的反相输入端和所述第二电阻R2的一端；所述第四比较器A4的正相输入端接入第三基准电压Vref3；所述第二电阻R2的另一端连接所述第三电阻R3的一端、所述第四电阻R4的一端、所述第一比较器的输出端和所述第一比较器的反相输入端；

所述第七PMOS管P7的栅极连接所述第八PMOS管P8的栅极、所述第七PMOS管P7的漏极和所述第六NMOS管N6的漏极；所述第六NMOS管N6的栅极连接所述第五比较器A5的输出端，所述第六NMOS管N6的源极连接所述第五比较器A5的反相输入端和所述第三电阻R3的另一端；所述第五比较器A5的正相输入端接入第四基准电压Vref4；

所述第九PMOS管P9的栅极连接所述第十PMOS管P10的栅极、所述第九PMOS管P9的漏极和所述第七NMOS管N7的漏极；所述第七NMOS管N7的栅极连接所述第六比较器A6的输出端，所述第七NMOS管N7的源极连接所述第六比较器A6的反相输入端和所述第四电阻R4的另一端；所述第六比较器A6的正相输入端接入第五基准电压Vref5。

示例的，所述第一比较器与所述第四比较器A4、第五比较器A5和第六比较器A6分别构成一个减法器。

示例的，所述第三基准电压Vref3大于所述第四基准电压Vref4，第四基准电压Vref4大于所述第五基准电压Vref5。

具体实现中，当所述反馈电压大于所述第三基准电压时，所述第四比较器A4、第五比较器A5和所述第六比较器A6均输出低电平，分别将所述第五NMOS管N5、所述第六NMOS管N6和所述第七NMOS管N7关断，使得所述第五PMOS管P5、所述第七PMOS管P7、所述第九PMOS管P9、所述第六PMOS管P6、所述第八PMOS管P8、所述第十PMOS管P10也关断、所述第一NMOS管和所述第二NMOS管均关断，所述充电电流达到最大值，即充电电流ICHRGE1=L*IREF1；时钟频率也达到最大，最大时钟频率FCLK1=（L*IREF1）*Vref4/CT1（忽略CT1和INV1间的延迟）；进而使得开关频率达到最大。

当所述反馈电压大于第四基准电压且小于第三基准电压时，所述第四比较器A4输出高电平，将所述第五NMOS管N5导通，使得所述第五PMOS管P5和所述第六PMOS管P6导通；所述第六PMOS管P6向所述第一NMOS管的漏极和栅极以及所述第二NMOS管的栅极输出的第一电流为所述第五PMOS管P5电流的K倍；所述第五PMOS管P5电流为I1=(Vref3-VFB)/R2，所述第一电流IK=K*I1=K*(Vref1-VFB)/R2；

所述第二NMOS管的第二电流为所述第一电流的J倍，即所述第二电流IJ=J* K*I1=J*K*(Vref1-VFB)/R2；

所述第一PMOS管的第三电流为所述第一电流源的L倍，所述第一电流源的电流为IREF1；所述第三电流为所述初始充电电流，即L*IREF1；

所述充电电流等于所述第三电流减去所述第二电流，即所述充电电流ICHARGE1=L*IREF1-IJ= L*IREF1-J*K*(Vref1-VFB)/R2。

当所述反馈电压大于第五基准电压且小于第四基准电压时，所述第四比较器A4和所述第五比较器A5均输出高电平，分别将所述第五NMOS管N5和所述第六NMOS管N6导通，使得所述第五PMOS管P5、第六PMOS管P6、第七PMOS管P7和第八PMOS管P8均导通；所述第六PMOS管P6向所述第一NMOS管的漏极和栅极以及所述第二NMOS管的栅极输出的第一电流为所述第五PMOS管P5电流的K倍，即所述第一电流IK=K*I1=K*(Vref1-VFB)/R2。所述第八PMOS管P8向所述第一NMOS管的漏极和栅极以及所述第二NMOS管的栅极输出的第四电流为所述第七PMOS管P7电流的N倍；所述第七PMOS管P7电流I2=(Vref4-VFB)/R2，所述第四电流IN=N*I2=N*(Vref4-VFB)/R3；

所述第二NMOS管的第二电流等于所述第一电流与所述第四电流之和的J倍，即所述第二电流IJ=J*K*(Vref3-VFB)/R2+J*N*(Vref4-VFB)/R3；

所述第一PMOS管的第三电流为所述第一电流源的L倍，即所述第三电流=L*IREF1；

所述充电电流等于所述第三电流减去所述第二电流，即所述充电电流ICHARGE1=L*IREF1-J*K*(Vref3-VFB)-J*N*(Vref4-VFB)/R3。

当所述反馈电压小于所述第五基准电压时，所述第四比较器A4、所述第五比较器A5和所述第六比较器A6均输出高电平，分别将所述第五NMOS管N5、所述第六NMOS管N6和第七NMOS管N7导通，使得所述第五PMOS管P5、第六PMOS管P6、第七PMOS管P7、第八PMOS管P8、第九PMOS管P9和第十PMOS管P10均导通；所述第六PMOS管P6向所述第一NMOS管的漏极和栅极以及所述第二NMOS管的栅极输出的第一电流为所述第五PMOS管P5电流的K倍，即所述第一电流IK=K*I1=K*(Vref3-VFB)/R2；

所述第八PMOS管P8向所述第一NMOS管的漏极和栅极以及所述第二NMOS管的栅极输出的第四电流为所述第七PMOS管P7电流的N倍，IN=N*I2=N*(Vref4-VFB)/R3；

所述第十PMOS管P10向所述第一NMOS管的漏极和栅极以及所述第二NMOS管的栅极输出的第五电流为所述第九PMOS管P9电流的M倍，所述第九PMOS管P9电流IM=M*I3=M*(Vref5-VFB)/R4；

所述第二NMOS管的第二电流等于所述第一电流、所述第四电流与所述第五电流之和的J倍，即所述第二电流IJ=J*（IK+IN+IM）；

所述第一PMOS管的第三电流为所述第一电流源的L倍，即所述第三电流=L*IREF1；

所述充电电流等于所述第三电流减去所述第二电流，即所述充电电流ICHARGE1=L*IREF1- J*（IK+IN+IM）。

可以看出，本实施例中，充电电流的大小随着VFB电压的减小而分段逐渐减小。充电斜率的变化量根据VFB电压所处范围逐次变大（即：FB电压逐渐变高），开关频率变化率逐次增加，避免了开关频率跳变过大，导致***不稳定，产生噪音的问题。

在一个可能的实施例中，图9是本申请实施例提供的时钟产生电路的电路图。所述时钟产生电路包括第一电容CT1、第二电容CT2、第一反向器INV1、第二反向器INV2、第四NMOS管N4和第三比较器A3；

所述第三比较器A3的正相输入端连接所述第四NMOS管N4的漏极、所述第一电容CT1的一端、所述第二NMOS管的漏极和所述第一PMOS管的漏极连接；所述第三比较器A3的反相输入端接入第二基准电压；

所述第三比较器A3的输出端连接所述第一反向器INV1的输入端；所述第一反向器INV1的输出端连接所述第二反向器INV2的输入端和所述第二电容CT2的一端；所述第二反向器INV2的输出端输出所述时钟震荡信号、并连接所述第四NMOS管N4的栅极；

所述第二电容CT2的另一端、所述第四NMOS管N4的源极和所述第一电容CT1的另一端均接地。

具体实现中，在初始时刻时，所述第一电容CT1的电压为零，所述第三比较器A3的输出为低电平，使得所述第二反向器INV2的输出为低电平，所述第四NMOS管N4关断，所述充电电流开始为所述第一电容CT1充电；

在所述充电电流为所述第一电容CT1充电过程中，若且所述第一电容CT1的电压大于所述第二基准电压时，所述第三比较器A3输出为高电平，使得所述第二反向器INV2输出为高电平，所述第四NMOS管N4导通，所述第一电容CT1开始放电；

当所述第一电容CT1的电压小于所述第二基准电压时，所述第三比较器A3的输出为低电平，使得所述第二反向器INV2的输出为低电平，所述第四NMOS管N4关断，所述充电电流开始为所述第一电容CT1充电，所述第一电容CT1电压开始升高。

具体实现中，本发明时钟产生电路的工作过程如下：

（1）初始时第一电容CT1CT的第一电容CT1电压为“0”，第三比较器A3的输出端为0，因此VCLK1=0，开关管N5关闭，充电电流ICHARGE1开始给电容C1充电；

（2）在CT电容充电过程中，当V8>Vref4时，比较器A3输出信号发生翻转，通过由反向器INV1,CT1产生的延迟TDELAY1后，VCLK1=1，开关管N5导通，电容CT放电；

（3）当V8<Vref4时，A3再次翻转，输出信号VCLK1=0，开关管N5关闭，充电电流ICHARGE1开始给电容CT充电，V8增加；

（4）重复步骤（2）的动作。

可以看出，本实施例中，通过所述充电电流的控制，所述时钟产生电路生成时钟振荡信号对外部器件进行控制。

本申请实施例提供了一种控制芯片电路，所述控制芯片电路包括上述的压控频率电路。上述压控频率电路可以应用于所述控制芯片，以将上述压控频率电路应用于相应的场景中，实现相应的功能。

本申请实施例提供了一种电源适配器，上述压控频率电路以及上述控制芯片电路均可以应用于电源适配器。

本申请实施例提供了一种电子设备，该电子设备可以包括上文所描述的压控频率电路或者芯片控制电路或者电源适配器，例如，电子设备可以为充电宝、充电器、或者任意需要使用到压控振荡器的设备。

虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，可轻易想到变化或替换，均可作各种更动与修改，包含上述不同功能、实施步骤的组合，包含软件和硬件的实施方式，均在本发明的保护范围。

Claims (10)

1.一种压控频率电路，其特征在于，包括时钟产生电路和充电电流变化电路，所述充电电流变化电路包括多个充电电流控制单元；

所述时钟产生电路，用于根据充电电流产生时钟震荡信号，所述充电电流由所述充电电流变化电路生成，所述时钟震荡信号的频率大小与所述充电电流的电流大小成正比；

所述充电电流变化电路，连接所述时钟产生电路，用于接收反馈电压，并根据所述反馈电压当前所处的第一电压区间，控制所述多个充电电流控制单元，以调整输出至所述时钟产生电路的所述充电电流，

其中，所述反馈电压的电压范围包括多个电压区间，所述第一电压区间为所述多个电压区间中的任一个；

所述充电电流在当前变化阶段中变化，当所述反馈电压的电压区间改变时，则通过所述多个充电电流控制单元切换成与当前电压区间相对应的变化阶段，以避免所述反馈电压在跨电压区间变化时开关频率突然跳变。

2.根据权利要求1所述的压控频率电路，其特征在于，所述充电电流变化电路还包括第一比较器、第一NMOS管、第二NMOS管、第一PMOS管、第二PMOS管和第一电流源；

所述第一比较器的正相输入端接入所述反馈电压，所述第一比较器的反相输入端连接所述第一比较器的输出端和所述多个充电电流控制单元以控制所述多个充电电流控制单元调整输出至所述时钟产生电路的所述充电电流；

所述第一NMOS管的漏极连接所述第一NMOS管的栅极和所述第二NMOS管的栅极，所述第一NMOS管的源极和所述第二NMOS管的源极均接地；所述第二NMOS管的漏极连接所述第一PMOS管的漏极和所述时钟产生电路；所述第一PMOS管的栅极连接所述第二PMOS管的栅极、所述第二PMOS管的漏极和所述第一电流源的输入端；所述第一PMOS管的源极、第二PMOS管的源极和所述多个充电电流控制单元均连接第一电源VCC，所述第一电流源的输出端接地。

3.根据权利要求2所述的压控频率电路，其特征在于，所述时钟产生电路包括第一电容、第二电容、第一反向器、第二反向器、第四NMOS管和第三比较器；

所述第三比较器的正相输入端连接所述第四NMOS管的漏极、所述第一电容的一端、所述第二NMOS管的漏极和所述第一PMOS管的漏极连接；所述第三比较器的反相输入端接入第二基准电压；

所述第三比较器的输出端连接所述第一反向器的输入端；所述第一反向器的输出端连接所述第二反向器的输入端和所述第二电容的一端；所述第二反向器的输出端输出所述时钟震荡信号、并连接所述第四NMOS管的栅极；

所述第二电容的另一端、所述第四NMOS管的源极和所述第一电容的另一端均接地。

4.根据权利要求2或3所述的压控频率电路，其特征在于，所述充电电流控制单元包括第三PMOS管、第四PMOS管、第三NMOS管、第一电阻和第二比较器；

所述第三PMOS管的源极和所述第四PMOS管的源极均连接所述第一电源VCC、所述第一PMOS管的源极和所述第二PMOS管的源极；

所述第三PMOS管的栅极连接所述第四PMOS管的栅极、所述第三PMOS管的漏极和所述第三NMOS管的漏极；

所述第四PMOS管的漏极连接所述第一NMOS管的漏极和所述第一NMOS管的栅极；

所述三NMOS管的栅极连接所述第二比较器的输出端，所述第三NMOS管的源极连接所述第二比较器的反相输入端和所述第一电阻的一端；

所述第二比较器的正相输入端接入第一基准电压；

所述第一电阻的另一端连接所述第一比较器的输出端和所述第一比较器的反相输入端。

5.根据权利要求3所述的压控频率电路，其特征在于，所述充电电流变化电路包括第一充电电流控制单元、第二充电电流控制单元和第三充电电流控制单元；

所述第一充电电流控制单元包括第五PMOS管、第六PMOS管、第五NMOS管、第四比较器和第二电阻；

所述第二充电电流控制单元包括第七PMOS管、第八PMOS管、第六NMOS管、第五比较器和第三电阻；

所述第三充电电流控制单元包括第九PMOS管、第十PMOS管、第七NMOS管、第六比较器和第四电阻；

所述第五PMOS管的源极连接所述第六PMOS管的源极、所述第七PMOS管的源极、所述第八PMOS管的源极、所述第九PMOS管的源极、所述第十PMOS管的源极、所述第一电源VCC、所述第一PMOS管的源极和所述第二PMOS管的源极；

所述第五PMOS管的栅极连接所述第六PMOS管的栅极、所述第五PMOS管的漏极和所述第五NMOS管的漏极；所述第六PMOS管的漏极连接所述第八PMOS管的漏极、所述第十PMOS管的漏极、所述第一NMOS管的漏极、所述第一NMOS管的栅极和所述第二NMOS管的栅极；

所述第五NMOS管的栅极连接所述第四比较器的输出端，所述第五NMOS管的源极连接所述第四比较器的反相输入端和所述第二电阻的一端；所述第四比较器的正相输入端接入第三基准电压；所述第二电阻的另一端连接所述第三电阻的一端、所述第四电阻的一端、所述第一比较器的输出端和所述第一比较器的反相输入端；

所述第七PMOS管的栅极连接所述第八PMOS管的栅极、所述第七PMOS管的漏极和所述第六NMOS管的漏极；所述第六NMOS管的栅极连接所述第五比较器的输出端，所述第六NMOS管的源极连接所述第五比较器的反相输入端和所述第三电阻的另一端；所述第五比较器的正相输入端接入第四基准电压；

所述第九PMOS管的栅极连接所述第十PMOS管的栅极、所述第九PMOS管的漏极和所述第七NMOS管的漏极；所述第七NMOS管的栅极连接所述第六比较器的输出端，所述第七NMOS管的源极连接所述第六比较器的反相输入端和所述第四电阻的另一端；所述第六比较器的正相输入端接入第五基准电压。

6.根据权利要求5所述的压控频率电路，其特征在于，

当所述反馈电压大于所述第三基准电压时，所述第四比较器、第五比较器和所述第六比较器均输出低电平，分别将所述第五NMOS管、所述第六NMOS管和所述第七NMOS管关断，使得所述第五PMOS管、所述第七PMOS管、所述第九PMOS管、所述第六PMOS管、所述第八PMOS管、所述第十PMOS管也关断、所述第一NMOS管和所述第二NMOS管均关断，所述充电电流达到最大值；

当所述反馈电压大于第四基准电压且小于第三基准电压时，所述第四比较器输出高电平，将所述第五NMOS管导通，使得所述第五PMOS管和所述第六PMOS管导通；所述第六PMOS管向所述第一NMOS管的漏极和栅极以及所述第二NMOS管的栅极输出的第一电流为所述第五PMOS管电流的K倍，所述第二NMOS管的第二电流为所述第一电流的J倍，所述第一PMOS管的第三电流为所述第一电流源的L倍，所述充电电流等于所述第三电流减去所述第二电流；

当所述反馈电压大于第五基准电压且小于第四基准电压时，所述第四比较器和所述第五比较器均输出高电平，分别将所述第五NMOS管和所述第六NMOS管导通，使得所述第五PMOS管、第六PMOS管、第七PMOS管和第八PMOS管均导通；所述第六PMOS管向所述第一NMOS管的漏极和栅极以及所述第二NMOS管的栅极输出的第一电流为所述第五PMOS管电流的K倍，所述第八PMOS管向所述第一NMOS管的漏极和栅极以及所述第二NMOS管的栅极输出的第四电流为所述第七PMOS管电流的N倍；所述第二NMOS管的第二电流等于所述第一电流与所述第四电流之和的J倍，所述第一PMOS管的第三电流为所述第一电流源的L倍，所述充电电流等于所述第三电流减去所述第二电流；

当所述反馈电压小于所述第五基准电压时，所述第四比较器、所述第五比较器和所述第六比较器均输出高电平，分别将所述第五NMOS管、所述第六NMOS管和第七NMOS管导通，使得所述第五PMOS管、第六PMOS管、第七PMOS管、第八PMOS管、第九PMOS管和第十PMOS管均导通；所述第六PMOS管向所述第一NMOS管的漏极和栅极以及所述第二NMOS管的栅极输出的第一电流为所述第五PMOS管电流的K倍，所述第八PMOS管向所述第一NMOS管的漏极和栅极以及所述第二NMOS管的栅极输出的第四电流为所述第七PMOS管电流的N倍，所述第十PMOS管向所述第一NMOS管的漏极和栅极以及所述第二NMOS管的栅极输出的第五电流为所述第九PMOS管电流的M倍；所述第二NMOS管的第二电流等于所述第一电流、所述第四电流与所述第五电流之和的J倍，所述第一PMOS管的第三电流为所述第一电流源的L倍，所述充电电流等于所述第三电流减去所述第二电流。

7.根据权利要求5所述的压控频率电路，其特征在于，

在初始时刻时，所述第一电容的电压为零，所述第三比较器的输出为低电平，使得所述第二反向器的输出为低电平，所述第四NMOS管关断，所述充电电流开始为所述第一电容充电；

在所述充电电流为所述第一电容充电过程中，当所述第一电容的电压大于所述第二基准电压时，所述第三比较器输出为高电平，使得所述第二反向器输出为高电平，所述第四NMOS管导通，所述第一电容开始放电；

当所述第一电容的电压小于所述第二基准电压时，所述第三比较器的输出为低电平，使得所述第二反向器的输出为低电平，所述第四NMOS管关断，所述充电电流开始为所述第一电容充电，所述第一电容电压开始升高。

8.一种控制芯片电路，其特征在于，所述控制芯片电路包括如权利要求1-7任一项所述的压控频率电路。

9.一种电源适配器，其特征在于，所述电源适配器包括如权利要求1-7任一项所述的压控频率电路，或者，如权利要求8所述的控制芯片电路。

10.一种电子设备，其特征在于，所述电子设备包括如权利要求1-7任一项所述的压控频率电路，或者，如权利要求8所述的控制芯片电路，或者，如权利要求9所述的电源适配器。

Images