CN115274435B - 一种凸形碳化硅mps器件及其制备方法、芯片 - Google Patents
一种凸形碳化硅mps器件及其制备方法、芯片 Download PDFInfo
- Publication number
- CN115274435B CN115274435B CN202211159045.4A CN202211159045A CN115274435B CN 115274435 B CN115274435 B CN 115274435B CN 202211159045 A CN202211159045 A CN 202211159045A CN 115274435 B CN115274435 B CN 115274435B
- Authority
- CN
- China
- Prior art keywords
- layer
- silicon nitride
- groove
- silicon
- type epitaxial
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 title claims abstract description 35
- 229910010271 silicon carbide Inorganic materials 0.000 title claims abstract description 35
- 238000002360 preparation method Methods 0.000 title claims abstract description 11
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 116
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 116
- 229910052751 metal Inorganic materials 0.000 claims abstract description 45
- 239000002184 metal Substances 0.000 claims abstract description 45
- 239000007769 metal material Substances 0.000 claims abstract description 21
- 230000000873 masking effect Effects 0.000 claims abstract description 15
- 229910045601 alloy Inorganic materials 0.000 claims abstract description 10
- 239000000956 alloy Substances 0.000 claims abstract description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 46
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 46
- 239000000463 material Substances 0.000 claims description 37
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 37
- 238000000034 method Methods 0.000 claims description 33
- 229920005591 polysilicon Polymers 0.000 claims description 25
- 238000005530 etching Methods 0.000 claims description 22
- 238000000151 deposition Methods 0.000 claims description 19
- 238000011049 filling Methods 0.000 claims description 11
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 9
- 238000000137 annealing Methods 0.000 claims description 9
- 229910052799 carbon Inorganic materials 0.000 claims description 9
- 238000004519 manufacturing process Methods 0.000 claims description 9
- 239000000758 substrate Substances 0.000 claims description 9
- 238000005468 ion implantation Methods 0.000 claims description 8
- 229910052782 aluminium Inorganic materials 0.000 claims description 7
- 150000002500 ions Chemical class 0.000 claims description 5
- 239000002019 doping agent Substances 0.000 claims description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 3
- 239000002210 silicon-based material Substances 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 12
- -1 aluminum ions Chemical class 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 238000001259 photo etching Methods 0.000 description 4
- 239000000243 solution Substances 0.000 description 3
- 230000008021 deposition Effects 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 239000012634 fragment Substances 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 238000011084 recovery Methods 0.000 description 2
- 238000010008 shearing Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000001311 chemical methods and process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000006386 neutralization reaction Methods 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本申请属于功率器件技术领域，提供了一种凸形碳化硅MPS器件及其制备方法、芯片，在N型外延层的正面形成多个凹槽之间的间距大于凹槽的宽度的第一凹槽，在第一凹槽的侧壁形成的氮化硅掩膜层的掩蔽下刻蚀N型外延层，以在N型外延层的正面形成交替设置的第二凹槽和第三凹槽，在第二凹槽内形成第一氮化硅层，并在第三凹槽的侧壁形成第二氮化硅层作为掩蔽，以在第三凹槽的底部形成P型掺杂区，然后在P型掺杂区上形成欧姆金属层，提升了器件的抗浪涌能力，在欧姆金属层、N型外延层上沉积肖特基金属材料形成肖特基合金层，使得沟槽侧壁和底部形成凹型肖特基结，通过增加肖特基结的面积降低VF，并减小了PN结之间的间距，降低了器件的漏电流。
Description
技术领域
本申请属于功率器件技术领域，尤其涉及一种凸形碳化硅MPS器件及其制备方法、芯片。
背景技术
碳化硅MPS是融合PN结及肖特基的器件，其基本元胞结构是在2个PN结之间***肖特基结构，通过2个PN结夹断电场，降低肖特基处的电场强度，结具备较低的反向恢复时间及超软的恢复特性，相比JBS器件，PN结需要额外制备欧姆接触，在正向开启时，有助于提升浪涌电流，被广泛应用在电源领域中。在碳达峰、碳中和的时代背景下，对该器件的需求越来越广泛，同时对该器件的性能提出低VF低漏电流的要求。
然而，在电流密度相同及低漏电流的情况下，可以通过增加芯片的面积降低VF，但增加了芯片成本，市场很难接受；也可以增加肖特基元胞的尺寸，虽然提升了电流密度，但漏电流随之变大；另外也可以通过剪薄技术，降低欧姆接触电阻，有利于降低VF，但容易产生碎片，不利于经济成本；也可以通过光刻及刻蚀技术使PN结注入区在1μm以下，但现阶段该器件主要在4-6寸线进行生产，光刻及刻蚀线宽达不到设计需求，如何在现有工艺条件下制备窄线宽的PN结，并提升肖特基二极管的占比，及如何制备PN结欧姆接触金属，达到有效提升碳化硅MPS器件的电流密度、降低漏电流及提升抗浪涌能力，是需要解决的一个问题。
发明内容
本申请的目的在于提供一种凸形碳化硅MPS器件及其制备方法、芯片，旨在解决目前的碳化硅MPS器件结构无法同时满足提升碳化硅MPS器件的电流密度、降低漏电流及提升抗浪涌能力的问题。
本申请实施例第一方面提供了一种凸形碳化硅MPS器件的制备方法，所述制备方法包括：
在碳化硅衬底上形成N型外延层，并在所述N型外延层上形成硬质掩膜层；其中，所述硬质掩膜层包括多个第一凹槽，且多个所述第一凹槽之间的间距大于所述第一凹槽的宽度；
在所述硬质掩膜层上沉积氮化硅材料后并进行刻蚀，以在所述第一凹槽的侧壁形成侧壁掩膜层；
去除所述硬质掩膜层形成氮化硅掩膜层，并在所述氮化硅掩膜层的掩蔽下刻蚀所述N型外延层，以在所述N型外延层的正面形成交替设置的第二凹槽和第三凹槽；其中，所述第三凹槽的宽度大于所述第二凹槽的宽度；
沉积氮化硅材料并进行刻蚀处理，以在所述第二凹槽内填充第一氮化硅层，并在所述第三凹槽的侧壁形成第二氮化硅层；
在所述氮化硅掩膜层、所述第一氮化硅层以及所述第二氮化硅层的掩蔽下，对所述N型外延层进行P型掺杂离子注入，以在所述第三凹槽的底部形成P型掺杂区；
在所述第三凹槽内填充氧化硅材料形成氧化硅层，并去除所述氮化硅掩膜层、所述第一氮化硅层以及所述第二氮化硅层；
在相邻的所述氧化硅层之间填充多晶硅材料形成多晶硅层，并去除所述氧化硅层；其中，所述多晶硅层的厚度大于所述第二凹槽和所述第三凹槽的深度；
在相邻的所述多晶硅层之间沉积欧姆金属材料，以在所述P型掺杂区上形成欧姆金属层；
去除所述多晶硅层，并在所述欧姆金属层、所述N型外延层上沉积肖特基金属材料形成肖特基合金层。
在一个实施例中，所述第一氮化硅层的宽度等于所述第二氮化硅层的宽度；
所述第一氮化硅层的厚度等于所述第二氮化硅层的厚度。
在一个实施例中，所述第三凹槽内的所述第二氮化硅层之间的距离等于所述第一氮化硅层的宽度。
在一个实施例中，所述对所述N型外延层进行P型掺杂离子注入，以在所述第三凹槽的底部形成P型掺杂区的步骤包括：
在所述氮化硅掩膜层、所述第一氮化硅层以及所述第二氮化硅层的掩蔽下，对所述N型外延层进行高温铝离子注入，以在所述第三凹槽底部的N型外延层中形成所述P型掺杂区；
在所述P型掺杂区上沉积碳膜，并进行高温退火工艺。
在一个实施例中，在所述第三凹槽内填充氧化硅材料形成氧化硅层的步骤包括：
清除所述碳膜后沉积氧化硅材料形成氧化硅层，并在无掩膜的条件下刻蚀所述氧化硅材料直至露出所述氮化硅掩膜层、所述第一氮化硅层以及所述第二氮化硅层。
在一个实施例中，所述氧化硅层刻蚀后的厚度小于所述第二氮化硅层的厚度。
在一个实施例中，所述在相邻的所述多晶硅层之间沉积欧姆金属材料，以在所述P型掺杂区上形成欧姆金属层的步骤包括：
在所述多晶硅层之间填充欧姆金属材料使其填满相邻的所述多晶硅层之间的凹槽；
对所述欧姆金属材料进行退火处理，以形成欧姆金属层，并对所述欧姆金属层进行刻蚀处理。
在一个实施例中，所述欧姆金属层的厚度小于所述第二凹槽和所述第三凹槽的深度。
本申请实施例第二方面还提供了一种凸形碳化硅MPS器件，所述凸形碳化硅MPS器件由上述任一项所述的制备方法制备。
本申请实施例第三方面还提供了一种芯片，所述芯片包括由上述任一项所述的制备方法制备的凸形碳化硅MPS器件。
本申请提供的一种凸形碳化硅MPS器件及其制备方法、芯片中，通过在N型外延层的正面形成多个凹槽之间的间距大于凹槽的宽度的第一凹槽，在第一凹槽的侧壁形成的氮化硅掩膜层的掩蔽下刻蚀N型外延层，以在N型外延层的正面形成交替设置的第二凹槽和第三凹槽，在第二凹槽内形成第一氮化硅层，并在第三凹槽的侧壁形成第二氮化硅层作为掩蔽，以在第三凹槽的底部形成P型掺杂区，然后在P型掺杂区上形成欧姆金属层，提升了器件的抗浪涌能力，在欧姆金属层、N型外延层上沉积肖特基金属材料形成肖特基合金层，使得沟槽侧壁和底部形成凹型肖特基结，通过增加肖特基结的面积降低VF，并减小了PN结之间的间距，降低了器件的漏电流。
附图说明
图1是本申请实施例提供的一种凸形碳化硅MPS器件的制备方法的流程示意图。
图2是本申请实施例提供的形成硬质掩膜层210的示意图。
图3是本申请实施例提供的形成侧壁掩膜层202的示意图。
图4是本申请实施例提供的去除硬质掩膜层202后的示意图。
图5是本申请实施例提供的刻蚀N型外延层200的示意图。
图6是本申请实施例提供的形成第一氮化硅层310和第二氮化硅层320的示意图。
图7是本申请实施例提供的形成P型掺杂区410的示意图。
图8是本申请实施例提供的形成氧化硅层510的示意图。
图9是本申请实施例提供的露出N型外延层200正面的凸起结构的示意图。
图10是本申请实施例提供的形成多晶硅层520的示意图。
图11是本申请实施例提供的去除氧化硅层510的示意图。
图12是本申请实施例提供的形成欧姆金属层530的示意图。
图13是本申请实施例提供的形成肖特基合金层540的示意图。
具体实施方式
为了使本申请的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本申请进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本申请，并不用于限定本申请。
需要说明的是，当元件被称为“固定于”或“设置于”另一个元件，它可以直接在另一个元件上或者间接在该另一个元件上。当一个元件被称为是“连接于”另一个元件，它可以是直接连接到另一个元件或间接连接至该另一个元件上。
需要理解的是，术语“长度”、“宽度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。
此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本申请的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
在电流密度相同及低漏电流的情况下，可以通过增加芯片的面积降低VF，但增加了芯片成本，市场很难接受；也可以增加肖特基元胞的尺寸，虽然提升了电流密度，但漏电流随之变大；另外也可以通过剪薄技术，降低欧姆接触电阻，有利于降低VF，但容易产生碎片，不利于经济成本；也可以通过光刻及刻蚀技术使PN结注入区在1μm以下，但现阶段该器件主要在4-6寸线进行生产，光刻及刻蚀线宽达不到设计需求，如何在现有工艺条件下制备窄线宽的PN结，并提升肖特基二极管的占比，及如何制备PN结欧姆接触金属，达到有效提升碳化硅MPS器件的电流密度、降低漏电流及提升抗浪涌能力，是需要解决的一个问题。
本申请实施例提供了一种凸形碳化硅MPS器件的制备方法，参见图1所示，本实施例中的制备方法包括步骤S100至步骤S800。
在步骤S100中，在碳化硅衬底上形成N型外延层，并在所述N型外延层上形成硬质掩膜层。
在本实施例中，参加图2所示，N型外延层200形成于碳化硅衬底100的正面，硬质掩膜层210形成于N型外延层200的表面，硬质掩膜层210包括多个第一凹槽201，且多个第一凹槽201深入至N型外延层200，硬质掩膜层210中相邻的第一凹槽201之间的间距大于第一凹槽201的宽度。
在一个具体应用实施例中，N型外延层200可以为碳化硅N型外延层，可以通过在碳化硅衬底100上外延生长得到。
具体的，在碳化硅衬底200上通过外延生长形成N型外延层200，然后在N型外延层200的表面沉积氧化硅材料形成硬质掩膜层210，并对硬质掩膜层210在1-2um的线宽下进行刻蚀处理，以在硬质掩膜层210上形成多个深入至N型外延层200的第一凹槽201。
在本实施例中，可以采用光刻胶作为掩膜版覆盖于硬质掩膜层210上，然后在1-2um的线宽下进行光刻，进行氧化硅刻蚀工艺，并在清除光刻胶后得到的氧化硅层即为硬质掩膜层210，其图案如图2所示。
在一个具体应用实施例中，第一凹槽201的凹槽宽度为1-2um。
在一个具体应用实施例中，第一凹槽201的凹槽宽度小于相邻的第一凹槽201之间的距离相等，该凹槽宽度表示第一凹槽201的左侧壁与右侧壁之间的距离，相邻的第一凹槽201之间的距离表示左侧的第一凹槽201的右侧壁与右侧的第一凹槽201的左侧壁之间的距离。
在一个具体应用实施例中，相邻的第一凹槽201之间的距离至少为第一凹槽201的凹槽宽度的两倍。
在步骤S200中，在所述硬质掩膜层上沉积氮化硅材料后并进行刻蚀，以在所述第一凹槽的侧壁形成侧壁掩膜层。
在本实施例中，结合图3所示，通过在硬质掩膜层210上沉积氮化硅材料，然后对沉积的氮化硅材料进行光刻处理直至露出硬质掩膜层，由于除硬质掩膜层210上方以及第一凹槽201底部的氮化硅材料沉积的厚度相同，可以同时去除硬质掩膜层210上方以及第一凹槽201底部所沉积的氮化硅材料，从而在第一凹槽201的侧壁形成侧壁掩膜层202。
在一个实施例中，氮化硅材料的沉积厚度为0.2-0.5um，可以通过干法刻蚀在第一凹槽201的侧壁形成氮化硅材料制备的侧壁掩膜层202。
在具体应用中，氮化硅材料的沉积厚度决定了侧壁掩膜层202的宽度，也决定了后期对N型外延层200的开孔宽度。
在步骤S300中，去除所述硬质掩膜层形成氮化硅掩膜层，并在所述氮化硅掩膜层的掩蔽下刻蚀所述N型外延层，以在所述N型外延层的正面形成交替设置的第二凹槽和第三凹槽。
在本实施例中，结合图4所示，去除硬质掩膜层202后，在N型外延层200的正面形成了由多个侧壁掩膜层202组成的氮化硅掩膜层，多个侧壁掩膜层202组成了宽度不一有序排列的碳化硅沟槽。
结合图5所示，在氮化硅掩膜层的掩蔽下刻蚀N型外延层200，可以在N型外延层200的正面形成交替设置的第二凹槽和203和第三凹槽204，第三凹槽204的宽度大于第二凹槽203的宽度。
在一个具体应用实施例中，第二凹槽203和第三凹槽204的深度相同。
在一个具体应用实施例中，第二凹槽203和第三凹槽204的深度为0.2-1um。
在一个具体应用实施例中，第二凹槽203的宽度为第三凹槽204的宽度的三分之一。
在步骤S400中，沉积氮化硅材料并进行刻蚀处理，以在所述第二凹槽内填充第一氮化硅层，并在所述第三凹槽的侧壁形成第二氮化硅层。
在本实施例中，结合图6所示，通过在碳化硅衬底100的正面方向沉积氮化硅材料，从而使其被氮化硅材料覆盖，并通过干法刻蚀工艺对沉积的氮化硅材料进行刻蚀处理直至露出侧壁掩膜层202，可以使得第二凹槽203内被第一氮化硅层310填充，第三凹槽204的侧壁形成第二氮化硅层320。
在本实施例中，氮化硅材料的沉积厚度可以完全填充第二凹槽203，即氮化硅材料的沉积厚度至少等于第二凹槽203的宽度。
在一个具体应用实施例中，第二氮化硅层320的宽度为0.3-0.5um。
在一个实施例中，第一氮化硅层310的宽度等于第二氮化硅层320的宽度；第一氮化硅层310的厚度等于第二氮化硅层320的厚度。
在一个具体应用实施例中，第三凹槽204内的第二氮化硅层320之间的距离等于第一氮化硅层310的宽度。
在步骤S500中，在所述氮化硅掩膜层、所述第一氮化硅层以及所述第二氮化硅层的掩蔽下，对所述N型外延层进行P型掺杂离子注入，以在所述第三凹槽的底部形成P型掺杂区。
在本实施例中，结合图7所示，在氮化硅掩膜层、第一氮化硅层310以及第二氮化硅层320的掩蔽下，对N型外延层200进行P型掺杂离子注入，以在第三凹槽204的底部形成P型掺杂区410。
具体的，P型掺杂区410位于第三凹槽204中，其两侧壁的第一氮化硅层310之间的底部区域，且深入至N型外延层200，与N型外延层200形成PN结。
在一个具体应用实施例中，P型掺杂区410的深度可以为0.2-1um。
在一个实施例中，步骤S500具体包括步骤S510和步骤S520。
在步骤S510中，在所述氮化硅掩膜层、所述第一氮化硅层以及所述第二氮化硅层的掩蔽下，对所述N型外延层进行高温铝离子注入，以在所述第三凹槽底部的N型外延层中形成所述P型掺杂区。
在本实施例中，P型掺杂离子可以为铝离子，通过在氮化硅掩膜层、第一氮化硅层310以及第二氮化硅层320的掩蔽下，在高温条件对N型外延层200的正面注入铝离子，将铝离子注入至N型外延层200的正面，以在N型外延层200的正面形成多个P型掺杂区410。
在步骤S520中，在所述P型掺杂区上沉积碳膜，并进行高温退火工艺。
在本实施例中，在N型外延层200的正面注入铝离子后在其形成P型掺杂区410上沉积碳膜，并进行高温退火工艺退火处理。
在一个具体应用实施例中，高温退火工艺的退火温度可以为1000-1200℃。
在步骤S600中，在所述第三凹槽内填充氧化硅材料形成氧化硅层，并去除所述氮化硅掩膜层、所述第一氮化硅层以及所述第二氮化硅层。
在本实施例中，结合图8所示，通过在第三凹槽204内填充氧化硅材料形成氧化硅层510，氧化硅层510填满于第三凹槽204中。
在一个具体应用实施例中，氧化硅层510的厚度小于第一氮化硅层310的厚度。
在一个具体应用实施例中，在所述第三凹槽内填充氧化硅材料形成氧化硅层的步骤具体包括：清除碳膜后沉积氧化硅材料形成氧化硅层510，并在无掩膜的条件下刻蚀氧化硅材料直至露出氮化硅掩膜层、第一氮化硅层310以及第二氮化硅层320。
在一个具体应用实施例中，氧化硅层510刻蚀后的厚度小于第二氮化硅层320的厚度。
结合图9所示，采用适用于氮化硅材料的化学工艺去除氮化硅掩膜层、第一氮化硅层310以及第二氮化硅层320从而露出N型外延层200正面的凸起结构，相邻的氧化硅层510之间设有两个凸起结构。
在一个具体应用实施例中，相邻的氧化硅层510之间的两个凸起结构之间的距离与氧化硅层510与其相邻的凸起结构之间的距离相等。
在步骤S700中，在相邻的所述氧化硅层之间填充多晶硅材料形成多晶硅层，并去除所述氧化硅层。
在本实施例中，结合图10所示，在相邻的氧化硅层510之前的沟槽填充多晶硅材料形成多晶硅层520，多晶硅层520的厚度大于第二凹槽和第三凹槽的深度，多晶硅层520覆盖于相邻的氧化硅层510之间的两个凸起结构上。
结合图11所示，去除氧化硅层510之后，在相邻的多晶硅层520之间形成多晶硅沟槽，P型掺杂区410位于多晶硅沟槽的底部。
在一个具体应用实施例中，P型掺杂区410的宽度小于多晶硅沟槽的宽度。
在步骤S800中，在相邻的所述多晶硅层之间沉积欧姆金属材料，以在所述P型掺杂区上形成欧姆金属层。
结合图12所示，通过在相邻的多晶硅层之间的多晶硅沟槽内填充欧姆金属材料，可以在P型掺杂区410上形成欧姆金属层530，该欧姆金属层530与P型掺杂区410之间形成欧姆接触。
在一个实施例中，P型掺杂区410上形成的欧姆金属层530厚度小于凸起结构的厚度。
在一个实施例中，步骤S800具体包括步骤S810和步骤S820。
在步骤S810中，在所述多晶硅层520之间填充欧姆金属材料使其填满相邻的多晶硅层520之间的凹槽。
在步骤S820中，对欧姆金属材料进行退火处理，以形成欧姆金属层530，并对欧姆金属层530进行刻蚀处理。
在本实施例中，欧姆金属层530覆盖于多晶硅层520上，通过金属刻蚀工艺去除多晶硅层520上方的欧姆金属材料，并只留下相邻的多晶硅层520之间的凹槽内的欧姆金属层530，刻蚀后的欧姆金属层530的厚度小于N型外延层200的正面的凸起结构的高度。
在一个实施例中，欧姆金属层530的厚度小于第二凹槽和第三凹槽的深度。
在步骤S900中，去除所述多晶硅层，并在所述欧姆金属层、所述N型外延层上沉积肖特基金属材料形成肖特基合金层。
结合图13所示，去除多晶硅层520后，N型外延层200的正面再次露出凸起结构，且相邻的欧姆金属层530之间设有与N型外延层200自成一体的两个凸起结构。
再次沉积肖特基金属材料使得肖特基材料填充于凸起结构之间的沟槽以及欧姆金属层530与凸起结构之间的沟槽内，并覆盖于凸起结构和欧姆金属层530上形成肖特基合金层540。
在本实施例中，沉积肖特基金属材料后制备成碳化硅MPS器件如图13所示，该结构制成了凹型沟槽，能够形成凹型肖特基结，增加了肖特基结的面积，可以降低器件的VF，同时降低了两PN结的间距，亦可降低漏电流，P型掺杂区同欧姆金属层之间形成欧姆接触，提升了器件的抗浪涌能力。
本申请实施例还提供了一种凸形碳化硅MPS器件，凸形碳化硅MPS器件包括碳化硅衬底100、N型外延层200、P型掺杂区410、欧姆金属层530、肖特基合金层540。
具体的，N型外延层200形成于碳化硅衬底100的正面，N型外延层200的正面包括多个凸起结构，多个凸起结构与N型外延层200一体成型，每两个凸起结构组成一个凸起结构组，每个凸起结构组中的两个凸起结构之间的距离为第一距离，相邻的凸起结构组之间的距离为第二距离，第二距离大于第一距离，且相邻的凸起结构组之间设有欧姆金属层530，欧姆金属层530底部设有深入至N型外延层200的P型掺杂区410，P型掺杂区410与N型外延层200形成PN结，肖特基合金层540覆盖于N型外延层200的正面，肖特基合金层540与N型外延层200之间形成肖特基接触，通过由多个凸起结构组成凹型沟槽，沉积肖特基金属后能够形成凹型肖特基结，增加了肖特基结的面积，可以降低器件的VF，同时降低了两PN结的间距，亦可降低漏电流，P型掺杂区同欧姆金属层之间形成欧姆接触，提升了器件的抗浪涌能力。
在一个实施例中，第二距离为第一距离的3倍，欧姆金属层530的宽度为第一距离。
在一个实施例中，P型掺杂区410的深度可以为0.2-1um。
在一个实施例中，P型掺杂区410中的P型掺杂离子可以为铝离子。
在一个实施例中，欧姆金属层530的厚度小于N型外延层200的正面的凸起结构的高度。
本申请实施例还提供了一种凸形碳化硅MPS器件，所述凸形碳化硅MPS器件由上述任一项所述的制备方法制备。
本申请实施例还提供了一种芯片，所述芯片包括由上述任一项所述的制备方法制备的凸形碳化硅MPS器件。
本申请提供的一种凸形碳化硅MPS器件及其制备方法、芯片中，通过在N型外延层的正面形成多个凹槽之间的间距大于凹槽的宽度的第一凹槽，在第一凹槽的侧壁形成的氮化硅掩膜层的掩蔽下刻蚀N型外延层，以在N型外延层的正面形成交替设置的第二凹槽和第三凹槽，在第二凹槽内形成第一氮化硅层，并在第三凹槽的侧壁形成第二氮化硅层作为掩蔽，以在第三凹槽的底部形成P型掺杂区，然后在P型掺杂区上形成欧姆金属层，提升了器件的抗浪涌能力，在欧姆金属层、N型外延层上沉积肖特基金属材料形成肖特基合金层，使得沟槽侧壁和底部形成凹型肖特基结，通过增加肖特基结的面积降低VF，并减小了PN结之间的间距，降低了器件的漏电流。
所属领域的技术人员可以清楚地了解到，为了描述的方便和简洁，仅以上述各掺杂区区的划分进行举例说明，实际应用中，可以根据需要而将上述功能区分配由不同的掺杂区完成，即将所述装置的内部结构划分成不同的掺杂区，以完成以上描述的全部或者部分功能。
实施例中的各掺杂区可以集成在一个功能区中，也可以是各个掺杂区单独物理存在，也可以两个或两个以上掺杂区集成在一个功能区中，上述集成的功能区既可以采用同种掺杂离子实现，也可以采用多种掺杂离子共同实现。另外，各掺杂区的具体名称也只是为了便于相互区分，并不用于限制本申请的保护范围。上述器件的制备方法中的中掺杂区的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。
以上所述实施例仅用以说明本申请的技术方案，而非对其限制；尽管参照前述实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的精神和范围，均应包含在本申请的保护范围之内。
Claims (10)
1.一种凸形碳化硅MPS器件的制备方法，其特征在于，所述制备方法包括：
在碳化硅衬底上形成N型外延层，并在所述N型外延层上形成硬质掩膜层；其中，所述硬质掩膜层包括多个第一凹槽，且多个所述第一凹槽之间的间距大于所述第一凹槽的宽度；
在所述硬质掩膜层上沉积氮化硅材料后并进行刻蚀，以在所述第一凹槽的侧壁形成侧壁掩膜层；
去除所述硬质掩膜层形成氮化硅掩膜层，并在所述氮化硅掩膜层的掩蔽下刻蚀所述N型外延层，以在所述N型外延层的正面形成交替设置的第二凹槽和第三凹槽；其中，所述第三凹槽的宽度大于所述第二凹槽的宽度；
沉积氮化硅材料并进行刻蚀处理，以在所述第二凹槽内填充第一氮化硅层，并在所述第三凹槽的侧壁形成第二氮化硅层；
在所述氮化硅掩膜层、所述第一氮化硅层以及所述第二氮化硅层的掩蔽下，对所述N型外延层进行P型掺杂离子注入，以在所述第三凹槽的底部形成P型掺杂区；
在所述第三凹槽内填充氧化硅材料形成氧化硅层，并去除所述氮化硅掩膜层、所述第一氮化硅层以及所述第二氮化硅层；
在相邻的所述氧化硅层之间填充多晶硅材料形成多晶硅层，并去除所述氧化硅层；其中，所述多晶硅层的厚度大于所述第二凹槽和所述第三凹槽的深度；
在相邻的所述多晶硅层之间沉积欧姆金属材料，以在所述P型掺杂区上形成欧姆金属层；所述欧姆金属层的厚度小于所述第二凹槽和所述第三凹槽的深度；
去除所述多晶硅层，并在所述欧姆金属层、所述N型外延层上沉积肖特基金属材料形成肖特基合金层。
2.如权利要求1所述的制备方法，其特征在于，所述第一氮化硅层的宽度等于所述第二氮化硅层的宽度；
所述第一氮化硅层的厚度等于所述第二氮化硅层的厚度。
3.如权利要求2所述的制备方法，其特征在于，所述第三凹槽内的所述第二氮化硅层之间的距离等于所述第一氮化硅层的宽度。
4.如权利要求1所述的制备方法，其特征在于，所述对所述N型外延层进行P型掺杂离子注入，以在所述第三凹槽的底部形成P型掺杂区的步骤包括：
在所述氮化硅掩膜层、所述第一氮化硅层以及所述第二氮化硅层的掩蔽下，对所述N型外延层进行高温铝离子注入，以在所述第三凹槽底部的N型外延层中形成所述P型掺杂区；
在所述P型掺杂区上沉积碳膜，并进行高温退火工艺。
5.如权利要求4所述的制备方法，其特征在于，在所述第三凹槽内填充氧化硅材料形成氧化硅层的步骤包括：
清除所述碳膜后沉积氧化硅材料形成氧化硅层，并在无掩膜的条件下刻蚀所述氧化硅材料直至露出所述氮化硅掩膜层、所述第一氮化硅层以及所述第二氮化硅层。
6.如权利要求5所述的制备方法，其特征在于，所述氧化硅层刻蚀后的厚度小于所述第二氮化硅层的厚度。
7.如权利要求1所述的制备方法，其特征在于，所述在相邻的所述多晶硅层之间沉积欧姆金属材料，以在所述P型掺杂区上形成欧姆金属层的步骤包括：
在所述多晶硅层之间填充欧姆金属材料使其填满相邻的所述多晶硅层之间的凹槽；
对所述欧姆金属材料进行退火处理，以形成欧姆金属层，并对所述欧姆金属层进行刻蚀处理。
8.如权利要求7所述的制备方法，其特征在于，所述欧姆金属层的厚度小于所述第二凹槽和所述第三凹槽的深度。
9.一种凸形碳化硅MPS器件，其特征在于，所述凸形碳化硅MPS器件由权利要求1-8任一项所述的制备方法制备。
10.一种芯片，其特征在于，所述芯片包括由权利要求1-8任一项所述的制备方法制备的凸形碳化硅MPS器件。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211159045.4A CN115274435B (zh) | 2022-09-22 | 2022-09-22 | 一种凸形碳化硅mps器件及其制备方法、芯片 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211159045.4A CN115274435B (zh) | 2022-09-22 | 2022-09-22 | 一种凸形碳化硅mps器件及其制备方法、芯片 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN115274435A CN115274435A (zh) | 2022-11-01 |
| CN115274435B true CN115274435B (zh) | 2023-01-03 |
Family
ID=83756907
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211159045.4A Active CN115274435B (zh) | 2022-09-22 | 2022-09-22 | 一种凸形碳化硅mps器件及其制备方法、芯片 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115274435B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113594263A (zh) * | 2021-07-15 | 2021-11-02 | 淄博绿能芯创电子科技有限公司 | 碳化硅二极管及制造方法 |
| CN116994956B (zh) * | 2023-09-26 | 2023-12-05 | 深圳市万微半导体有限公司 | 一种碳化硅功率器件及其制备方法、芯片 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2013017413A1 (de) * | 2011-08-02 | 2013-02-07 | Robert Bosch Gmbh | Super-junction-schottky-pin-diode |
| CN114883392A (zh) * | 2022-04-21 | 2022-08-09 | 深圳芯能半导体技术有限公司 | 多沟槽型碳化硅结势垒肖特基二极管及其制备方法 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5584276B2 (ja) * | 2006-03-30 | 2014-09-03 | 日本碍子株式会社 | 半導体素子 |
| US7781312B2 (en) * | 2006-12-13 | 2010-08-24 | General Electric Company | Silicon carbide devices and method of making |
| WO2015047787A1 (en) * | 2013-09-30 | 2015-04-02 | Board Of Regents, The University Of Texas System | Pegylated nanoparticle compositions |
| KR20150078454A (ko) * | 2013-12-30 | 2015-07-08 | 현대자동차주식회사 | 쇼트키 배리어 다이오드 및 그 제조 방법 |
| KR101802410B1 (ko) * | 2016-08-10 | 2017-11-29 | 파워큐브세미(주) | SiC 와이드 트랜치형 정션 배리어 쇼트키 다이오드 및 그 제조방법 |
| CN109473482A (zh) * | 2017-09-08 | 2019-03-15 | 创能动力科技有限公司 | 肖特基器件及其制造方法 |
| US20200321478A1 (en) * | 2019-04-05 | 2020-10-08 | AZ Power, Inc | Trench junction barrier schottky diode with voltage reducing layer and manufacturing method thereof |
| CN113838909B (zh) * | 2021-08-19 | 2022-10-14 | 深圳深爱半导体股份有限公司 | 沟槽型原胞结构及制备方法 |
| CN114464531B (zh) * | 2022-04-13 | 2022-06-28 | 深圳芯能半导体技术有限公司 | 碳化硅肖特基二极管的制造方法 |
| CN114582981B (zh) * | 2022-04-24 | 2022-07-19 | 深圳芯能半导体技术有限公司 | 一种多沟槽型碳化硅jbs器件及其制备方法 |
-
2022
- 2022-09-22 CN CN202211159045.4A patent/CN115274435B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2013017413A1 (de) * | 2011-08-02 | 2013-02-07 | Robert Bosch Gmbh | Super-junction-schottky-pin-diode |
| CN114883392A (zh) * | 2022-04-21 | 2022-08-09 | 深圳芯能半导体技术有限公司 | 多沟槽型碳化硅结势垒肖特基二极管及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN115274435A (zh) | 2022-11-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN115274435B (zh) | 一种凸形碳化硅mps器件及其制备方法、芯片 | |
| KR100765924B1 (ko) | 트렌치 쇼트키 정류기 및 이 정류기를 형성하는 방법 | |
| CN115241062B (zh) | 一种凸形碳化硅jbs器件及其制备方法、芯片 | |
| KR100884078B1 (ko) | 쇼트키정류기 및 쇼트키정류기의 형성방법 | |
| WO2005065179B1 (en) | Method of manufacturing a superjunction device | |
| CN111430453A (zh) | 一种反向恢复特性好的rc-igbt芯片及其制造方法 | |
| US6710419B2 (en) | Method of manufacturing a schottky device | |
| CN109509795B (zh) | 一种具有复合沟槽结构的碳化硅肖特基器件及其制造方法 | |
| KR100794716B1 (ko) | 트렌치 쇼트키 배리어 정류기 및 이러한 정류기의 제조 방법 | |
| CN114582981B (zh) | 一种多沟槽型碳化硅jbs器件及其制备方法 | |
| CN111211168A (zh) | 一种rc-igbt芯片及其制造方法 | |
| CN111415997B (zh) | 一种mos结构沟槽二极管器件及其制造方法 | |
| KR100288822B1 (ko) | 반도체장치 및 그 제조방법 | |
| CN113193036A (zh) | 晶体管终端结构及其制备方法 | |
| CN115117149B (zh) | 一种基于湿法刻蚀工艺的快恢复二极管及其制备方法 | |
| CN115223868B (zh) | 一种高压快恢复二极管及其制备方法 | |
| CN114899147B (zh) | 一种rc-igbt器件及其制备方法 | |
| CN114446784A (zh) | 碳化硅结势垒肖特基二极管及其制备方法 | |
| CN114038906A (zh) | 一种肖特基二极管及其制备方法 | |
| CN115483294A (zh) | 一种多凸形碳化硅jbs器件及其制备方法、芯片 | |
| CN213184304U (zh) | 一种半导体装置 | |
| CN216698373U (zh) | 一种肖特基二极管 | |
| US20230420577A1 (en) | Semiconductor device with selectively grown field oxide layer in edge termination region | |
| EP4297096A1 (en) | Semiconductor device and manufacturing method thereof | |
| KR100194691B1 (ko) | 반도체 장치 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |