CN114883392A - 多沟槽型碳化硅结势垒肖特基二极管及其制备方法 - Google Patents
多沟槽型碳化硅结势垒肖特基二极管及其制备方法 Download PDFInfo
- Publication number
- CN114883392A CN114883392A CN202210421871.5A CN202210421871A CN114883392A CN 114883392 A CN114883392 A CN 114883392A CN 202210421871 A CN202210421871 A CN 202210421871A CN 114883392 A CN114883392 A CN 114883392A
- Authority
- CN
- China
- Prior art keywords
- junction
- schottky
- silicon
- silicon carbide
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910010271 silicon carbide Inorganic materials 0.000 title claims abstract description 58
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 title claims abstract description 55
- 230000004888 barrier function Effects 0.000 title claims abstract description 43
- 238000002360 preparation method Methods 0.000 title claims abstract description 31
- 229910052751 metal Inorganic materials 0.000 claims abstract description 28
- 239000002184 metal Substances 0.000 claims abstract description 28
- 239000000758 substrate Substances 0.000 claims abstract description 20
- 230000006978 adaptation Effects 0.000 claims abstract description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 61
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 42
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 40
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 40
- 229920005591 polysilicon Polymers 0.000 claims description 34
- 239000011521 glass Substances 0.000 claims description 33
- 235000012239 silicon dioxide Nutrition 0.000 claims description 30
- 239000000377 silicon dioxide Substances 0.000 claims description 30
- 238000000151 deposition Methods 0.000 claims description 22
- 238000005530 etching Methods 0.000 claims description 15
- 229920002120 photoresistant polymer Polymers 0.000 claims description 15
- 238000000034 method Methods 0.000 claims description 14
- 238000002347 injection Methods 0.000 claims description 9
- 239000007924 injection Substances 0.000 claims description 9
- 238000001259 photo etching Methods 0.000 claims description 7
- 229910052782 aluminium Inorganic materials 0.000 claims description 5
- -1 aluminum ions Chemical class 0.000 claims description 5
- 238000004377 microelectronic Methods 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 12
- 238000004519 manufacturing process Methods 0.000 description 10
- 238000001312 dry etching Methods 0.000 description 5
- 230000004044 response Effects 0.000 description 4
- 238000002513 implantation Methods 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 239000000243 solution Substances 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 239000005380 borophosphosilicate glass Substances 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000009472 formulation Methods 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 238000011084 recovery Methods 0.000 description 2
- 230000000717 retained effect Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 210000003850 cellular structure Anatomy 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/1608—Silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
- H01L29/66143—Schottky diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本申请适用于微电子技术领域，提供了一种多沟槽型碳化硅结势垒肖特基二极管及其制备方法，多沟槽型碳化硅结势垒肖特基二极管中的N型外延层设在衬底层上，N型外延层上设有多个PN结沟槽，多个PN结沟槽沿横向间隔设置，相邻的两PN结沟槽之间设有多个肖特基沟槽，多个肖特基沟槽沿横向间隔设置，每个PN结沟槽的下方设有一个P型区，肖特基金属层设在N型外延层上，肖特基金属层上设有多个与PN结沟槽适配的第一凸起和多个与肖特基沟槽适配的第二凸起，每个第一凸起位于对应PN结沟槽中，每个第二凸起位于对应肖特基沟槽中。本申请的多沟槽型碳化硅结势垒肖特基二极管，可解决目前碳化硅结势垒肖特基二极管无法有效提升电流密度的问题。
Description
技术领域
本申请属于微电子技术领域，尤其涉及一种多沟槽型碳化硅结势垒肖特基二极管及其制备方法。
背景技术
碳化硅结势垒肖特基二极管是融合PN结和肖特基结的器件，其基本元胞结构是在2个PN结之间***肖特基结，通过2个PN结夹断电场，降低肖特基结处的电场强度，使碳化硅结势垒肖特基二极管具备较低的反向恢复时间及超软的恢复特性，被广泛应用在电源领域中。随着对碳化硅结势垒肖特基二极管的需求越来越广泛，对碳化硅结势垒肖特基二极管的性能也提出了相应要求。其中，如何有效提升碳化硅结势垒肖特基二极管的电流密度是目前需要解决的一个问题。
发明内容
本申请实施例提供了一种多沟槽型碳化硅结势垒肖特基二极管，可以解决目前碳化硅结势垒肖特基二极管无法有效提升电流密度的问题。
第一方面，本申请实施例提供了一种多沟槽型碳化硅结势垒肖特基二极管，包括衬底层、N型外延层和肖特基金属层；
所述N型外延层设置在所述衬底层上，所述N型外延层上设置有多个PN结沟槽，多个所述PN结沟槽沿横向间隔设置，相邻的两个所述PN结沟槽之间设置有多个肖特基沟槽，多个所述肖特基沟槽沿横向间隔设置，每个所述PN结沟槽的下方设置有一个P型区，所述肖特基金属层设置在所述N型外延层上，所述肖特基金属层上设置有多个与所述PN结沟槽适配的第一凸起和多个与所述肖特基沟槽适配的第二凸起，每个所述第一凸起位于对应的所述PN结沟槽中，每个所述第二凸起位于对应的所述肖特基沟槽中。
在第一方面的一种可能的实现方式中，每个所述PN结沟槽的宽度为0.1-0.5μm。
在第一方面的一种可能的实现方式中，每个所述肖特基沟槽的宽度为0.1-1μm。
在第一方面的一种可能的实现方式中，每个所述PN结沟槽的深度和每个所述肖特基沟槽的深度相同。
在第一方面的一种可能的实现方式中，所述衬底层为N型掺杂的碳化硅衬底。
第二方面，本申请实施例提供了一种制备方法，应用于上述任一项所述的多沟槽型碳化硅结势垒肖特基二极管，包括
在N型外延层上沉积二氧化硅层，并对所述二氧化硅层进行光刻，得到多个二氧化硅硬掩膜；
在所述二氧化硅硬掩膜上沉积多晶硅层后，对所述多晶硅层进行刻蚀，得到多个多晶硅支撑柱；其中，相邻的两个所述二氧化硅硬掩膜之间的两个所述多晶硅支撑柱作为一个多晶单元；
清除所述二氧化硅硬掩膜后，在所述多晶硅支撑柱上沉积氮化硅，相邻的两个所述多晶单元之间留有预设宽度的缝隙；
对所述氮化硅进行刻蚀，使所述多晶硅支撑柱的上边界暴露，得到多个氮化硅支撑柱；
清除所述多晶硅支撑柱后，以多个所述氮化硅支撑柱作掩膜版，对所述N型外延层进行刻蚀，得到多个碳化硅沟槽；
在所述碳化硅沟槽中沉积玻璃制剂后，对所述玻璃制剂进行刻蚀，使所述玻璃制剂的上边界低于所述氮化硅支撑柱的上边界或使所述玻璃制剂的上边界与所述氮化硅支撑柱的上边界齐平；
在所述玻璃制剂和所述氮化硅支撑柱上沉积光刻胶后，对所述光刻胶进行光刻，得到PN结注入区；
清除所述PN结注入区处的玻璃制剂，得到PN结沟槽；
清除所述光刻胶，在所述PN结沟槽内注入铝离子，得到P型区，所述P型区与所述N型外延层的交界面形成PN结；
清除所述氮化硅支撑柱和所述玻璃制剂，得到肖特基沟槽；
在所述N型外延层上沉积肖特基金属，得到所述多沟槽型碳化硅结势垒肖特基二极管。
在第二方面的一种可能的实现方式中，所述二氧化硅层的厚度为1-3μm。
在第二方面的一种可能的实现方式中，对所述二氧化硅层进行光刻的线宽为1-2μm。
在第二方面的一种可能的实现方式中，所述多晶硅层的厚度为0.1-0.5μm，所述多晶硅支撑柱的宽度为0.1-1μm。
在第二方面的一种可能的实现方式中，所述预设宽度为0.1-0.5μm。
本申请实施例与现有技术相比存在的有益效果是：
本申请实施例提供了一种多沟槽型碳化硅结势垒肖特基二极管，其中，N型外延层设置在衬底层上，N型外延层上设置有多个PN结沟槽，多个PN结沟槽沿横向间隔设置，相邻的两个PN结沟槽之间设置有多个肖特基沟槽，多个肖特基沟槽沿横向间隔设置，每个PN结沟槽的下方设置有一个P型区，肖特基金属层设置在N型外延层上，肖特基金属层上设置有多个与PN结沟槽适配的第一凸起和多个与肖特基沟槽适配的第二凸起，每个第一凸起位于对应的PN结沟槽中并与P型区电接触，每个第二凸起位于对应的肖特基沟槽中。在两个PN结沟槽之间设置多个肖特基沟槽，当沉积肖特基金属后，在肖特基沟槽的侧壁和底壁均会形成肖特基结，增加了肖特基结的面积，提升了肖特基结的占比，有效提升了电流密度。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1是本申请一实施例提供的多沟槽型碳化硅结势垒肖特基二极管的结构示意图；
图2是本申请一实施例提供的多沟槽型碳化硅结势垒肖特基二极管制备过程中的结构示意图；
图3是本申请另一实施例提供的多沟槽型碳化硅结势垒肖特基二极管制备过程中的结构示意图；
图4是本申请另一实施例提供的多沟槽型碳化硅结势垒肖特基二极管制备过程中的结构示意图；
图5是本申请另一实施例提供的多沟槽型碳化硅结势垒肖特基二极管制备过程中的结构示意图；
图6是本申请另一实施例提供的多沟槽型碳化硅结势垒肖特基二极管制备过程中的结构示意图；
图7是本申请另一实施例提供的多沟槽型碳化硅结势垒肖特基二极管制备过程中的结构示意图；
图8是本申请另一实施例提供的多沟槽型碳化硅结势垒肖特基二极管制备过程中的结构示意图；
图9是本申请另一实施例提供的多沟槽型碳化硅结势垒肖特基二极管制备过程中的结构示意图；
图10是本申请另一实施例提供的多沟槽型碳化硅结势垒肖特基二极管制备过程中的结构示意图；
图11是本申请另一实施例提供的多沟槽型碳化硅结势垒肖特基二极管制备过程中的结构示意图；
图12是本申请另一实施例提供的多沟槽型碳化硅结势垒肖特基二极管制备过程中的结构示意图；
图13是本申请另一实施例提供的多沟槽型碳化硅结势垒肖特基二极管制备过程中的结构示意图。
1、衬底层；2、N型外延层；3、二氧化硅硬掩膜；4、多晶硅支撑柱；5、氮化硅支撑柱；6、玻璃制剂；7、光刻胶；8、PN结注入区；9、PN结沟槽；10、P型区；11、肖特基沟槽；12、肖特基金属层；13、第一凸起；14、碳化硅沟槽；15、第二凸起。
具体实施方式
以下描述中，为了说明而不是为了限定，提出了诸如特定***结构、技术之类的具体细节，以便透彻理解本申请实施例。然而，本领域的技术人员应当清楚，在没有这些具体细节的其它实施例中也可以实现本申请。在其它情况中，省略对众所周知的***、装置、电路以及方法的详细说明，以免不必要的细节妨碍本申请的描述。
应当理解，当在本申请说明书和所附权利要求书中使用时，术语“包括”指示所描述特征、整体、步骤、操作、元素和/或组件的存在，但并不排除一个或多个其它特征、整体、步骤、操作、元素、组件和/或其集合的存在或添加。
还应当理解，在本申请说明书和所附权利要求书中使用的术语“和/或”是指相关联列出的项中的一个或多个的任何组合以及所有可能组合，并且包括这些组合。
如在本申请说明书和所附权利要求书中所使用的那样，术语“如果”可以依据上下文被解释为“当…时”或“一旦”或“响应于确定”或“响应于检测到”。类似地，短语“如果确定”或“如果检测到[所描述条件或事件]”可以依据上下文被解释为意指“一旦确定”或“响应于确定”或“一旦检测到[所描述条件或事件]”或“响应于检测到[所描述条件或事件]”。
另外，在本申请说明书和所附权利要求书的描述中，术语“第一”、“第二”、“第三”等仅用于区分描述，而不能理解为指示或暗示相对重要性。
在本申请说明书中描述的参考“一个实施例”或“一些实施例”等意味着在本申请的一个或多个实施例中包括结合该实施例描述的特定特征、结构或特点。由此，在本说明书中的不同之处出现的语句“在一个实施例中”、“在一些实施例中”、“在其他一些实施例中”、“在另外一些实施例中”等不是必然都参考相同的实施例，而是意味着“一个或多个但不是所有的实施例”，除非是以其他方式另外特别强调。术语“包括”、“包含”、“具有”及它们的变形都意味着“包括但不限于”，除非是以其他方式另外特别强调。
如图1所示，本申请实施例提供了一种多沟槽型碳化硅结势垒肖特基二极管，包括衬底层1、N型外延层2和肖特基金属层12。N型外延层2设置在衬底层1上，肖特基金属层12设置在N型外延层2上。
具体的，N型外延层2上设置有多个PN结沟槽9，多个PN结沟槽9沿横向间隔设置，每个PN结沟槽9的下方设置有一个P型区10。PN结沟槽9用于注入铝离子，形成P型区10，P型区10与N型外延层2的交界面形成PN结，PN结沟槽9还用于沉积肖特基金属形成肖特基金属层12上的第一凸起13，第一凸起13与P型区10为电接触。
相邻的两个PN结沟槽9之间设置有多个肖特基沟槽11，多个肖特基沟槽11沿横向间隔设置。肖特基沟槽11用于沉积肖特基金属形成肖特基金属层12上的第二凸起15，第二凸起15与N型外延层2的交界面形成肖特基结。
在两个PN结沟槽9之间设置多个肖特基沟槽11，当沉积肖特基金属后，在肖特基沟槽11的侧壁和底壁均会形成肖特基结，增加了肖特基结的面积，提升了肖特基结的占比，有效提升了电流密度。
需要说明的是，上述提到的横向为图1中从左至右的方向。
进一步的，每个PN结沟槽9的宽度为0.1-0.5μm。
具体的，本申请将PN结沟槽9的宽度控制在1μm以下，假设两个PN结沟槽9之间的横向间距不变，PN结沟槽9的宽度变窄，相当于在两个PN结沟槽9之间增加了肖特基结的面积，提升了肖特基结的占比，从而达到了有效提升电流密度的效果。
进一步的，每个肖特基沟槽11的宽度为0.1-1μm。
具体的，将肖特基沟槽11的宽度设置为0.1-1μm，使得两个PN结沟槽9之间的间距可以变得更小，从而进一步降低了漏电流。
进一步的，每个PN结沟槽9的深度和每个肖特基沟槽11的深度相同。
具体的，PN结沟槽9的深度与肖特基沟槽11的深度相同，使得本申请通过一步即可刻蚀出深度相同的PN结沟槽9和肖特基沟槽11，工艺简单。
进一步的，衬底层1为N型掺杂的碳化硅衬底。
本申请实施例还提供了一种制备方法，应用于上述任一项所述的多沟槽型碳化硅结势垒肖特基二极管，包括
步骤S1、制备衬底层1。
具体的，衬底层1为N型掺杂的碳化硅衬底。
步骤S2、在衬底层1上制备N型外延层2。
具体的，在衬底层1的上表面生长N型外延层2。
步骤S3、在N型外延层2上沉积二氧化硅层，并对二氧化硅层进行光刻，得到多个二氧化硅硬掩膜3。
具体的，在N型外延层2上沉积厚度为1-3μm二氧化硅层，并在1-2μm的线宽下对二氧化硅层进行光刻，其中采用光刻胶7作掩膜版，刻蚀完成后清除光刻胶7，得到多个二氧化硅硬掩膜3，具体结构如图2所示。
步骤S4、在二氧化硅硬掩膜3上沉积多晶硅层后，对多晶硅层进行刻蚀，得到多个多晶硅支撑柱4，其中，相邻的两个二氧化硅硬掩膜3之间的两个多晶硅支撑柱4作为一个多晶单元。
具体的，在二氧化硅硬掩膜3上沉积厚度为0.1-0.5μm的多晶硅层后，对多晶硅层进行干法刻蚀，得到多个多晶硅支撑柱4，具体结构如图3所示。其中，相邻的两个二氧化硅硬掩膜3之间的两个多晶硅支撑柱4作为一个多晶单元。
进一步的，多晶硅层的厚度决定了多晶硅支撑柱4的宽度。
进一步的，多晶硅支撑柱4的宽度为0.1-1μm，多晶硅支撑柱4的宽度等于肖特基沟槽11的宽度。
步骤S5、清除二氧化硅硬掩膜3后，在多晶硅支撑柱4上沉积氮化硅，相邻的两个多晶单元之间留有预设宽度的缝隙。
具体的，采用湿化学法或高选择比的干法刻蚀，清除二氧化硅硬掩膜3，保留多个多晶硅支撑柱4，具体结构如图4所示。清除二氧化硅硬掩膜3后，在多个多晶硅支撑柱4上沉积氮化硅，氮化硅的厚度能够完全填充多晶单元内的缝隙，且相邻的两个多晶单元之间留有0.1-0.5μm的缝隙，该缝隙决定了后期PN结注入区8的宽度。
步骤S6、对氮化硅进行刻蚀，使多晶硅支撑柱4的上边界暴露，得到多个氮化硅支撑柱5。
具体的，对氮化硅进行无掩膜版的干法刻蚀，使多晶硅支撑柱4的上边界完全暴露，以便于后期清除，刻蚀完成后得到多个氮化硅支撑柱5，具体结构如图5所示。
步骤S7、清除多晶硅支撑柱4后，以多个氮化硅支撑柱5作掩膜版，对N型外延层2进行刻蚀，得到多个碳化硅沟槽14。
具体的，采用湿法腐蚀或干法刻蚀清除多晶硅支撑柱4，保留多个氮化硅支撑柱5，具体结构如图6所示。清除多晶硅支撑柱4后，以多个氮化硅支撑柱5作掩膜版，对N型外延层2进行刻蚀，得到多个深度相同、宽度不同的碳化硅沟槽14，具体结构如图7所示。
需要说明的是，碳化硅沟槽14的宽度也可以相同。
步骤S8、在碳化硅沟槽14中沉积玻璃制剂6后，对玻璃制剂6进行刻蚀，使玻璃制剂6的上边界低于氮化硅支撑柱5的上边界或使玻璃制剂6的上边界与氮化硅支撑柱5的上边界齐平。
具体的，在碳化硅沟槽14中沉积含有硅氧化物的玻璃制剂6后，对玻璃制剂6进行无掩膜干法刻蚀，使玻璃制剂6的上边界低于氮化硅支撑柱5的上边界或使玻璃制剂6的上边界与氮化硅支撑柱5的上边界齐平，具体结构如图8所示。
示例性的，玻璃制剂6包括BPSG(硼磷硅玻璃)或USG(Undoped Silica Glass，掺杂的硅玻璃)。
步骤S9、在玻璃制剂6和氮化硅支撑柱5上沉积光刻胶7后，对光刻胶7进行光刻，得到PN结注入区8。
具体的，在玻璃制剂6和氮化硅支撑柱5上沉积光刻胶7后，对光刻胶7进行光刻，露出需要进行注入的PN结注入区8，具体结构如图9所示。其中，优选PN结注入区8较宽的作为开孔，方便光刻机对准，也避免横向扩散，致使两个PN结注入区8相连接。
步骤S10、清除PN结注入区8处的玻璃制剂6，得到PN结沟槽9。
具体的，采用湿法清除PN结注入区8处的玻璃制剂6，得到PN结沟槽9，具体结构如图10所示。
步骤S11、清除光刻胶7，在PN结沟槽9内注入铝离子，得到P型区10，P型区10与N型外延层2的交界面形成PN结。
具体的，清除光刻胶7，在PN结沟槽9内进行铝离子高温注入，得到P型区10，P型区10与N型外延层2的交界面形成PN结，具体结构如图11所示。
步骤S12、清除氮化硅支撑柱5和玻璃制剂6，得到肖特基沟槽11。
具体的，清除氮化硅支撑柱5和玻璃制剂6，得到肖特基沟槽11，沉积碳膜，做高温退火处理，具体结构如图12所示。其中，肖特基沟槽11的数量为2个。
步骤S13、在N型外延层2上沉积肖特基金属，得到所述多沟槽型碳化硅结势垒肖特基二极管。
具体的，在N型外延层2上沉积肖特基金属，形成肖特基金属层12，肖特基金属沉积在PN结沟槽9和肖特基沟槽11上，形成肖特基金属层12上的第一凸起13和第二凸起15，第一凸起13与P型区10为电接触，第二凸起15与N型外延层2的交界面处形成肖特基结，具体结构如图13所示。在两个PN结沟槽9之间设置2个肖特基沟槽11，当沉积肖特基金属后，肖特基沟槽11的侧壁和底壁均会形成肖特基结，增加了肖特基结的面积，提升了肖特基结的占比，有效提升了电流密度，且肖特基沟槽11的宽度为0.1-1μm，使得两个PN结沟槽9之间的间距变得更小，进一步降低了漏电流。
综上，本申请通过形成多晶硅支撑柱，配合氮化硅沉积与刻蚀，形成开孔宽度不同的氮化硅支撑柱5，以氮化硅支撑柱5作掩膜版，一步刻蚀出深度相同、宽度不同的碳化硅沟槽14，并填充玻璃制剂6，然后选择性开孔，将氮化硅支撑柱5和玻璃制剂6作掩膜，选择性注入，然后清除氮化硅支撑柱5和玻璃制剂6，沉积肖特基金属，得到多沟槽型碳化硅结势垒肖特基二极管，制得的多沟槽型碳化硅结势垒肖特基二极管，增加了肖特基结的面积，提升了肖特基结的占比，有效提升了电流密度，同时由于肖特基沟槽11的宽度为0.1-1μm，使得两个PN结沟槽9之间的间距变得更小，进一步降低了漏电流。
在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述或记载的部分，可以参见其它实施例的相关描述。
以上所述实施例仅用以说明本申请的技术方案，而非对其限制；尽管参照前述实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的精神和范围，均应包含在本申请的保护范围之内。
Claims (10)
1.一种多沟槽型碳化硅结势垒肖特基二极管，其特征在于，包括衬底层、N型外延层和肖特基金属层；
所述N型外延层设置在所述衬底层上，所述N型外延层上设置有多个PN结沟槽，多个所述PN结沟槽沿横向间隔设置，相邻的两个所述PN结沟槽之间设置有多个肖特基沟槽，多个所述肖特基沟槽沿横向间隔设置，每个所述PN结沟槽的下方设置有一个P型区，所述肖特基金属层设置在所述N型外延层上，所述肖特基金属层上设置有多个与所述PN结沟槽适配的第一凸起和多个与所述肖特基沟槽适配的第二凸起，每个所述第一凸起位于对应的所述PN结沟槽中，每个所述第二凸起位于对应的所述肖特基沟槽中。
2.如权利要求1所述的多沟槽型碳化硅结势垒肖特基二极管，其特征在于，每个所述PN结沟槽的宽度为0.1-0.5μm。
3.如权利要求1-2任一项所述的多沟槽型碳化硅结势垒肖特基二极管，其特征在于，每个所述肖特基沟槽的宽度为0.1-1μm。
4.如权利要求1-2任一项所述的多沟槽型碳化硅结势垒肖特基二极管，其特征在于，每个所述PN结沟槽的深度和每个所述肖特基沟槽的深度相同。
5.如权利要求1-2任一项所述的多沟槽型碳化硅结势垒肖特基二极管，其特征在于，所述衬底层为N型掺杂的碳化硅衬底。
6.一种制备方法，应用于权利要求1-5任一项所述的多沟槽型碳化硅结势垒肖特基二极管，其特征在于，包括
在N型外延层上沉积二氧化硅层，并对所述二氧化硅层进行光刻，得到多个二氧化硅硬掩膜；
在所述二氧化硅硬掩膜上沉积多晶硅层后，对所述多晶硅层进行刻蚀，得到多个多晶硅支撑柱；其中，相邻的两个所述二氧化硅硬掩膜之间的两个所述多晶硅支撑柱作为一个多晶单元；
清除所述二氧化硅硬掩膜后，在所述多晶硅支撑柱上沉积氮化硅，相邻的两个所述多晶单元之间留有预设宽度的缝隙；
对所述氮化硅进行刻蚀，使所述多晶硅支撑柱的上边界暴露，得到多个氮化硅支撑柱；
清除所述多晶硅支撑柱后，以多个所述氮化硅支撑柱作掩膜版，对所述N型外延层进行刻蚀，得到多个碳化硅沟槽；
在所述碳化硅沟槽中沉积玻璃制剂后，对所述玻璃制剂进行刻蚀，使所述玻璃制剂的上边界低于所述氮化硅支撑柱的上边界或使所述玻璃制剂的上边界与所述氮化硅支撑柱的上边界齐平；
在所述玻璃制剂和所述氮化硅支撑柱上沉积光刻胶后，对所述光刻胶进行光刻，得到PN结注入区；
清除所述PN结注入区处的玻璃制剂，得到PN结沟槽；
清除所述光刻胶，在所述PN结沟槽内注入铝离子，得到P型区，所述P型区与所述N型外延层的交界面形成PN结；
清除所述氮化硅支撑柱和所述玻璃制剂，得到肖特基沟槽；
在所述N型外延层上沉积肖特基金属，得到所述多沟槽型碳化硅结势垒肖特基二极管。
7.如权利要求6所述的制备方法，其特征在于，所述二氧化硅层的厚度为1-3μm。
8.如权利要求6所述的制备方法，其特征在于，对所述二氧化硅层进行光刻的线宽为1-2μm。
9.如权利要求6所述的制备方法，其特征在于，所述多晶硅层的厚度为0.1-0.5μm，所述多晶硅支撑柱的宽度为0.1-1μm。
10.如权利要求6所述的制备方法，其特征在于，所述预设宽度为0.1-0.5μm。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210421871.5A CN114883392A (zh) | 2022-04-21 | 2022-04-21 | 多沟槽型碳化硅结势垒肖特基二极管及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210421871.5A CN114883392A (zh) | 2022-04-21 | 2022-04-21 | 多沟槽型碳化硅结势垒肖特基二极管及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN114883392A true CN114883392A (zh) | 2022-08-09 |
Family
ID=82671701
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210421871.5A Pending CN114883392A (zh) | 2022-04-21 | 2022-04-21 | 多沟槽型碳化硅结势垒肖特基二极管及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114883392A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115241062A (zh) * | 2022-09-21 | 2022-10-25 | 深圳芯能半导体技术有限公司 | 一种凸形碳化硅jbs器件及其制备方法、芯片 |
| CN115274435A (zh) * | 2022-09-22 | 2022-11-01 | 深圳芯能半导体技术有限公司 | 一种凸形碳化硅mps器件及其制备方法、芯片 |
-
2022
- 2022-04-21 CN CN202210421871.5A patent/CN114883392A/zh active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115241062A (zh) * | 2022-09-21 | 2022-10-25 | 深圳芯能半导体技术有限公司 | 一种凸形碳化硅jbs器件及其制备方法、芯片 |
| CN115241062B (zh) * | 2022-09-21 | 2022-12-13 | 深圳芯能半导体技术有限公司 | 一种凸形碳化硅jbs器件及其制备方法、芯片 |
| CN115274435A (zh) * | 2022-09-22 | 2022-11-01 | 深圳芯能半导体技术有限公司 | 一种凸形碳化硅mps器件及其制备方法、芯片 |
| CN115274435B (zh) * | 2022-09-22 | 2023-01-03 | 深圳芯能半导体技术有限公司 | 一种凸形碳化硅mps器件及其制备方法、芯片 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4090518B2 (ja) | 半導体装置およびその製造方法 | |
| CN114883392A (zh) | 多沟槽型碳化硅结势垒肖特基二极管及其制备方法 | |
| CA1148269A (en) | High performance pnp and npn transistor structure and process for fabricating same | |
| JPS6118147A (ja) | 半導体デバイスの形成方法 | |
| US6750526B2 (en) | Semiconductor device with trench isolation having reduced leak current | |
| WO2010030468A1 (en) | Self-aligned trench formation | |
| EP0193116B1 (en) | Method of manufacturing a semiconductor device having a trench | |
| JP2010003970A (ja) | 半導体装置の製造方法 | |
| WO2021135265A1 (zh) | Ldmos器件及其制备方法 | |
| CN103325681B (zh) | 一种离子自对准注入的超结mosfet及其制造方法 | |
| US5529943A (en) | Method of making buried bit line ROM with low bit line resistance | |
| JP4764999B2 (ja) | 半導体素子の製造方法 | |
| JP4655340B2 (ja) | 半導体装置の製造方法 | |
| CN115566078A (zh) | 一种半导体介质层结构及制作方法 | |
| JP2007311547A (ja) | 半導体装置の製造方法 | |
| US6750100B2 (en) | Nano-meter memory device and method of making the same | |
| US5430673A (en) | Buried bit line ROM with low bit line resistance | |
| KR19980027682A (ko) | 반도체 기판 및 그 제조 방법 | |
| KR19980082417A (ko) | 반도체소자 구조 및 제조방법 | |
| KR100311103B1 (ko) | 반도체장치의제조방법 | |
| CN218730962U (zh) | 一种半导体介质层结构 | |
| CN117116996B (zh) | 一种功率器件及其制作方法 | |
| KR100403317B1 (ko) | 반도체소자의 제조방법 | |
| JP2009158587A (ja) | 半導体装置 | |
| CN110379850B (zh) | 沟槽式功率晶体管制法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |