CN113594263A - 碳化硅二极管及制造方法 - Google Patents
碳化硅二极管及制造方法 Download PDFInfo
- Publication number
- CN113594263A CN113594263A CN202110802475.2A CN202110802475A CN113594263A CN 113594263 A CN113594263 A CN 113594263A CN 202110802475 A CN202110802475 A CN 202110802475A CN 113594263 A CN113594263 A CN 113594263A
- Authority
- CN
- China
- Prior art keywords
- layer
- wafer
- metal
- silicon carbide
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 title claims abstract description 50
- 229910010271 silicon carbide Inorganic materials 0.000 title claims abstract description 50
- 238000000034 method Methods 0.000 title claims abstract description 18
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 15
- 239000010410 layer Substances 0.000 claims abstract description 108
- 239000002184 metal Substances 0.000 claims abstract description 59
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 26
- 239000000758 substrate Substances 0.000 claims abstract description 14
- 239000011241 protective layer Substances 0.000 claims abstract description 11
- 238000005530 etching Methods 0.000 claims description 29
- 238000000151 deposition Methods 0.000 claims description 22
- 229910052681 coesite Inorganic materials 0.000 claims description 15
- 229910052906 cristobalite Inorganic materials 0.000 claims description 15
- 238000001259 photo etching Methods 0.000 claims description 15
- 239000000377 silicon dioxide Substances 0.000 claims description 15
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 15
- 229910052682 stishovite Inorganic materials 0.000 claims description 15
- 229910052905 tridymite Inorganic materials 0.000 claims description 15
- 229920005591 polysilicon Polymers 0.000 claims description 13
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 12
- 229910052799 carbon Inorganic materials 0.000 claims description 12
- 238000005496 tempering Methods 0.000 claims description 10
- 238000005468 ion implantation Methods 0.000 claims description 9
- 238000005229 chemical vapour deposition Methods 0.000 claims description 4
- 238000001312 dry etching Methods 0.000 claims description 4
- 229920002120 photoresistant polymer Polymers 0.000 claims description 4
- 238000005245 sintering Methods 0.000 claims description 4
- 238000001039 wet etching Methods 0.000 claims description 4
- 238000009740 moulding (composite fabrication) Methods 0.000 claims description 2
- 230000008569 process Effects 0.000 abstract description 8
- 238000010586 diagram Methods 0.000 description 6
- 230000004888 barrier function Effects 0.000 description 4
- 230000008021 deposition Effects 0.000 description 4
- 210000000438 stratum basale Anatomy 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
- H01L29/66143—Schottky diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明提供了一种碳化硅二极管及制造方法，包括：晶圆基底层、晶圆外延层、掺杂区、掺杂多晶硅、第一层金属层、正面金属层、正面护层和背面金属；晶圆基底层一侧相邻晶圆外延层一侧；晶圆基底层另一侧设置背面金属，背面金属和晶圆基底层之间设置晶背欧姆接触；晶圆外延层另一侧设置多个凹槽，凹槽底部设置为掺杂区，凹槽顶部所在平面和凹槽侧面设置掺杂多晶硅；掺杂区和掺杂多晶硅外侧设置第一层金属层，第一层金属层外侧设置正面金属层，正面金属层外侧设置正面护层。本发明由于界面特性不受高温影响，因此优化工艺流程，减少晶圆减薄后的工艺步骤。
Description
技术领域
本发明涉及二极管制造领域，具体地，涉及碳化硅二极管及制造方法。
背景技术
传统SiC肖特基势垒二极管(SBD，Schottky Barrier Diode)主要由特定金属与SiC形成肖特基势垒而具有整流的特性，但是由于这个界面的特性对工艺温度非常敏感，无法承受后续晶圆背面为形成奥姆接触所需要的高温工艺，因此在肖特基势垒二极管工艺流程上需要先形成晶圆背面奥姆接触后再完成正面相关的金属工艺及护层结构，这样的流程除了增加工艺的复杂程度外更限制生产的良率。
专利文献CN110291646A涉及一种碳化硅肖特基二极管，包括N型SiC层和P型SiC层，该P型SiC层与该N型SiC层接触形成P-N结。阳极与N型SiC层和P型SiC层都接触，在阳极与N型SiC层和P型SiC层之间都形成肖特基接触。P型SiC层的边缘具有电活性，并且包括P-N结处的锥形负电荷密度。
专利文献CN112701165A公开了一种碳化硅二极管的制备方法，包括如下步骤：在SiC衬底上外延SiC，形成SiC外延层；热氧化所述SiC外延层表面，形成SiO2层；在所述SiO2层上沉积掩膜层；刻蚀有源区掩膜层，暴露有源区离子注入区域；部分刻蚀JTE区掩膜层，暴露JTE区离子注入区域；离子注入，形成P掺杂的JTE区和P+掺杂的有源区。
发明内容
针对现有技术中的缺陷，本发明的目的是提供一种碳化硅二极管及制造方法。
根据本发明提供的一种碳化硅二极管，包括：晶圆基底层、晶圆外延层、掺杂区、掺杂多晶硅、第一层金属层、正面金属层、正面护层和背面金属；
所述晶圆基底层一侧相邻所述晶圆外延层一侧；
所述晶圆基底层另一侧设置所述背面金属，所述背面金属和所述晶圆基底层之间设置晶背欧姆接触；
所述晶圆外延层另一侧设置多个凹槽，所述凹槽底部设置为所述掺杂区，所述凹槽顶部所在平面和所述凹槽侧面设置所述掺杂多晶硅；
所述掺杂区和所述掺杂多晶硅外侧设置所述第一层金属层，所述第一层金属层外侧设置所述正面金属层，所述正面金属层外侧设置所述正面护层。
本发明还提供了一种所述碳化硅二极管的制造方法，包括以下步骤：
步骤S1，在晶圆外延层沉积SiO2层并对所述SiO2层进行光刻和刻蚀，裸露出预计形成的第一沟槽，对所述晶圆外延层设置所述第一沟槽处进行刻蚀形成第二沟槽，所述SiO2层以离子植入方式进行P型掺杂，掺杂形成掺杂区后去除所述SiO2层；
步骤S2，在所述步骤S1加工后表面形成炭膜并在回火后去除所述炭膜后，所述掺杂区通过光刻及刻蚀裸露出炭化硅区域，所述第二沟槽侧面及顶部形成掺杂多晶硅；
步骤S3，在所述步骤S2加工后表面沉积第一层金属层并进行第一次金属回火，在所述炭化硅区域及所述掺杂多晶硅表面形成欧姆接触；
步骤S4，对所述步骤S3加工后表面沉积正面金属层并进行光刻及刻蚀，在所述正面金属层表面沉积正面护层并进行光刻及刻蚀；
步骤S5，在晶圆基底层进行晶圆厚度减薄及背面金属沉积，所述背面金属回火后形成晶背欧姆接触。
优选地，在步骤S1中，所述SiO2层采用化学气象沉积方式沉积。
优选地，在步骤S1中，所述第二沟槽刻蚀方式包括干式刻蚀方式。
优选地，在步骤S1中，所述SiO2层去除方式包括湿法刻蚀方式。
优选地，在步骤S2中，所述炭膜形成方式包括沉积和烧结光刻胶方式。
与现有技术相比，本发明具有如下的有益效果：
1、本发明由于界面特性不受高温影响，因此优化工艺流程，减少晶圆减薄后的工艺步骤；
2、由于调整多晶硅的参杂可以改变与碳化硅界面的功函数差异，本发明具有可调整起始电压的优点；
3、碳化硅掺杂区可以降低逆向偏压时多晶硅和碳化硅接面的漏电流，可以在大电流导通时提供空穴注入造成电导调制降低导通压降。
附图说明
通过阅读参照以下附图对非限制性实施例所作的详细描述，本发明的其它特征、目的和优点将会变得更明显：
图1为加工后碳化硅二极管结构示意图；
图2为SiO2层光刻刻蚀后结构示意图；
图3为刻蚀碳化硅后结构示意图；
图4为高温离子植入并去除SiO2层后结构示意图；
图5为去除炭膜并刻蚀后结构示意图；
图6为沉积第一层金属层并形成欧姆接触后结构示意图；
图7为正面护层沉积并光刻刻蚀后结构示意图；
图中所示：
具体实施方式
下面结合具体实施例对本发明进行详细说明。以下实施例将有助于本领域的技术人员进一步理解本发明，但不以任何形式限制本发明。应当指出的是，对本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变化和改进。这些都属于本发明的保护范围。
实施例1
如图1所示，一种碳化硅二极管，包括：晶圆基底层1、晶圆外延层2、掺杂区3、掺杂多晶硅4、第一层金属层5、正面金属层6、正面护层7和背面金属9；晶圆基底层1一侧相邻晶圆外延层2一侧，晶圆基底层1另一侧设置背面金属9，背面金属9和晶圆基底层1之间设置晶背欧姆接触8，晶圆外延层2另一侧设置多个凹槽，凹槽底部设置为掺杂区3，凹槽顶部所在平面和凹槽侧面设置掺杂多晶硅4，掺杂区3和掺杂多晶硅4外侧设置第一层金属层5，第一层金属层5外侧设置正面金属层6，正面金属层6外侧设置正面护层7。
如图2至图7所示，一种碳化硅二极管的制造方法，包括以下步骤：
步骤S1，在晶圆外延层2沉积SiO2层10并对SiO2层10进行光刻和刻蚀，SiO2层10采用化学气象沉积方式沉积，裸露出预计形成的第一沟槽11，对晶圆外延层2设置第一沟槽11处进行刻蚀形成第二沟槽12，第二沟槽12刻蚀方式包括干式刻蚀方式，以离子植入方式进行掺杂形成掺杂区3后去除SiO2层10，SiO2层10去除方式包括湿法刻蚀方式；
步骤S2，在步骤S1加工后表面形成炭膜并在回火后去除炭膜后，掺杂区3通过光刻及刻蚀裸露出炭化硅区域，炭膜形成方式包括沉积和烧结光刻胶方式，第二沟槽12侧面及顶部形成掺杂多晶硅；
步骤S3，在步骤S2加工后表面沉积第一层金属层5并进行第一次金属回火，在炭化硅区域及掺杂多晶硅4表面形成欧姆接触；
步骤S4，对步骤S3加工后表面沉积正面金属层6并进行光刻及刻蚀，在正面金属层6表面沉积正面护层7并进行光刻及刻蚀；
步骤S5，在晶圆基底层1进行晶圆厚度减薄及背面金属9沉积，背面金属9回火后形成晶背欧姆接触8。
实施例2
实施例2作为实施例1的优选例。
本发明碳化硅二极管如图1所示，在第二沟槽12的底部P型参杂区3形成欧姆接触,而第二沟槽12顶部及侧壁则由多晶硅与N型碳化硅形成具有整流特性异质接面，即掺杂多晶硅4。
具体工艺步骤说明如下：
步骤1，如图2所示，以化学气象沉积(CVD)方式沉积一层SiO2，利用既有的标准制程对准层光罩，对SiO2层进行光刻和刻蚀,裸露出设计上预计形成的第一沟槽11；
步骤2，如图3所示，以干式刻蚀方式对SiC进行刻蚀形成第二沟槽12，工艺上调整SiO2/SiC刻蚀比例；确保SiO2的残留厚度能有效阻挡下一步骤的离子植入；
步骤3，如图4所示，以高温离子植入方式进行P型参杂，并以湿法刻蚀方式去除SiO2层；
步骤4，在晶圆表面利用沉积和烧结光刻胶的方式形成一层薄层炭膜，进行高温回火后去除该层炭膜；
步骤5，如图5所示，多晶硅沉积依设计需求调整参杂类型(N型或P型)及参杂浓度，进行光刻及多晶硅刻蚀，裸露出第二沟槽12底部炭化硅P型掺杂区3；
步骤6，如图6所示，沉积第一层金属层5，进行第一次金属回火，在第二沟槽12底部炭化硅P型掺杂区3及第二沟槽12顶部和侧面的多晶硅表面形成欧姆接触；
步骤7，正面金属层6沉积后进行光刻及刻蚀；
步骤8，如图7所示，正面护层7沉积后进行光刻及刻蚀；
步骤9，晶圆厚度减薄及背面金属9沉积及回火，形成晶背奥姆接触8，并沉积晶背厚层金属。
在本申请的描述中，需要理解的是，术语“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。
以上对本发明的具体实施例进行了描述。需要理解的是，本发明并不局限于上述特定实施方式，本领域技术人员可以在权利要求的范围内做出各种变化或修改，这并不影响本发明的实质内容。在不冲突的情况下，本申请的实施例和实施例中的特征可以任意相互组合。
Claims (6)
1.一种碳化硅二极管，其特征在于，包括：晶圆基底层(1)、晶圆外延层(2)、掺杂区(3)、掺杂多晶硅(4)、第一层金属层(5)、正面金属层(6)、正面护层(7)和背面金属(9)；
所述晶圆基底层(1)一侧相邻所述晶圆外延层(2)一侧；
所述晶圆基底层(1)另一侧设置所述背面金属(9)，所述背面金属(9)和所述晶圆基底层(1)之间设置晶背欧姆接触(8)；
所述晶圆外延层(2)另一侧设置多个凹槽，所述凹槽底部设置为所述掺杂区(3)，所述凹槽顶部所在平面和所述凹槽侧面设置所述掺杂多晶硅(4)；
所述掺杂区(3)和所述掺杂多晶硅(4)外侧设置所述第一层金属层(5)，所述第一层金属层(5)外侧设置所述正面金属层(6)，所述正面金属层(6)外侧设置所述正面护层(7)。
2.一种权利要求1所述碳化硅二极管的制造方法，其特征在于，包括以下步骤：
步骤S1，在晶圆外延层(2)沉积SiO2层(10)并对所述SiO2层(10)进行光刻和刻蚀，裸露出预计形成的第一沟槽(11)，对所述晶圆外延层(2)设置所述第一沟槽(11)处进行刻蚀形成第二沟槽(12)，所述SiO2层(10)以离子植入方式进行P型掺杂，掺杂形成掺杂区(3)后去除所述SiO2层(10)；
步骤S2，在所述步骤S1加工后表面形成炭膜并在回火后去除所述炭膜后，所述掺杂区(3)通过光刻及刻蚀裸露出炭化硅区域，所述第二沟槽(12)侧面及顶部形成掺杂多晶硅；
步骤S3，在所述步骤S2加工后表面沉积第一层金属层(5)并进行第一次金属回火，在所述炭化硅区域及所述掺杂多晶硅(4)表面形成欧姆接触；
步骤S4，对所述步骤S3加工后表面沉积正面金属层(6)并进行光刻及刻蚀，在所述正面金属层(6)表面沉积正面护层(7)并进行光刻及刻蚀；
步骤S5，在晶圆基底层(1)进行晶圆厚度减薄及背面金属(9)沉积，所述背面金属(9)回火后形成晶背欧姆接触(8)。
3.根据权利要求1所述碳化硅二极管制造方法，其特征在于：在步骤S1中，所述SiO2层(10)采用化学气象沉积方式沉积。
4.根据权利要求1所述碳化硅二极管制造方法，其特征在于：在步骤S1中，所述第二沟槽(12)刻蚀方式包括干式刻蚀方式。
5.根据权利要求1所述碳化硅二极管制造方法，其特征在于：在步骤S1中，所述SiO2层(10)去除方式包括湿法刻蚀方式。
6.根据权利要求1所述碳化硅二极管制造方法，其特征在于：在步骤S2中，所述炭膜形成方式包括沉积和烧结光刻胶方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110802475.2A CN113594263A (zh) | 2021-07-15 | 2021-07-15 | 碳化硅二极管及制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110802475.2A CN113594263A (zh) | 2021-07-15 | 2021-07-15 | 碳化硅二极管及制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN113594263A true CN113594263A (zh) | 2021-11-02 |
Family
ID=78247755
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110802475.2A Pending CN113594263A (zh) | 2021-07-15 | 2021-07-15 | 碳化硅二极管及制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113594263A (zh) |
Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003318413A (ja) * | 2002-02-19 | 2003-11-07 | Nissan Motor Co Ltd | 高耐圧炭化珪素ダイオードおよびその製造方法 |
| JP2008021689A (ja) * | 2006-07-11 | 2008-01-31 | Fuji Electric Device Technology Co Ltd | 半導体装置 |
| CN102789979A (zh) * | 2012-08-22 | 2012-11-21 | 上海宏力半导体制造有限公司 | 肖特基二极管及其形成方法 |
| CN104134702A (zh) * | 2014-07-22 | 2014-11-05 | 苏州硅能半导体科技股份有限公司 | 增强型沟槽式肖特基二极管整流器件及其制造方法 |
| US20160268255A1 (en) * | 2015-03-09 | 2016-09-15 | Robert Bosch Gmbh | Semiconductor device having a trench MOS barrier schottky diode |
| CN106952942A (zh) * | 2017-04-12 | 2017-07-14 | 上海格瑞宝电子有限公司 | 一种p型多晶硅沟槽结构的肖特基二极管及其制备方法 |
| CN108133959A (zh) * | 2017-12-25 | 2018-06-08 | 深圳市晶特智造科技有限公司 | 沟槽三极管及其制作方法 |
| CN110112055A (zh) * | 2019-04-24 | 2019-08-09 | 芜湖启迪半导体有限公司 | 一种用于晶圆表面保护碳膜的去除方法 |
| CN111081758A (zh) * | 2019-11-21 | 2020-04-28 | 北京绿能芯创电子科技有限公司 | 降低导通电阻的SiC MPS结构及制备方法 |
| CN115241062A (zh) * | 2022-09-21 | 2022-10-25 | 深圳芯能半导体技术有限公司 | 一种凸形碳化硅jbs器件及其制备方法、芯片 |
| CN115274435A (zh) * | 2022-09-22 | 2022-11-01 | 深圳芯能半导体技术有限公司 | 一种凸形碳化硅mps器件及其制备方法、芯片 |
-
2021
- 2021-07-15 CN CN202110802475.2A patent/CN113594263A/zh active Pending
Patent Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003318413A (ja) * | 2002-02-19 | 2003-11-07 | Nissan Motor Co Ltd | 高耐圧炭化珪素ダイオードおよびその製造方法 |
| JP2008021689A (ja) * | 2006-07-11 | 2008-01-31 | Fuji Electric Device Technology Co Ltd | 半導体装置 |
| CN102789979A (zh) * | 2012-08-22 | 2012-11-21 | 上海宏力半导体制造有限公司 | 肖特基二极管及其形成方法 |
| CN104134702A (zh) * | 2014-07-22 | 2014-11-05 | 苏州硅能半导体科技股份有限公司 | 增强型沟槽式肖特基二极管整流器件及其制造方法 |
| US20160268255A1 (en) * | 2015-03-09 | 2016-09-15 | Robert Bosch Gmbh | Semiconductor device having a trench MOS barrier schottky diode |
| CN106952942A (zh) * | 2017-04-12 | 2017-07-14 | 上海格瑞宝电子有限公司 | 一种p型多晶硅沟槽结构的肖特基二极管及其制备方法 |
| CN108133959A (zh) * | 2017-12-25 | 2018-06-08 | 深圳市晶特智造科技有限公司 | 沟槽三极管及其制作方法 |
| CN110112055A (zh) * | 2019-04-24 | 2019-08-09 | 芜湖启迪半导体有限公司 | 一种用于晶圆表面保护碳膜的去除方法 |
| CN111081758A (zh) * | 2019-11-21 | 2020-04-28 | 北京绿能芯创电子科技有限公司 | 降低导通电阻的SiC MPS结构及制备方法 |
| CN115241062A (zh) * | 2022-09-21 | 2022-10-25 | 深圳芯能半导体技术有限公司 | 一种凸形碳化硅jbs器件及其制备方法、芯片 |
| CN115274435A (zh) * | 2022-09-22 | 2022-11-01 | 深圳芯能半导体技术有限公司 | 一种凸形碳化硅mps器件及其制备方法、芯片 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7491633B2 (en) | High switching speed two mask schottky diode with high field breakdown | |
| US6707127B1 (en) | Trench schottky rectifier | |
| US7397102B2 (en) | Junction barrier schottky with low forward drop and improved reverse block voltage | |
| JP4313190B2 (ja) | ショットキー整流器 | |
| US6998694B2 (en) | High switching speed two mask Schottky diode with high field breakdown | |
| US20090224354A1 (en) | Junction barrier schottky diode with submicron channels | |
| JP2004529506A5 (zh) | ||
| US11222782B2 (en) | Self-aligned implants for silicon carbide (SiC) technologies and fabrication method | |
| CN115241062B (zh) | 一种凸形碳化硅jbs器件及其制备方法、芯片 | |
| KR100297703B1 (ko) | 반절연폴리실리콘(sipos)을이용한전력반도체장치및그제조방법 | |
| US20040211974A1 (en) | Two mask shottky barrier diode with locos structure | |
| US9865700B2 (en) | MOS P-N junction diode with enhanced response speed and manufacturing method thereof | |
| CN115579326A (zh) | 一种半导体集成电路的制造方法 | |
| US7820473B2 (en) | Schottky diode and method of manufacture | |
| CN111415997B (zh) | 一种mos结构沟槽二极管器件及其制造方法 | |
| CN111081758A (zh) | 降低导通电阻的SiC MPS结构及制备方法 | |
| CN113594263A (zh) | 碳化硅二极管及制造方法 | |
| CN114284348A (zh) | 一种终端结构、制作方法以及功率器件 | |
| CN207868205U (zh) | 一种碳化硅二极管器件 | |
| CN217691183U (zh) | 一种新型碳化硅肖特基二极管 | |
| CN102254819A (zh) | 低栅容金属氧化物半导体p-n结二极管结构及其制作方法 | |
| US6852634B2 (en) | Low cost method of providing a semiconductor device having a high channel density | |
| KR100320677B1 (ko) | 사이리스터 소자의 제조방법 | |
| CN114038905A (zh) | 一种肖特基二极管及其制作方法 | |
| CN117650179A (zh) | 一种屏蔽栅场效应晶体管及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |