CN115223868B - 一种高压快恢复二极管及其制备方法 - Google Patents
一种高压快恢复二极管及其制备方法 Download PDFInfo
- Publication number
- CN115223868B CN115223868B CN202211121633.9A CN202211121633A CN115223868B CN 115223868 B CN115223868 B CN 115223868B CN 202211121633 A CN202211121633 A CN 202211121633A CN 115223868 B CN115223868 B CN 115223868B
- Authority
- CN
- China
- Prior art keywords
- type
- groove
- type doped
- doped region
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000011084 recovery Methods 0.000 title claims abstract description 44
- 238000002360 preparation method Methods 0.000 title claims abstract description 12
- 238000000137 annealing Methods 0.000 claims abstract description 90
- 150000002500 ions Chemical class 0.000 claims description 102
- 229910052751 metal Inorganic materials 0.000 claims description 52
- 239000002184 metal Substances 0.000 claims description 52
- 239000002019 doping agent Substances 0.000 claims description 32
- 238000005530 etching Methods 0.000 claims description 23
- 102000004129 N-Type Calcium Channels Human genes 0.000 claims description 22
- 108090000699 N-Type Calcium Channels Proteins 0.000 claims description 22
- 238000000034 method Methods 0.000 claims description 19
- 229920002120 photoresistant polymer Polymers 0.000 claims description 18
- 238000005468 ion implantation Methods 0.000 claims description 6
- 238000002347 injection Methods 0.000 abstract description 13
- 239000007924 injection Substances 0.000 abstract description 13
- 230000005684 electric field Effects 0.000 abstract description 11
- 238000002513 implantation Methods 0.000 description 25
- 229910052796 boron Inorganic materials 0.000 description 18
- -1 boron ions Chemical class 0.000 description 17
- 230000008569 process Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 6
- 238000009792 diffusion process Methods 0.000 description 6
- 230000002829 reductive effect Effects 0.000 description 6
- 239000007769 metal material Substances 0.000 description 5
- 230000003247 decreasing effect Effects 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 229910001092 metal group alloy Inorganic materials 0.000 description 4
- 230000002441 reversible effect Effects 0.000 description 4
- 239000007943 implant Substances 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 239000000243 solution Substances 0.000 description 3
- 238000004528 spin coating Methods 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000002349 favourable effect Effects 0.000 description 2
- 230000000670 limiting effect Effects 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- High Energy & Nuclear Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本申请属于功率器件技术领域，提供了一种高压快恢复二极管及其制备方法，通过在N型外延层的正面形成凹槽，然后向凹槽的底部以及凹槽的侧壁下方注入第一P型掺杂离子后高温退火形成第一P型掺杂区，以预设角度D向凹槽注入第二P型掺杂离子，然后低温退火在凹槽的侧壁形成第二P型掺杂区，其中，第一P型掺杂区的掺杂浓度小于第二P型掺杂区的掺杂浓度，从而使得凹槽底部对肖特基器件的电场屏蔽较弱，凹槽侧壁的阳极注入效率较高，IRM较高，同时满足对肖特基器件的电场屏蔽较高，且对IRM影响较小的条件，实现了快恢复二极管器件的高耐压、低VF、高软度、低IRM的特性。
Description
技术领域
本申请属于功率器件技术领域，尤其涉及一种高压快恢复二极管及其制备方法。
背景技术
快恢复二极管通常有PIN结构的外延构成，在全局或局部载流子寿命控制技术的应用下，降低载流子寿命，使二极管具备快速恢复的特性。该类二极管通常同IGBT并联使用，二极管反向恢复过程中产生的峰值电流通常会使IGBT的开通损耗增加，若外延缓冲层控制不好会导致低的软度，影响IGBT的栅极电压。通常使用全局载流子寿命控制的快速恢复二极管的正向开启压降（VF）越高即阳极注入效率低，反向峰值电流（IRM）相对小，对IGBT的影响越小，但二极管的损耗增加。
MPS快速恢复二极管由于融合肖特基和PIN结构，在不提升正向VF的情况下，降低了阳极注入效率，具备制造低VF，低IRM和高压快速恢复二极管的条件，但由于肖特基结在没有很好的电场屏蔽下漏电较大，为获得较好的电场屏蔽效应，需制备高浓P结，对肖特基结区进行耗尽，同时提升了阳极注入效率，因此目前制备高压MPS快速恢复二极管存在较高的难度。
发明内容
本申请的目的在于提供一种高压快恢复二极管及其制备方法，旨在解决目前的快速恢复二极管结构无法同时满足较低的VF以及较低的阳极注入效率的问题。
本申请实施例第一方面提供了一种高压快恢复二极管的制备方法，所述制备方法包括：
在N型外延层的正面形成氧化层，并在光刻胶的保护下刻蚀所述氧化层和所述N型外延层，以在所述N型外延层的正面形成凹槽；
向所述凹槽的底部以及所述凹槽的侧壁下方注入第一P型掺杂离子，并在第一退火条件下进行退火处理，以在所述凹槽的底部形成第一P型掺杂区，在所述第一P型掺杂区与所述N型外延层之间的界面处形成N型沟道区；其中，所述第一P型掺杂区包围于所述凹槽的底部；
以预设角度D向所述凹槽注入第二P型掺杂离子；其中，D=arctan（A/（B+C）），A为所述凹槽的宽度，B为所述氧化层的厚度，C为所述凹槽的深度；
去除所述氧化层，并在第二退火条件下进行退火处理，以在所述凹槽的侧壁形成第二P型掺杂区；其中，所述第二退火条件中的退火温度小于所述第一退火条件中的退火温度，所述第二P型掺杂区的掺杂浓度大于所述第一P型掺杂区的掺杂浓度；
在所述凹槽两侧形成肖特基金属层，并在所述凹槽的底部和侧壁形成欧姆金属层；
在所述N型外延层的背面形成阴极金属层。
在一个实施例中，所述以预设角度D向所述凹槽注入第二P型掺杂离子的步骤之后还包括：
向所述凹槽的侧壁上方注入第三P型掺杂离子，以在所述凹槽的侧壁上方形成第三P型掺杂区；所述第三P型掺杂区的掺杂浓度大于所述第二P型掺杂区的掺杂浓度。
在一个实施例中，所述向所述凹槽的侧壁上方注入第三P型掺杂离子的步骤包括：
向所述N型外延层的正面、所述凹槽的底部以及所述凹槽的侧壁下方形成第二刻蚀掩膜确定第三P型离子掺杂区域；
在所述第二刻蚀掩膜的保护下向所述凹槽的侧壁上方注入第三P型掺杂离子；
去除所述第二刻蚀掩膜和所述氧化层，并在所述第二退火条件下进行退火处理。
在一个实施例中，所述第二P型掺杂离子的注入剂量至少为所述第一P型掺杂离子的注入剂量的10倍。
在一个实施例中，所述第一退火条件中的退火温度为1050℃-1200℃，所述第一退火条件中的退火时间为100分钟-600分钟；
所述第二退火条件中的退火温度为800℃-1000℃，所述第二退火条件中的退火时间为30分钟-90分钟。
在一个实施例中，所述第一P型掺杂离子的注入角度小于45°。
在一个实施例中，所述凹槽的侧壁下方形成的所述第一P型掺杂区与所述凹槽的底部之间的距离小于所述凹槽的深度的二分之一。
本申请实施例第二方面还提供了一种高压快恢复二极管，所述高压快恢复二极管包括：
N型外延层，其中，所述N型外延层的正面设有凹槽；
第一P型掺杂区，包围于所述N型外延层的凹槽底部；
N型沟道区，设于所述第一P型掺杂区与所述N型外延层之间；
第二P型掺杂区，位于所述凹槽的侧面，且所述第二P型掺杂区与所述凹槽的底面之间的夹角为E=90°+D；其中，D为所述第二P型掺杂区中的离子注入角度，所述第二P型掺杂区的掺杂浓度大于所述第一P型掺杂区的掺杂浓度；
肖特基金属层，位于所述N型外延层的正面，且位于所述凹槽两侧；
欧姆金属层，位于所述凹槽内；
阴极金属层，位于所述N型外延层的背面。
在一个实施例中，所述高压快恢复二极管还包括：
第三P型掺杂区，设于所述凹槽的侧壁，且位于所述第一P型掺杂区与所述第二P型掺杂区之间；其中，所述第三P型掺杂区的掺杂浓度大于所述第二P型掺杂区的掺杂浓度。
在一个实施例中，所述第二P型掺杂区的横截面形状为平行四边形。
本申请提供的一种高压快恢复二极管及其制备方法中，通过在N型外延层的正面形成凹槽，然后向凹槽的底部以及凹槽的侧壁下方注入第一P型掺杂离子后高温退火形成第一P型掺杂区，以预设角度D向凹槽注入第二P型掺杂离子，然后低温退火在凹槽的侧壁形成第二P型掺杂区，其中，第一P型掺杂区的掺杂浓度小于第二P型掺杂区的掺杂浓度，从而使得凹槽底部对肖特基器件的电场屏蔽较弱，凹槽侧壁的阳极注入效率较高，IRM较高，同时满足对肖特基器件的电场屏蔽较高，且对IRM影响较小的条件，实现了快恢复二极管器件的高耐压、低VF、高软度、低IRM的特性。
附图说明
图1是本申请实施例提供的一种高压快恢复二极管的制备方法的流程示意图。
图2是本申请实施例提供的形成凹槽110的示意图。
图3是本申请实施例提供的形成第一P型掺杂区310的示意图。
图4是本申请实施例提供的形成第二P型掺杂区320的示意图。
图5是本申请实施例提供的P型掺杂区与N型外延层的掺杂浓度的示意图一。
图6是本申请实施例提供的高压快恢复二极管的结构示意图一。
图7是本申请实施例提供的形成第三P型掺杂区330的结构示意图。
图8是本申请实施例提供的P型掺杂区与N型外延层的掺杂浓度的示意图二。
图9是本申请实施例提供的高压快恢复二极管的结构示意图二。
具体实施方式
为了使本申请的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本申请进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本申请，并不用于限定本申请。
需要说明的是，当元件被称为“固定于”或“设置于”另一个元件，它可以直接在另一个元件上或者间接在该另一个元件上。当一个元件被称为是“连接于”另一个元件，它可以是直接连接到另一个元件或间接连接至该另一个元件上。
需要理解的是，术语“长度”、“宽度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。
此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本申请的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
快恢复二极管通常有PIN结构的外延构成，在全局或局部载流子寿命控制技术的应用下，降低载流子寿命，使二极管具备快速恢复的特性。该类二极管通常同IGBT并联使用，二极管反向恢复过程中产生的峰值电流通常会使IGBT的开通损耗增加，若外延缓冲层控制不好会导致低的软度，影响IGBT的栅极电压。通常使用全局载流子寿命控制的快速恢复二极管正向开启压降VF越高即阳极注入效率低，反向峰值电流IRM相对小，对IGBT的影响越小，但二极管的损耗增加。
MPS快速恢复二极管，由于融合肖特基和PIN结构，在不提升正向VF的情况下，降低了阳极注入效率，具备制造低VF，低IRM和高软度快速恢复二极管的条件，但由于肖特基结在没有很好的电场屏蔽下漏电较大，为获得较好的电场屏蔽效应，需制备高浓P结，对肖特基结区进行耗尽，同时提升了阳极注入效率，因此很难制备高压MPS快速恢复二极管。
本申请实施例提供了一种高压快恢复二极管的制备方法，参见图1所示，本实施例中的制备方法包括步骤S100至步骤S600。
在步骤S100中，在N型外延层的正面形成氧化层，并在第一刻蚀掩膜的保护下刻蚀所述氧化层和所述N型外延层，以在所述N型外延层的正面形成凹槽。
在本实施例中，结合图2所示，首先在N型外延层100的正面通过外延生长形成氧化层200，然后在氧化层200表面形成第一刻蚀掩膜，用于定义出刻蚀区域，并对该刻蚀区域进行刻蚀处理，刻蚀深度直至N型外延层100内，从而在N型外延层100的正面形成凹槽110。
在一个具体应用实施例中，可以通过对N型外延层100的正面进行氧化的方式在N型外延层100的正面形成氧化层200，然后在氧化层200的表面旋涂光刻胶，光刻显影确定刻蚀区域，然后采用干法刻蚀氧化层200及N型外延层100的方式在N型外延层100的正面形成凹槽110。
在具体应用中，如图2所示，凹槽110的沟槽宽度、沟槽深度及氧化层200的厚度决定后期倾角注入的角度，目前离子注入机倾角注入角度不大于45℃，同时影响后期高温退火温度及时长，需根据工艺条件择取。
在一个具体应用实施例中，N型外延层100可以为N型硅层。
在一个具体应用实施例中，凹槽110的沟槽深度至少为N型外延层100的厚度的一半。
在步骤S200中，向所述凹槽的底部以及所述凹槽的侧壁下方注入第一P型掺杂离子，并在第一退火条件下进行退火处理，以在所述凹槽的底部形成第一P型掺杂区，在所述第一P型掺杂区与所述N型外延层之间的界面处形成N型沟道区。
在本实施例中，结合图3所示，在氧化层200以及其上方的第一刻蚀掩膜的保护下向凹槽110的底部以及侧壁下方注入第一P型掺杂离子，然后在第一退火条件下进行退火处理，从而在凹槽110的底部区域形成第一P型掺杂区310，该底部区域包括以凹槽110的底部平面以及凹槽110的侧壁下方为中心的区域，且该底部区域与N型外延层100之间的界面呈弧形。
具体的，通过退火处理使得第一P型掺杂区310中的第一P型掺杂离子扩散，第一P型掺杂离子扩散至N型外延层100中使得第一P型掺杂离子扩散达到的均形成第一P型掺杂区310，第一P型掺杂区310以凹槽110的底部平面以及凹槽110的侧壁下方为中心，其浓度逐渐递减至与N型外延层100的交界处，并在第一P型掺杂区310和N型外延层100的交界处形成N型沟道区120。
在一个具体应用实施例中，第一P型掺杂离子可以为硼离子。
具体应用中，在氧化层200以及其上方的第一刻蚀掩膜的保护下向凹槽110的底部进行常规硼离子注入，硼离子注入至凹槽110的底部以及部分侧壁下方，然后在第一退火条件下进行高温退火处理，促使注入的硼离子扩散，此时，凹槽110的底部平面处的硼离子的浓度较高，然后其浓度依次递减至突变的PN结处。
具体应用实施例中，通过向凹槽110的底部注入硼离子，此时注入硼离子的区域为第一P型掺杂区310，其与N型外延层100形成PN结，且第一P型掺杂区310和N型外延层100的交界处形成N型沟道区120，通过匹配硼离子的退火温度和退火时间，可以控制N型沟道区120的宽度。
在一个具体应用实施例中，通过匹配硼离子的退火温度和退火时间，可以控制N型沟道区120的宽度为1-3um。
在一个具体应用实施例中，第一P型掺杂区310包围凹槽110的底部，且凹槽110的侧壁上方的掺杂类型依然保持为N型，用于留作后续制备肖特基结区。
在一个具体应用实施例中，第一P型掺杂区310中掺杂浓度与凹槽110的底部之间的距离呈反比例关系，即越靠近凹槽110的底部，其掺杂浓度越高，直至与N型外延层100之间的突变PN结311处的第一P型掺杂离子的浓度最低
在一个具体应用实施例中，第一P型掺杂离子的注入剂量为1*1012-1*1013min-1*cm-2，第一P型掺杂离子的注入能量为20-120KeV。
在步骤S300中，以预设角度D向所述凹槽注入第二P型掺杂离子。
在本实施例中，第二P型掺杂离子的注入角度D=arctan（A/（B+C）），A为凹槽110的宽度，B为氧化层200的厚度，C为凹槽110的深度。
在具体应用中，由于第二P型掺杂离子的注入角度D大于0，第二P型掺杂区在退火处理前的横截面形状为平行四边形。
在步骤S400中，去除所述氧化层，并在第二退火条件下进行退火处理，以在所述凹槽的侧壁形成第二P型掺杂区。
在本实施例中，第二P型掺杂区320的掺杂浓度大于第一P型掺杂区310的掺杂浓度，结合图4所示，通过在凹槽110的侧壁注入第二P型掺杂离子形成第二P型掺杂区320作为高浓度P型掺杂离子的注入区。
具体的，第二P型掺杂离子可以与第一P型掺杂离子相同，例如第二P型掺杂离子与第一P型掺杂离子同为硼离子；或者第二P型掺杂离子可以与第一P型掺杂离子不同，例如第二P型掺杂离子为硼离子，第一P型掺杂离子为铝离子。
在本实施例中，第二P型掺杂离子的注入剂量大于第一P型掺杂离子的注入剂量，第二P型掺杂离子的离子注入深度小于第一P型掺杂离子的离子注入深度。
在一个具体应用实施例中，第二退火条件中的退火温度小于第一退火条件中的退火温度，第二P型掺杂离子的离子扩散深度小于第一P型掺杂离子的离子扩散深度。
在一个具体应用实施例中，可以通过在N型外延层100的正面、凹槽110的底部旋涂光刻胶作为第二刻蚀掩膜，然后在曝光后确定第二P型离子掺杂区域的图案，用以注入第二P型掺杂离子，使得第二P型掺杂离子注入至凹槽110的整个侧壁，且凹槽110的侧壁与凹槽110的底面之间的区域同时注入了第一P型掺杂离子和第二P型掺杂离子。
在一个具体应用实施例中，第二刻蚀掩膜的厚度为0.1-1.0μm。
在一个具体应用实施例中，旋涂光刻胶后，胶厚0.1-1.0μm，此时凹槽110的底部被光刻胶完全覆盖；调整曝光强度，使凹槽110的侧壁露出，此时光刻胶同表面氧化层200一起用作高浓度硼离子的注入阻挡层。
在一个具体应用实施例中，通过调整注入角度进行第二P型掺杂离子的注入，第二P型掺杂离子的注入剂量大于第一P型掺杂离子的注入剂量，使得在凹槽110的侧壁形成高掺杂浓度的注入区，以屏蔽肖特基器件的部分电场强度。
在一个具体应用实施例中，第二P型掺杂离子的注入剂量至少为第一P型掺杂离子的注入剂量的10倍。
在一个具体应用实施例中，第二P型掺杂离子的注入剂量为1*1013-8*1014 min-1*cm-2，第二P型掺杂离子的注入能量为60-120KeV。
在一个具体应用实施例中，在去除第二刻蚀掩膜和氧化层200后在第二退火条件下进行退火处理，激活第二P型掺杂离子，使得在凹槽110的侧壁形成高掺杂浓度的第二P型掺杂区320。
在一个具体应用实施例中，去除光刻胶及氧化层，经过800-1000℃，30-90分钟的低温退火，激活高浓度硼离子掺杂区，形成如图4所示的结构，即凹槽110的侧壁由高掺杂浓度的第二P型掺杂区320，底部由掺杂浓度较低的第一P型掺杂区310构成，形成高低两种掺杂浓度的注入区。
第二P型掺杂区320、第一P型掺杂区310浓度关系如图5所示，纵轴为掺杂浓度，横轴为由凹槽110的侧壁向N型外延层100的方向，结合图5所示，第二P型掺杂区320组成凹槽110的侧壁注入区，其掺杂浓度位于较高的水平，然后在第二P型掺杂区320和第一P型掺杂区310交界处，掺杂浓度陡然下降，第一P型掺杂区310中掺杂浓度与凹槽110的底部之间的距离呈反比例关系，即越靠近凹槽110的底部，其掺杂浓度越高，直至与N型外延层100之间的突变PN结311处的第一P型掺杂离子的浓度最低，此处的第一P型掺杂离子的掺杂浓度小于N型外延层100中的N型掺杂离子的掺杂浓度。
在步骤S500中，在所述凹槽两侧形成肖特基金属层，并在所述凹槽的底部和侧壁形成欧姆金属层。
在本实施例中，结合图6所示，通过在凹槽100的两侧的N型外延层100以及第二P型掺杂区320上形成肖特基金属层410，并在凹槽110的底部和侧壁形成欧姆金属层420，保证肖特基金属层410覆盖第二P型掺杂区320，防止欧姆金属层420与N型沟道区120接触形成欧姆接触，避免影响对器件的漏电流的控制。
在一个具体应用实施例中，肖特基金属层410和欧姆金属层420连接，用于覆盖凹槽110的两个拐角，且欧姆金属层420的上表面与第二P型掺杂区320的上表面齐平。
在一个具体应用实施例中，沉积肖特基金属材料，并蚀刻掉侧壁及底部的肖特基金属材料，保留N型外延层100的顶部的肖特基金属层410，同时需保证肖特基金属层410覆盖第二P型掺杂区320，防止后面的欧姆金属层420同N型沟道区120形成欧姆接触，不利于漏电流的控制，经短暂的肖特基金属合金沉积后沉积欧姆金属材料，并做欧姆金属合金，形成图6所示的器件结构。
在步骤S600中，在所述N型外延层的背面形成阴极金属层。
在本实施例中，结合图6所示，在N型外延层100的背面沉积阴极金属材料形成阴极金属层510。
在本实施例中，通过上述制备方法所制备的高压快恢复二极管中，其凹槽110底部的第一P型掺杂区310的阳极注入效率低，凹槽110的侧壁的P型掺杂区的阳极注入效率适中，使得高压快恢复二极管的IRM降低，并提升软度因子，但对肖特基器件部分的电场屏蔽较弱。
进一步地，通过在凹槽110的侧壁上方形成较高掺杂浓度的第二P型掺杂区320，使其具有较高的阳极注入效率，但面积占比小，对IRM影响小，同时可以屏蔽肖特基器件部分的电场强度；肖特基器件部分的存在可以进一步降低阳极注入效率，同时提升器件的软度。因此，上述制备方法所制备的高压快恢复二极管可以获得高耐压，低VF，高软度，低IRM的特性。
在一个实施例中，第一P型掺杂离子的注入剂量为1*1012-1*1013 min-1*cm-2，第一P型掺杂离子的注入能量为20-120KeV；第二P型掺杂离子的注入剂量为1*1013-1*1014 min-1*cm-2，第二P型掺杂离子的注入能量为60-200KeV。
在一个实施例中，第一退火条件中的退火时间大于第二退火条件中的退火时间。
在一个实施例中，第一退火条件中的退火温度为1050℃-1200℃，所述第一退火条件中的退火时间为100分钟-600分钟；第二退火条件中的退火温度为800℃-1000℃，所述第二退火条件中的退火时间为30分钟-90分钟。
在本实施例中，通过设置第一退火条件中的退火时间大于第二退火条件中的退火时间，可以降低第二P型掺杂离子的扩散深度，此时，第二P型掺杂区320的厚度小于第一P型掺杂区310的厚度。
在一个具体应用实施例中，在步骤S300之后还包括步骤S310。
在步骤S310中，向所述凹槽的侧壁上方注入第三P型掺杂离子，以在所述凹槽的侧壁上方形成第三P型掺杂区；所述第三P型掺杂区的掺杂浓度大于所述第二P型掺杂区的掺杂浓度。
在一个具体应用实施例中，第三P型掺杂区330的掺杂浓度至少为第一P型掺杂区310的掺杂浓度的100倍。
具体的，第一P型掺杂区310、第二P型掺杂区320、第三P型掺杂区330的掺杂浓度逐渐增加，其掺杂浓度至少为前一P型掺杂区的掺杂浓度的10倍。
在一个实施例中，步骤S310中，向所述凹槽的侧壁上方注入第三P型掺杂离子，并在第二退火条件下进行退火处理的步骤包括步骤S311至步骤S313。
在步骤S311中，向所述N型外延层的正面、所述凹槽的底部以及所述凹槽的侧壁下方形成第二刻蚀掩膜确定第三P型离子掺杂区域。
在本实施例中，可以通过在N型外延层100的正面、凹槽110的底部以及凹槽110的侧壁下方旋涂光刻胶作为第二刻蚀掩膜，然后在曝光后确定第三P型离子掺杂区域的图案，用以注入第三P型掺杂离子。
在一个具体应用实施例中，第二刻蚀掩膜的厚度为0.1-1.0μm。
在一个具体应用实施例中，旋涂光刻胶后，胶厚0.1-1.0μm，此时凹槽110被光刻胶完全覆盖；调整曝光强度，使凹槽110的侧壁PN结处保留光刻胶，即该处上方光刻胶被曝光，经光刻胶固化后，下部保留光刻胶，同表面氧化层200一起用作高浓度硼离子的注入阻挡层。
在步骤S312中，在所述第二刻蚀掩膜的保护下向所述凹槽的侧壁上方注入第三P型掺杂离子。
在本实施例中，通过调整注入角度进行第三P型掺杂离子的注入，第三P型掺杂离子的注入剂量大于第二P型掺杂离子的注入剂量。
在一个具体应用实施例中，第三P型掺杂离子的注入剂量为1*1014-8*1015 min-1*cm-2，第三P型掺杂离子的注入能量为60-120KeV。
在步骤S313中，去除所述第二刻蚀掩膜和所述氧化层，并在所述第二退火条件下进行退火处理。
在本实施例中，在去除第二刻蚀掩膜和氧化层200后在第二退火条件下进行退火处理，激活第二P型掺杂离子和第三P型掺杂离子，使得在凹槽110的侧壁形成高掺杂浓度的第三P型掺杂区330以及中等掺杂浓度的第二P型掺杂区320。
在一个具体应用实施例中，去除光刻胶及氧化层，经过800-1000℃，30-90分钟的低温退火，激活中高浓度硼离子掺杂区，形成如图7所示的结构，即侧壁由高掺杂浓度的第三P型掺杂区330以及中等掺杂浓度的第二P型掺杂区320组成，底部由掺杂浓度较低的第一P型掺杂区310构成，形成三种注入区。
此时，第三P型掺杂区330、第二P型掺杂区320、第一P型掺杂区310浓度关系如图8所示，结合图8所示，第三P型掺杂区330、第二P型掺杂区320组成凹槽110的侧壁注入区321，其掺杂浓度逐渐下降，第一P型掺杂区310中掺杂浓度与凹槽110的底部之间的距离呈反比例关系，即越靠近凹槽110的底部，其掺杂浓度越高，直至与N型外延层100之间的突变PN结311处的第一P型掺杂离子的浓度最低，此处的第一P型掺杂离子的掺杂浓度小于N型外延层100中的N型掺杂离子的掺杂浓度。
在一个具体应用实施例中，在步骤S310的基础上，在所述凹槽两侧形成肖特基金属层，并在所述凹槽的底部和侧壁形成欧姆金属层，并在所述N型外延层的背面形成阴极金属层。
具体的，结合图9所示，通过在凹槽110的两侧的N型外延层100以及第三P型掺杂区330上形成肖特基金属层410，并在凹槽110的底部和侧壁形成欧姆金属层420，保证肖特基金属层410覆盖第三P型掺杂区330，防止欧姆金属层420与N型沟道区120接触形成欧姆接触，避免影响对器件的漏电流的控制。
在一个具体应用实施例中，肖特基金属层410和欧姆金属层420连接，用于覆盖凹槽110的两个拐角，且欧姆金属层420的上表面与第三P型掺杂区330的上表面齐平。
在一个具体应用实施例中，沉积肖特基金属材料，并蚀刻掉侧壁及底部的肖特基金属材料，保留N型外延层100的顶部的肖特基金属层410，同时需保证肖特基金属层410覆盖第三P型掺杂区330，防止后面的欧姆金属层420同N型沟道区120形成欧姆接触，不利于漏电流的控制，经短暂肖特基金属合金后沉积欧姆金属材料，并做欧姆金属合金，形成图9所示的器件结构。
在一个实施例中，第二P型掺杂离子的扩散深度至少小于第一P型掺杂离子的扩散深度的一半。
在一个实施例中，第一P型掺杂离子的注入角度小于45°。
在一个实施例中，凹槽110的侧壁下方形成的第一P型掺杂区310与凹槽110的底部之间的距离小于凹槽110的深度的二分之一。
在一个实施例中，清除器件的顶部的氧化层110后，分别制备肖特基接触及欧姆接触，形成MPS结构，然后可以根据实际工艺条件进行扩铂或电子辐照，使MPS二极管具备快速恢复特性。
本申请实施例还提供了一种高压快恢复二极管，该高压快恢复二极管采用如上述任一项实施例的制备方法所制备。
本申请实施例还提供了一种高压快恢复二极管，结合图6所示，高压快恢复二极管包括：N型外延层100、第一P型掺杂区310、N型沟道区120、第二P型掺杂区320、肖特基金属层410、欧姆金属层420、阴极金属层510。
具体的， N型外延层100的正面设有凹槽；第一P型掺杂区310包围于N型外延层100的凹槽底部；N型沟道区120设于第一P型掺杂区310与N型外延层100之间；第二P型掺杂区320设于凹槽的侧壁；肖特基金属层410位于N型外延层100的正面，且位于凹槽两侧；欧姆金属层420位于凹槽内；阴极金属层510位于N型外延层100的背面。
在本实施例中，第二P型掺杂区320与所述凹槽的底面之间的夹角为E=90°+D；其中，D为第二P型掺杂区320中的离子注入角度，第二P型掺杂区320的掺杂浓度大于第一P型掺杂区310的掺杂浓度。
具体的，第二P型掺杂区320、第一P型掺杂区310浓度关系如图5所示，结合图5所示，第二P型掺杂区320组成凹槽的侧壁注入区，凹槽的侧壁注入区的掺杂浓度保持在同一浓度水平上，然后在与第一P型掺杂区310的交界处其掺杂浓度陡然下降，第一P型掺杂区310中掺杂浓度与凹槽的底部之间的距离呈反比例关系，即越靠近凹槽的底部，其掺杂浓度越高，直至与N型外延层100之间的突变PN结311处的第一P型掺杂离子的浓度最低，此处的第一P型掺杂离子的掺杂浓度小于N型外延层100中的N型掺杂离子的掺杂浓度。
具体的，第一P型掺杂区310与N型外延层100形成PN结，且第一P型掺杂区310和N型外延层100的交界处形成N型沟道区120，通过匹配硼离子的退火温度和退火时间，可以控制N型沟道区120的宽度。
在一个具体应用实施例中，N型沟道区120的宽度为1-3um。
在一个具体应用实施例中，凹槽的沟槽深度至少为N型外延层100的厚度的一半。
在一个具体应用实施例中，肖特基金属层410覆盖第二P型掺杂区320，防止后面的欧姆金属层420同N型沟道区120形成欧姆接触，不利于漏电流的控制。
在一个实施例中，第二P型掺杂区320的横截面形状为平行四边形，第二P型掺杂区320与凹槽的底面之间的夹角为E=90°+D。
在本实施例中， D=arctan（A/（B+C）），A为凹槽的宽度，B为注入第二P型掺杂离子时覆盖于N型外延层100表面的氧化层的厚度，C为所述凹槽的深度。
在一个实施例中，结合图9所示，高压快恢复二极管还可以第三P型掺杂区330，第三P型掺杂区330设于凹槽的侧壁，且位于第一P型掺杂区310与第二P型掺杂区320之间。
在本实施例中，第三P型掺杂区330、第二P型掺杂区320、第一P型掺杂区310的掺杂浓度逐渐减小，具体的，第三P型掺杂区330、第二P型掺杂区320、第一P型掺杂区310浓度关系如图8所示，结合图8所示，第三P型掺杂区330、第二P型掺杂区320组成凹槽的侧壁注入区321，其掺杂浓度逐渐下降，第一P型掺杂区310中掺杂浓度与凹槽的底部之间的距离呈反比例关系，即越靠近凹槽的底部，其掺杂浓度越高，直至与N型外延层100之间的突变PN结311处的第一P型掺杂离子的浓度最低，此处的第一P型掺杂离子的掺杂浓度小于N型外延层100中的N型掺杂离子的掺杂浓度。
具体的，第一P型掺杂区310与N型外延层100形成PN结，且第一P型掺杂区310和N型外延层100的交界处形成N型沟道区120，通过匹配硼离子的退火温度和退火时间，可以控制N型沟道区120的宽度。
在一个具体应用实施例中，肖特基金属层410覆盖第三P型掺杂区330，防止后面的欧姆金属层420同N型沟道区120形成欧姆接触，不利于漏电流的控制。
在一个实施例中，阴极金属层510为Ni/Ti/Ni/Ag 叠层材料。
本申请实施例提供的一种高压快恢复二极管及其制备方法中，通过在N型外延层的正面形成凹槽，然后向凹槽的底部以及凹槽的侧壁下方注入第一P型掺杂离子后高温退火形成第一P型掺杂区，以预设角度D向凹槽注入第二P型掺杂离子，然后低温退火在凹槽的侧壁形成第二P型掺杂区，其中，第一P型掺杂区的掺杂浓度小于第二P型掺杂区的掺杂浓度，从而使得凹槽底部对肖特基器件的电场屏蔽较弱，凹槽侧壁的阳极注入效率较高，IRM较高，同时满足对肖特基器件的电场屏蔽较高，且对IRM影响较小的条件，实现了快恢复二极管器件的高耐压、低VF、高软度、低IRM的特性。
所属领域的技术人员可以清楚地了解到，为了描述的方便和简洁，仅以上述各掺杂区区的划分进行举例说明，实际应用中，可以根据需要而将上述功能区分配由不同的掺杂区完成，即将所述装置的内部结构划分成不同的掺杂区，以完成以上描述的全部或者部分功能。
实施例中的各掺杂区可以集成在一个功能区中，也可以是各个掺杂区单独物理存在，也可以两个或两个以上掺杂区集成在一个功能区中，上述集成的功能区既可以采用同种掺杂离子实现，也可以采用多种掺杂离子共同实现。另外，各掺杂区的具体名称也只是为了便于相互区分，并不用于限制本申请的保护范围。上述器件的制备方法中的中掺杂区的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。
以上所述实施例仅用以说明本申请的技术方案，而非对其限制；尽管参照前述实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的精神和范围，均应包含在本申请的保护范围之内。
Claims (10)
1.一种高压快恢复二极管的制备方法，其特征在于，所述制备方法包括：
在N型外延层的正面形成氧化层，并在光刻胶的保护下刻蚀所述氧化层和所述N型外延层，以在所述N型外延层的正面形成凹槽；
向所述凹槽的底部以及所述凹槽的侧壁下方注入第一P型掺杂离子，并在第一退火条件下进行退火处理，以在所述凹槽的底部形成第一P型掺杂区，在所述第一P型掺杂区与所述N型外延层之间的界面处形成N型沟道区；其中，所述第一P型掺杂区包围于所述凹槽的底部；
以预设角度D向所述凹槽注入第二P型掺杂离子；其中，D=arctan（A/（B+C）），A为所述凹槽的宽度，B为所述氧化层的厚度，C为所述凹槽的深度；
去除所述氧化层，并在第二退火条件下进行退火处理，以在所述凹槽的侧壁形成第二P型掺杂区；其中，所述第二退火条件中的退火温度小于所述第一退火条件中的退火温度，所述第二P型掺杂区的掺杂浓度大于所述第一P型掺杂区的掺杂浓度；
在所述凹槽两侧形成肖特基金属层，并在所述凹槽的底部和侧壁形成欧姆金属层；其中，所述肖特基金属层位于所述N型外延层的正面；
在所述N型外延层的背面形成阴极金属层。
2.如权利要求1所述的制备方法，其特征在于，所述以预设角度D向所述凹槽注入第二P型掺杂离子的步骤之后还包括：
向所述凹槽的侧壁上方注入第三P型掺杂离子，以在所述凹槽的侧壁上方形成第三P型掺杂区；所述第三P型掺杂区的掺杂浓度大于所述第二P型掺杂区的掺杂浓度。
3.如权利要求2所述的制备方法，其特征在于，所述向所述凹槽的侧壁上方注入第三P型掺杂离子的步骤包括：
向所述N型外延层的正面、所述凹槽的底部以及所述凹槽的侧壁下方形成第二刻蚀掩膜确定第三P型离子掺杂区域；
在所述第二刻蚀掩膜的保护下向所述凹槽的侧壁上方注入第三P型掺杂离子；
去除所述第二刻蚀掩膜和所述氧化层，并在所述第二退火条件下进行退火处理。
4.如权利要求1所述的制备方法，其特征在于，所述第二P型掺杂离子的注入剂量至少为所述第一P型掺杂离子的注入剂量的10倍。
5.如权利要求1所述的制备方法，其特征在于，所述第一退火条件中的退火温度为1050℃-1200℃，所述第一退火条件中的退火时间为100分钟-600分钟；
所述第二退火条件中的退火温度为800℃-1000℃，所述第二退火条件中的退火时间为30分钟-90分钟。
6.如权利要求1所述的制备方法，其特征在于，所述第一P型掺杂离子的注入角度小于45°。
7.如权利要求1所述的制备方法，其特征在于，所述凹槽的侧壁下方形成的所述第一P型掺杂区与所述凹槽的底部之间的距离小于所述凹槽的深度的二分之一。
8.一种高压快恢复二极管，其特征在于，所述高压快恢复二极管包括：
N型外延层，其中，所述N型外延层的正面设有凹槽；
第一P型掺杂区，包围于所述N型外延层的凹槽底部；
N型沟道区，设于所述第一P型掺杂区与所述N型外延层之间；
第二P型掺杂区，位于所述凹槽的侧面，且所述第二P型掺杂区与所述凹槽的底面之间的夹角为E=90°+D；其中，D为所述第二P型掺杂区中的离子注入角度，所述第二P型掺杂区的掺杂浓度大于所述第一P型掺杂区的掺杂浓度；
肖特基金属层，位于所述N型外延层的正面，且位于所述凹槽两侧；其中，所述肖特基金属层位于所述N型外延层的正面；
欧姆金属层，位于所述凹槽内；
阴极金属层，位于所述N型外延层的背面。
9.如权利要求8所述的高压快恢复二极管，其特征在于，所述高压快恢复二极管还包括：
第三P型掺杂区，设于所述凹槽的侧壁，且位于所述第一P型掺杂区与所述第二P型掺杂区之间；其中，所述第三P型掺杂区的掺杂浓度大于所述第二P型掺杂区的掺杂浓度。
10.如权利要求9所述的高压快恢复二极管，其特征在于，所述第二P型掺杂区的横截面形状为平行四边形。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211121633.9A CN115223868B (zh) | 2022-09-15 | 2022-09-15 | 一种高压快恢复二极管及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211121633.9A CN115223868B (zh) | 2022-09-15 | 2022-09-15 | 一种高压快恢复二极管及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN115223868A CN115223868A (zh) | 2022-10-21 |
| CN115223868B true CN115223868B (zh) | 2023-01-03 |
Family
ID=83617809
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211121633.9A Active CN115223868B (zh) | 2022-09-15 | 2022-09-15 | 一种高压快恢复二极管及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115223868B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116454119A (zh) * | 2023-06-15 | 2023-07-18 | 广东巨风半导体有限公司 | 一种快恢复二极管及其制备方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109148605A (zh) * | 2017-06-19 | 2019-01-04 | 宁波比亚迪半导体有限公司 | 快恢复二极管及制备方法、电子设备 |
| CN111799338A (zh) * | 2020-07-27 | 2020-10-20 | 西安电子科技大学 | 一种沟槽型SiC JBS二极管器件及其制备方法 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6252288B1 (en) * | 1999-01-19 | 2001-06-26 | Rockwell Science Center, Llc | High power trench-based rectifier with improved reverse breakdown characteristic |
| US7186609B2 (en) * | 1999-12-30 | 2007-03-06 | Siliconix Incorporated | Method of fabricating trench junction barrier rectifier |
| CN101924137B (zh) * | 2009-06-12 | 2012-07-04 | 万国半导体股份有限公司 | 纳米管半导体器件及其制备方法 |
| CN106298512B (zh) * | 2016-09-22 | 2024-05-14 | 全球能源互联网研究院 | 一种快恢复二极管及其制备方法 |
| CN107359117B (zh) * | 2017-07-13 | 2020-03-27 | 深圳市金誉半导体有限公司 | 高压快恢复pin二极管及其制造方法 |
| CN109192787B (zh) * | 2018-07-19 | 2021-07-13 | 东南大学 | 一种具有两极肖特基控制的凹槽型阳极frd及制造方法 |
| US20200321478A1 (en) * | 2019-04-05 | 2020-10-08 | AZ Power, Inc | Trench junction barrier schottky diode with voltage reducing layer and manufacturing method thereof |
| CN114093929A (zh) * | 2021-11-13 | 2022-02-25 | 深圳芯能半导体技术有限公司 | 一种应用于mps二极管的外延片结构及mps二极管 |
| CN114300543B (zh) * | 2022-03-10 | 2022-06-07 | 安建科技(深圳)有限公司 | 一种电子抽取型续流二极管器件及其制备方法 |
| CN114628499A (zh) * | 2022-05-17 | 2022-06-14 | 成都功成半导体有限公司 | 一种带有沟槽的碳化硅二极管及其制备方法 |
-
2022
- 2022-09-15 CN CN202211121633.9A patent/CN115223868B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109148605A (zh) * | 2017-06-19 | 2019-01-04 | 宁波比亚迪半导体有限公司 | 快恢复二极管及制备方法、电子设备 |
| CN111799338A (zh) * | 2020-07-27 | 2020-10-20 | 西安电子科技大学 | 一种沟槽型SiC JBS二极管器件及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN115223868A (zh) | 2022-10-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3413250B2 (ja) | 半導体装置及びその製造方法 | |
| US6420225B1 (en) | Method of fabricating power rectifier device | |
| US20010035560A1 (en) | Diode and method for manufacturing the same | |
| JP2016197753A (ja) | 改良されたショットキー整流器 | |
| CN111430453B (zh) | 一种反向恢复特性好的rc-igbt芯片及其制造方法 | |
| CN213340375U (zh) | 功率器件 | |
| CN115223868B (zh) | 一种高压快恢复二极管及其制备方法 | |
| CN111211168B (zh) | 一种rc-igbt芯片及其制造方法 | |
| CN115274435B (zh) | 一种凸形碳化硅mps器件及其制备方法、芯片 | |
| CN111755503A (zh) | 一种可变横向掺杂的终端结构及其制作方法 | |
| CN110970485A (zh) | 载子注入控制快恢复二极管结构及制造方法 | |
| CN114582981A (zh) | 一种多沟槽型碳化硅jbs器件及其制备方法 | |
| CN115117149B (zh) | 一种基于湿法刻蚀工艺的快恢复二极管及其制备方法 | |
| CN114899147B (zh) | 一种rc-igbt器件及其制备方法 | |
| CN115513054A (zh) | 一种沟槽型mps器件及其制备方法 | |
| CN213601874U (zh) | 一种mosfet器件 | |
| CN114334815A (zh) | 整合frd的igbt器件及其制造方法 | |
| CN113437142A (zh) | 一种沟槽式igbt结构及其制造方法 | |
| CN111769157A (zh) | 高密度沟槽器件结构及其制造方法 | |
| CN112750897A (zh) | 沟槽型场效应晶体管结构及其制备方法 | |
| CN215869397U (zh) | 一种沟槽式igbt结构 | |
| CN216698373U (zh) | 一种肖特基二极管 | |
| CN113921400B (zh) | 集成鳍式sbd结构的沟槽栅mosfet及其制造方法 | |
| CN212517212U (zh) | 高密度沟槽器件结构 | |
| CN101442008B (zh) | 绝缘栅半导体器件及其新型自对准制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |