CN113394277B - 沟槽栅igbt的元胞结构、其制备方法及沟槽栅igbt - Google Patents
沟槽栅igbt的元胞结构、其制备方法及沟槽栅igbt Download PDFInfo
- Publication number
- CN113394277B CN113394277B CN202010165425.3A CN202010165425A CN113394277B CN 113394277 B CN113394277 B CN 113394277B CN 202010165425 A CN202010165425 A CN 202010165425A CN 113394277 B CN113394277 B CN 113394277B
- Authority
- CN
- China
- Prior art keywords
- trench gate
- gate
- trench
- cell structure
- drift layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 7
- 239000010410 layer Substances 0.000 claims abstract description 165
- 210000004027 cell Anatomy 0.000 claims abstract description 66
- 229910052751 metal Inorganic materials 0.000 claims abstract description 53
- 239000002184 metal Substances 0.000 claims abstract description 53
- 239000000758 substrate Substances 0.000 claims abstract description 32
- 239000011229 interlayer Substances 0.000 claims abstract description 26
- 210000003850 cellular structure Anatomy 0.000 claims abstract description 8
- 238000000034 method Methods 0.000 claims description 22
- 230000000149 penetrating effect Effects 0.000 claims description 13
- 150000002500 ions Chemical class 0.000 claims description 12
- 238000005530 etching Methods 0.000 claims description 4
- 230000000903 blocking effect Effects 0.000 abstract description 12
- 230000000694 effects Effects 0.000 abstract description 10
- 238000004519 manufacturing process Methods 0.000 description 12
- 238000010586 diagram Methods 0.000 description 5
- 238000002513 implantation Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000008094 contradictory effect Effects 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
- H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
- H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
- H01L29/66333—Vertical insulated gate bipolar transistors
- H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本公开提供沟槽栅IGBT的元胞结构、其制备方法及沟槽栅IGBT，所述元胞结构包括第一导电类型衬底；位于所述衬底上方的第一导电类型漂移层；位于所述漂移层内并位于所述元胞结构中心位置的第一沟槽栅和贯穿所述第一沟槽栅的第二沟槽栅；位于所述漂移层上方的发射极金属层；其中，所述第一沟槽栅通过第一连接孔连接至所述发射极金属层，所述第二沟槽栅与所述发射极金属层之间通过层间介质层隔离。在不改变元胞面积的情况下，通过将真假栅极整合在一个元胞中，解决了假栅极导致的芯片面积增大的问题。不仅不会影响沟槽之间的间距和导电沟道，而且增加了发射极接触面积，改善了电导调制效应，在阻断电压不变的同时使导通压降下降。
Description
技术领域
本公开涉及半导体器件技术领域，具体涉及一种沟槽栅IGBT的元胞结构、其制备方法及沟槽栅IGBT。
背景技术
绝缘栅双极型晶体管(Insulated Gate Bipolar Transistor，IGBT)，是由BJT(双极性晶体管)和MOSFET（金属氧化物半导体场效应晶体管）组成的复合全控型电压驱动式功率半导体器件，同时结合了BJT和MOSFET的低导通电阻和高耐压特性，还具有电压控制、输入阻抗大、驱动功率小、导通电阻小、开关损耗低等多中优异特性，被广泛应用于中、大功率电力电子***。
但是传统结构的沟槽栅IGBT由于沟槽栅的尺寸相对较小，导致电流密度较高，电流较集中，因此容易造成短路。如图1所示，目前现有的沟槽栅IGBT会采用假栅极（DummyTrench Poly）的结构去改善导通压降和阻断电压的矛盾关系。使用假栅极来增加发射极的接触面积，所以导通压降明显的下降，电导调制效应得到改善。但是因为假栅极元胞是没有任何电性功能上的作用的只起到增加发射极接触面积的作用，所以此方法会浪费一个元胞区域，从而使得整个芯片有效面积减少50%，假如在同等的需求电流条件下，芯片面积大大增加。
发明内容
针对上述问题，本公开提供了一种沟槽栅IGBT的元胞结构、其制备方法及沟槽栅IGBT，解决了现有技术中假栅极导致的芯片面积增大的问题。
第一方面，本公开提供一种沟槽栅IGBT的元胞结构，包括：
第一导电类型衬底；
位于所述衬底上方的第一导电类型漂移层；
位于所述漂移层表面内并位于所述元胞结构中心位置的第一沟槽栅和贯穿所述第一沟槽栅的第二沟槽栅；
位于所述漂移层表面内并位于所述第一沟槽栅和所述第二沟槽栅两侧与所述第一沟槽栅和所述第二沟槽栅相接触的第二导电类型阱区；
位于所述阱区表面内并位于所述第一沟槽栅和所述第二沟槽栅两侧与所述第一沟槽栅和所述第二沟槽栅相接触的第一导电类型源区；
位于所述漂移层上方的发射极金属层；
其中，所述第一沟槽栅通过第一连接孔连接至所述发射极金属层，所述源区通过第二连接孔连接至所述发射极金属层，所述第二沟槽栅与所述发射极金属层之间通过层间介质层隔离。
根据本公开的实施例，优选地，所述第一沟槽栅的深度小于所述第二沟槽栅的深度。
根据本公开的实施例，优选地，所述第一沟槽栅的宽度大于所述第二沟槽栅的宽度；所述第一沟槽栅的长度小于所述第二沟槽栅的长度。
根据本公开的实施例，优选地，所述阱区与所述第一沟槽栅的侧部和底部以及所述第二沟槽栅的侧部接触。
根据本公开的实施例，优选地，所述第二沟槽栅的深度大于所述阱区的深度。
根据本公开的实施例，优选地，所述第一沟槽栅包括位于所述漂移层表面内的第一栅极沟槽、设置于所述第一栅极沟槽内的第一栅极和设置于所述第一栅极沟槽和所述第一栅极之间的第一栅极绝缘层。
根据本公开的实施例，优选地，所述第二沟槽栅包括位于所述漂移层表面内的第二栅极沟槽、设置于所述第二栅极沟槽内的第二栅极和设置于所述第二栅极沟槽和所述第二栅极之间的第二栅极绝缘层。
根据本公开的实施例，优选地，所述元胞结构还包括：
位于所述衬底下方的第二导电类型集电极区；
位于所述集电极区下方并与所述集电极区电连接的集电极金属层。
第二方面，本公开提供一种如第一方面任一项所述的沟槽栅IGBT的元胞结构的制备方法，包括：
提供第一导电类型衬底；
在所述衬底上方形成第一导电类型漂移层；
在所述漂移层表面内于所述元胞结构的中心位置形成第一沟槽栅；
在所述漂移层表面内于所述元胞结构的中心位置形成贯穿所述第一沟槽栅的第二沟槽栅；
在所述漂移层上方注入第二导电类型高能离子，以在所述漂移层表面内于所述第一沟槽栅和所述第二沟槽栅两侧形成与所述第一沟槽栅和所述第二沟槽栅相接触的第二导电类型阱区；
在所述阱区内注入第一导电类型高能离子，以在所述阱区表面内于所述第一沟槽栅和所述第二沟槽栅两侧形成与所述第一沟槽栅和所述第二沟槽栅相接触的第一导电类型源区；
在所述漂移层上方形成同时覆盖所述第一沟槽栅、所述第二沟槽栅和所述源区的层间介质层；
通过掩膜版刻蚀所述层间介质层，以形成穿过所述层间介质层并延伸至所述第一沟槽栅的第一栅极内的第一连接孔，以及穿过所述层间介质层并延伸至所述源区内的第二连接孔；
在所述漂移层上方形成发射极金属层，并使得所述发射极金属层通过所述第一连接孔连接所述第一沟槽栅以及通过所述第二连接孔连接所述源区。
根据本公开的实施例，优选地，所述在所述漂移层上方形成发射极金属层的步骤之后，还包括以下步骤：
在所述衬底下方注入第二导电类型高能离子，以在所述衬底下方形成第二导电类型集电极区；
在所述集电极区下方形成与所述集电极区电连接的集电极金属层。
第三方面，本公开提供一种包括若干如第一方面任一项所述的沟槽栅IGBT的元胞结构。
采用上述技术方案，至少能够达到如下技术效果：
本公开提供一种沟槽栅IGBT的元胞结构、其制备方法及沟槽栅IGBT，所述元胞结构包括位于所述漂移层表面内并位于所述元胞结构中心位置的第一沟槽栅，以及贯穿所述第一沟槽栅的第二沟槽栅；其中，所述第一沟槽栅通过第一连接孔连接至所述发射极金属层，所述第二沟槽栅与所述发射极金属层之间通过层间介质层隔离。在不改变元胞面积的情况下，通过将真假栅极整合在一个元胞中，解决了假栅极导致的芯片面积增大的问题。不仅不会影响沟槽之间的间距和导电沟道，而且增加了发射极接触面积，改善了电导调制效应，在阻断电压不变的同时使导通压降下降。
附图说明
附图是用来提供对本公开的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本公开，但并不构成对本公开的限制。在附图中：
图1是现有的具有假栅极的沟槽栅IGBT的剖面结构示意图；
图2是本公开一示例性实施例示出的一种沟槽栅IGBT的元胞结构的正面俯视示意图；
图3是本公开一示例性实施例示出的一种沟槽栅IGBT的元胞结构的剖面结构示意图；
图4是本公开一示例性实施例示出的一种沟槽栅IGBT的元胞结构的制备方法流程示意图；
图5-图15是本公开一示例性实施例示出的一种沟槽栅IGBT的元胞结构的制备方法的相关步骤形成的正面俯视和剖面结构示意图；
图16是本公开一示例性实施例示出的一种沟槽栅IGBT与传统的沟槽栅IGBT的阻断电压曲线图；
图17是本公开一示例性实施例示出的一种沟槽栅IGBT与传统的沟槽栅IGBT的饱和电压曲线图。
具体实施方式
以下将结合附图及实施例来详细说明本公开的实施方式，借此对本公开如何应用技术手段来解决技术问题，并达到相应技术效果的实现过程能充分理解并据以实施。本公开实施例以及实施例中的各个特征，在不相冲突前提下可以相互结合，所形成的技术方案均在本公开的保护范围之内。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应理解，尽管可使用术语“第一”、“第二”、“第三”等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本公开教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
应理解，空间关系术语例如“在...上方”、位于...上方”、“在...下方”、“位于...下方”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下方”的元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下方”和“在...下”可包括上和下两个取向。器件可以另外地取向（旋转90度或其它取向）并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本公开的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
这里参考作为本公开的理想实施例（和中间结构）的示意图的横截面图来描述本公开的实施例。这样，可以预期由于例如制备技术和/或容差导致的从所示形状的变化。因此，本公开的实施例不应当局限于在此所示的区的特定形状，而是包括由于例如制备导致的形状偏差。例如，显示为矩形的注入区在其边缘通常具有圆的或弯曲特征和/或注入浓度梯度，而不是从注入区到非注入区的二元改变。同样，通过注入形成的埋藏区可导致该埋藏区和注入进行时所经过的表面之间的区中的一些注入。因此，图中显示的区实质上是示意性的，它们的形状并不意图显示器件的区的实际形状且并不意图限定本公开的范围。
为了彻底理解本公开，将在下列的描述中提出详细的结构以及步骤，以便阐释本公开提出的技术方案。本公开的较佳实施例详细描述如下，然而除了这些详细描述外，本公开还可以具有其他实施方式。
实施例一
如图2和图3所示，本公开实施例提供一种沟槽栅IGBT的元胞结构200，包括衬底201、漂移层202、第一沟槽栅203、第二沟槽栅204、阱区205、源区206、第二源区206、层间介质层207、第一连接孔208、第二连接孔209、发射极金属层210、集电极区211和集电极金属层212。
需要说明的是，为了在图2清楚显示第一沟槽栅203、第二沟槽栅204、源区206、第一连接孔208和第二连接孔209的形状和位置，所以图2中并未示出衬底201、漂移层202、层间介质层207、发射极金属层210、集电极区211和集电极金属层212。但是结合图3是可以理解到衬底201、漂移层202、层间介质层207、发射极金属层210、集电极区211和集电极金属层212的形状和位置。
示例性地，衬底201为第一导电类型的衬底。
漂移层102为第一导电类型的漂移层，位于衬底201上方，可根据器件耐压能力不同，来限定外延形成的漂移层102的厚度和离子掺杂浓度。
第一沟槽栅203设置于漂移层202表面内且位于元胞结构200的中心位置，第一沟槽栅203包括位于漂移层202表面内的第一栅极沟槽（图中未标注）、设置于第一栅极沟槽内的第一栅极2032和设置于第一栅极沟槽和第一栅极2032之间的第一栅极绝缘层2031，第一栅极绝缘层2031将第一栅极2032与漂移层202隔离。
第二沟槽栅204设置于漂移层202表面内且贯穿第一沟槽栅203，第二沟槽栅204包括位于漂移层202表面内的第二栅极沟槽（图中未标注）、设置于第二栅极沟槽内的第二栅极2042和设置于第二栅极沟槽和第二栅极2042之间的第二栅极绝缘层2041，第二栅极绝缘层2041将第二栅极2042与漂移层202隔离。
其中，第一沟槽栅203的宽度大于第二沟槽栅204的宽度，即第一沟槽栅203的第一栅极沟槽沿X方向的宽度大于第二沟槽栅204的第二栅极沟槽沿X方向的宽度。第一沟槽栅203的深度小于第二沟槽栅204的深度，即第一沟槽栅203的第一栅极沟槽沿Z方向的深度大于第二沟槽栅204的第二栅极沟槽沿Z方向的深度。第一沟槽栅203的长度小于第二沟槽栅204的长度，即第一沟槽栅203的第一栅极沟槽沿Y方向的长度大于第二沟槽栅204的第二栅极沟槽沿Y方向的长度。
阱区205为第二导电类型的阱区，阱区205位于第一沟槽栅203和第二沟槽栅204两侧，深度小于第二沟槽栅204的深度。阱区205的上表面与漂移层202的上表面相平齐且阱区205与第一沟槽栅203和第二沟槽栅204接触。具体的，阱区205与第一沟槽栅203的侧部和底部以及第二沟槽栅204的侧部接触。
源区206为第一导电类型的源区，源区206位于阱区205表面内，且位于第一沟槽栅203和第二沟槽栅204两侧，源区206靠近元胞结构200中心的一端与第一沟槽栅203和第二沟槽栅204接触，源区206的上表面与漂移层202的上表面相平齐。
层间介质层207位于漂移层202上方并覆盖第二沟槽栅204、第一栅极绝缘层2031、部分第一栅极2032和部分源区206的上表面，以使第二沟槽栅204、第一栅极绝缘层2031、部分第一栅极2032和部分源区206与发射极金属层210隔离。
第一沟槽栅203的第一栅极2032通过第一连接孔208连接至发射极金属层210，源区206通过第二连接孔209连接至发射极金属层210。所以第一栅极2032为假栅极，第二栅极2042为真栅极即有效栅极。第一连接孔208和第二连接孔209可以在如图2和图3中所示的位置，也可以在第一沟槽栅203的第一栅极2032和源区206的任意位置，只要能实现第一沟槽栅203的第一栅极2032和源区206与发射极金属层210的连接即可。
发射极金属层210位于衬底202上方并覆盖层间介质层207、第一连接孔208和的第二连接孔209上表面。
第一栅极2032通过第一连接孔208与发射极金属层210连接的结构，增加了发射极接触面积，从而改善电导调制效应，在不改变阻断电压的同时使得导通压降下降。在不改变元胞面积的情况下，通过将真假栅极整合在一个元胞中，解决了假栅极导致的芯片面积增大的问题，而且不会影响真栅极沟槽之间的间距和导电沟道。
集电极区211为第二导电类型的集电极区衬底201，位于衬底201下方。
集电极金属层212位于衬底201下方并与衬底201形成电连接。
在本实施例中，第一导电类型和所述第二导电类型相反。例如，第一导电类型为N型时，第二导电类型为P型；第一导电类型为P型时，第二导电类型为N型。具体地，根据实际需要制备的器件类型进行合理选择即可。
在本实施例中，提供一种沟槽栅IGBT的元胞结构200，该元胞结构包括位于漂移层202内并位于元胞结构200中心位置的第一沟槽栅203，以及贯穿第一沟槽栅203的第二沟槽栅204；其中，第一沟槽栅203通过第一连接孔208连接至发射极金属层210，第二沟槽栅204与发射极金属层210之间层间介质层207隔离。在不改变元胞面积的情况下，通过将真假栅极整合在一个元胞中，解决了假栅极导致的芯片面积增大的问题。不仅不会影响沟槽之间的间距和导电沟道，而且增加了发射极接触面积，改善了电导调制效应，在阻断电压不变的同时使导通压降下降。
实施例二
在实施例一的基础上，本实施例提供一种沟槽栅IGBT的元胞结构200的制备方法。图4是本公开实施例示出的一种沟槽栅IGBT的元胞结构200的制备方法流程示意图。图5-图15是本公开实施例示出的一种沟槽栅IGBT的元胞结构200的制备方法的相关步骤形成的正面俯视和剖面结构示意图。其中，图6、图8和图10为沟槽栅IGBT的元胞结构200的制备方法的相关步骤形成的正面俯视示意图。下面，参照图4和图5-图15来描述本公开实施例提出的沟槽栅IGBT的元胞结构200的制备方法一个示例性方法的详细步骤。
如图4所示，本实施例的沟槽栅IGBT的元胞结构200的制备方法，包括如下步骤：
步骤S101：提供第一导电类型衬底201。
衬底201为外延硅片或者区熔法（即FZ法）生长的硅片。
步骤S102：如图5所示，在衬底201上方形成第一导电类型漂移层202。
漂移层202的形成采用CVD外延方式。
步骤S103：如图6和图7所示，在漂移层202表面内于元胞结构的中心位置形成第一沟槽栅203。
具体的，通过掩膜版刻蚀在漂移层202表面内形成第一栅极沟槽（图中未标注），形成覆盖第一栅极沟槽的壁部和底部的第一栅极绝缘层2031，然后在第一栅极沟槽内填充多晶硅，以形成第一栅极2032。
步骤S104：如图8和图9所示，在漂移层202内于元胞结构的中心位置形成贯穿第一沟槽栅203的第二沟槽栅204。
具体的，通过掩膜版刻蚀在漂移层202内形成贯穿第一沟槽栅203的第二栅极沟槽（图中未标注），在此过程中，会刻蚀掉一部分第一栅极绝缘层2031和第一栅极2032，然后形成覆盖第二栅极沟槽的壁部和底部的第二栅极绝缘层2041，再在第二栅极沟槽内填充多晶硅，以形成第二栅极2042。
其中，第一沟槽栅203的宽度大于第二沟槽栅204的宽度，该宽度为第一沟槽栅203和第二沟槽栅204沿X方向的宽度。第一沟槽栅203的深度小于第二沟槽栅204的深度，该深度为第一沟槽栅203和第二沟槽栅204沿Z方向的深度。第一沟槽栅203的长度小于第二沟槽栅204的长度，该长度为第一沟槽栅203和第二沟槽栅204沿Y方向的长度。
步骤S105：在漂移层202上方注入第二导电类型高能离子，以在漂移层202内于第一沟槽栅203和第二沟槽栅204两侧形成与第一沟槽栅203和第二沟槽栅204相接触的第二导电类型阱区205。
具体的，在漂移层202上方注入第二导电类型高能离子，并进行推阱工艺，以在漂移层202内于第一沟槽栅203和第二沟槽栅204两侧形成第二导电类型阱区205。阱区205的深度小于第二沟槽栅204的深度。阱区205的上表面与漂移层202的上表面相平齐且阱区205与第一沟槽栅203和第二沟槽栅204接触。
步骤S106：如图10和图11所示，在阱区205内注入第一导电类型高能离子，以分别在阱区205内于第一沟槽栅203和第二沟槽栅204两侧形成与第一沟槽栅203和第二沟槽栅204相接触的第一导电类型源区206。
具体的，在阱区205内注入第一导电类型高能离子，并进行快速退火工艺，以分别在阱区205表面内于第一沟槽栅203和第二沟槽栅204两侧形成第一导电类型源区206。源区206靠近元胞结构200中心的一端与第一沟槽栅20和第二沟槽栅204接触，源区206的上表面与漂移层202的上表面相平齐。
步骤S107：如图12所示，在漂移层202上方形成同时覆盖第一沟槽栅203、第二沟槽栅204和源区206的层间介质层207。
具体的，通过化学气相沉积的方式，在漂移层202上方形成同时覆盖第一沟槽栅203、第二沟槽栅204和源区206的层间介质层207。
步骤S108：如图13所示，通过掩膜版刻蚀层间介质层207，以形成穿过层间介质层207并延伸至第一沟槽栅203的第一栅极2032内的第一连接孔208，以及穿过层间介质层207并延伸至源区206内的第二连接孔209。
步骤S109：如图14所示，在漂移层202上方形成发射极金属层210，并使发射极金属层210通过第一连接孔208连接第一沟槽栅203以及通过第二连接孔209连接源区206。
具体的，通过溅射法在漂移层202上方形成发射极金属层210，此过程中，第一连接孔208和第二连接孔209内会被发射极金属层210的材料填充。而发射极金属层210与第二沟槽栅204之间通过层间介质层207隔离。
形成的第一栅极2032通过第一连接孔208与发射极金属层210连接的结构，增加了发射极接触面积，从而改善电导调制效应，在不改变阻断电压的同时使得导通压降下降。在不改变元胞面积的情况下，通过将真假栅极整合在一个元胞中，解决了假栅极导致的芯片面积增大的问题，而且不会影响真栅极沟槽之间的间距和导电沟道。
步骤S110：在衬底201下方注入第二导电类型高能离子，以在衬底201下方形成第二导电类型集电极区211。
步骤S111：如图15所示，在集电极区211下方形成与集电极区211电连接的集电极金属层212。
具体的，通过溅射法在集电极区211下方形成与集电极区211电连接的集电极金属层212。集电极金属层212可以为钛、镍、金等金属。
在本实施例中，第一导电类型和所述第二导电类型相反。例如，第一导电类型为N型时，第二导电类型为P型；第一导电类型为P型时，第二导电类型为N型。具体地，根据实际需要制备的器件类型进行合理选择即可。
在本实施例中，提供一种沟槽栅IGBT的元胞结构200的制备方法，包括在漂移层202内于元胞结构的中心位置形成第一沟槽栅203和在漂移层202内于元胞结构的中心位置形成贯穿第一沟槽栅203的第二沟槽栅204，其中第一沟槽栅203通过第一连接孔208连接至发射极金属层210，源区206通过第二连接孔209电连接至发射极金属层210，发射极金属层210与第二沟槽栅204之间通过层间介质层207隔离。在不改变元胞面积的情况下，通过将真假栅极整合在一个元胞中，解决了假栅极导致的芯片面积增大的问题。不仅不会影响沟槽之间的间距和导电沟道，而且增加了发射极接触面积，改善了电导调制效应，在阻断电压不变的同时使导通压降下降。
实施例三
在实施例一的基础上，本实施例提供一种沟槽栅IGBT，包括若干如实施例一中所述的沟槽栅IGBT的元胞结构200。
图16为本公开一示例性实施例示出的一种沟槽栅IGBT与传统的沟槽栅IGBT的阻断电压曲线图，如图16所示，两条曲线基本重合，说明本公开提供的沟槽栅IGBT与传统的沟槽栅IGBT具有相同的阻断电压的能力，因此本公开提供的第一沟槽栅203和第二沟槽栅204整合在一个元胞中的结构不影响沟槽栅IGBT阻断电压的能力。
图17是本公开一示例性实施例示出的一种沟槽栅IGBT与传统的沟槽栅IGBT的饱和电压曲线图，如图17所示，相对于传统的沟槽栅IGBT，在相同的电流下，本实施提供的沟槽栅IGBT具有更低的饱和电压，因此具有更低的导通压降。
需要说明的是，传统的沟槽栅IGBT为不具有假栅极的典型结构的沟槽栅IGBT。
综上，本公开提供沟槽栅IGBT的元胞结构、其制备方法及沟槽栅IGBT，该元胞结构包括位于漂移层内并位于元胞结构中心位置的第一沟槽栅，以及贯穿第一沟槽栅的第二沟槽栅；其中，第一沟槽栅通过第一连接孔连接至发射极金属层，第二沟槽栅与发射极金属层之间层间介质层隔离。在不改变元胞面积的情况下，通过将真假栅极整合在一个元胞中，解决了假栅极导致的芯片面积增大的问题。不仅不会影响沟槽之间的间距和导电沟道，而且增加了发射极接触面积，改善了电导调制效应，在阻断电压不变的同时使导通压降下降。
以上仅为本公开的优选实施例而已，并不用于限制本公开，对于本领域的技术人员来说，本公开可以有各种更改和变化。凡在本公开的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本公开的保护范围之内。虽然本公开所公开的实施方式如上，但的内容只是为了便于理解本公开而采用的实施方式，并非用以限定本公开。任何本公开所属技术领域内的技术人员，在不脱离本公开所公开的精神和范围的前提下，可以在实施的形式上及细节上作任何的修改与变化，但本公开的保护范围，仍须以所附的权利要求书所界定的范围为准。
Claims (11)
1.一种沟槽栅IGBT的元胞结构，其特征在于，包括：
第一导电类型衬底；
位于所述衬底上方的第一导电类型漂移层；
位于所述漂移层表面内并位于所述元胞结构中心位置的第一沟槽栅和贯穿所述第一沟槽栅的第二沟槽栅；
位于所述漂移层表面内并位于所述第一沟槽栅和所述第二沟槽栅两侧与所述第一沟槽栅和所述第二沟槽栅相接触的第二导电类型阱区；
位于所述阱区表面内并位于所述第一沟槽栅和所述第二沟槽栅两侧与所述第一沟槽栅和所述第二沟槽栅相接触的第一导电类型源区；
位于所述漂移层上方的发射极金属层；
其中，所述第一沟槽栅通过第一连接孔连接至所述发射极金属层，所述源区通过第二连接孔连接至所述发射极金属层，所述第二沟槽栅与所述发射极金属层之间通过层间介质层隔离。
2.根据权利要求1所述的沟槽栅IGBT的元胞结构，其特征在于，所述第一沟槽栅的深度小于所述第二沟槽栅的深度。
3.根据权利要求1所述的沟槽栅IGBT的元胞结构，其特征在于，
所述第一沟槽栅的宽度大于所述第二沟槽栅的宽度；
所述第一沟槽栅的长度小于所述第二沟槽栅的长度。
4.根据权利要求1所述的沟槽栅IGBT的元胞结构，其特征在于，所述阱区与所述第一沟槽栅的侧部和底部以及所述第二沟槽栅的侧部接触。
5.根据权利要求1所述的沟槽栅IGBT的元胞结构，其特征在于，所述第二沟槽栅的深度大于所述阱区的深度。
6.根据权利要求1所述的沟槽栅IGBT的元胞结构，其特征在于，所述第一沟槽栅包括位于所述漂移层表面内的第一栅极沟槽、设置于所述第一栅极沟槽内的第一栅极和设置于所述第一栅极沟槽和所述第一栅极之间的第一栅极绝缘层。
7.根据权利要求1所述的沟槽栅IGBT的元胞结构，其特征在于，所述第二沟槽栅包括位于所述漂移层表面内的第二栅极沟槽、设置于所述第二栅极沟槽内的第二栅极和设置于所述第二栅极沟槽和所述第二栅极之间的第二栅极绝缘层。
8.根据权利要求1所述的沟槽栅IGBT的元胞结构，其特征在于，还包括：
位于所述衬底下方的第二导电类型集电极区；
位于所述集电极区下方并与所述集电极区电连接的集电极金属层。
9.一种如权利要求1至8任一项所述的沟槽栅IGBT的元胞结构的制备方法，其特征在于，包括：
提供第一导电类型衬底；
在所述衬底上方形成第一导电类型漂移层；
在所述漂移层表面内于所述元胞结构的中心位置形成第一沟槽栅；
在所述漂移层表面内于所述元胞结构的中心位置形成贯穿所述第一沟槽栅的第二沟槽栅；
在所述漂移层上方注入第二导电类型高能离子，以在所述漂移层表面内于所述第一沟槽栅和所述第二沟槽栅两侧形成与所述第一沟槽栅和所述第二沟槽栅相接触的第二导电类型阱区；
在所述阱区内注入第一导电类型高能离子，以在所述阱区表面内于所述第一沟槽栅和所述第二沟槽栅两侧形成与所述第一沟槽栅和所述第二沟槽栅相接触的第一导电类型源区；
在所述漂移层上方形成同时覆盖所述第一沟槽栅、所述第二沟槽栅和所述源区的层间介质层；
通过掩膜版刻蚀所述层间介质层，以形成穿过所述层间介质层并延伸至所述第一沟槽栅的第一栅极内的第一连接孔，以及穿过所述层间介质层并延伸至所述源区内的第二连接孔；
在所述漂移层上方形成发射极金属层，并使得所述发射极金属层通过所述第一连接孔连接所述第一沟槽栅以及通过所述第二连接孔连接所述源区。
10.根据权利要求9所述的沟槽栅IGBT的元胞结构的制备方法，其特征在于，所述在所述漂移层上方形成发射极金属层的步骤之后，还包括以下步骤：
在所述衬底下方注入第二导电类型高能离子，以在所述衬底下方形成第二导电类型集电极区；
在所述集电极区下方形成与所述集电极区电连接的集电极金属层。
11.一种沟槽栅IGBT，其特征在于，包括若干如权利要求1至8任一项所述的沟槽栅IGBT的元胞结构。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010165425.3A CN113394277B (zh) | 2020-03-11 | 2020-03-11 | 沟槽栅igbt的元胞结构、其制备方法及沟槽栅igbt |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010165425.3A CN113394277B (zh) | 2020-03-11 | 2020-03-11 | 沟槽栅igbt的元胞结构、其制备方法及沟槽栅igbt |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113394277A CN113394277A (zh) | 2021-09-14 |
| CN113394277B true CN113394277B (zh) | 2022-05-20 |
Family
ID=77615560
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010165425.3A Active CN113394277B (zh) | 2020-03-11 | 2020-03-11 | 沟槽栅igbt的元胞结构、其制备方法及沟槽栅igbt |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113394277B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN218996723U (zh) * | 2022-11-18 | 2023-05-09 | 厦门芯达茂微电子有限公司 | Igbt器件结构 |
| CN117650166A (zh) * | 2023-10-31 | 2024-03-05 | 海信家电集团股份有限公司 | 半导体装置 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011165928A (ja) * | 2010-02-10 | 2011-08-25 | Toyota Central R&D Labs Inc | 絶縁ゲートバイポーラトランジスタ |
| CN106057674A (zh) * | 2016-05-31 | 2016-10-26 | 上海华虹宏力半导体制造有限公司 | 屏蔽栅沟槽mosfet的制造方法 |
| CN106941114A (zh) * | 2016-01-05 | 2017-07-11 | 株洲中车时代电气股份有限公司 | 沟槽栅igbt |
| CN107004714A (zh) * | 2014-11-18 | 2017-08-01 | 罗姆股份有限公司 | 半导体装置及半导体装置的制造方法 |
| CN107863383A (zh) * | 2016-09-22 | 2018-03-30 | 常州中明半导体技术有限公司 | 一种具有半封闭原胞的绝缘栅双极型晶体管器件结构 |
| CN108767004A (zh) * | 2018-08-03 | 2018-11-06 | 江苏捷捷微电子股份有限公司 | 一种分离栅mosfet器件结构及其制造方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4817827B2 (ja) * | 2005-12-09 | 2011-11-16 | 株式会社東芝 | 半導体装置 |
-
2020
- 2020-03-11 CN CN202010165425.3A patent/CN113394277B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011165928A (ja) * | 2010-02-10 | 2011-08-25 | Toyota Central R&D Labs Inc | 絶縁ゲートバイポーラトランジスタ |
| CN107004714A (zh) * | 2014-11-18 | 2017-08-01 | 罗姆股份有限公司 | 半导体装置及半导体装置的制造方法 |
| CN106941114A (zh) * | 2016-01-05 | 2017-07-11 | 株洲中车时代电气股份有限公司 | 沟槽栅igbt |
| CN106057674A (zh) * | 2016-05-31 | 2016-10-26 | 上海华虹宏力半导体制造有限公司 | 屏蔽栅沟槽mosfet的制造方法 |
| CN107863383A (zh) * | 2016-09-22 | 2018-03-30 | 常州中明半导体技术有限公司 | 一种具有半封闭原胞的绝缘栅双极型晶体管器件结构 |
| CN108767004A (zh) * | 2018-08-03 | 2018-11-06 | 江苏捷捷微电子股份有限公司 | 一种分离栅mosfet器件结构及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113394277A (zh) | 2021-09-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9153676B2 (en) | Insulated gate bipolar transistor | |
| US9105680B2 (en) | Insulated gate bipolar transistor | |
| US7999343B2 (en) | Semiconductor component with a space-saving edge termination, and method for production of such component | |
| JP2005510059A (ja) | 電界効果トランジスタ半導体デバイス | |
| US8415747B2 (en) | Semiconductor device including diode | |
| CN214848639U (zh) | 半导体器件的元胞结构及半导体器件 | |
| CN111933685B (zh) | 碳化硅mosfet器件的元胞结构、其制备方法及碳化硅mosfet器件 | |
| TWI685899B (zh) | 金屬氧化物半導體閘極式裝置之單元佈線及製造技術之強化 | |
| CN116072732A (zh) | 集成肖特基二极管的碳化硅mosfet器件 | |
| CN113394277B (zh) | 沟槽栅igbt的元胞结构、其制备方法及沟槽栅igbt | |
| US20230261073A1 (en) | Semiconductor power devices having multiple gate trenches and methods of forming such devices | |
| CN115424932A (zh) | Ldmos器件及工艺方法 | |
| CN117080249A (zh) | 一种积累型宽禁带半导体沟槽mosfet器件结构及其制备方法 | |
| CN113394278A (zh) | 逆导型igbt及其制备方法 | |
| US11264475B2 (en) | Semiconductor device having a gate electrode formed in a trench structure | |
| US20210134989A1 (en) | Semiconductor device and method of manufacturing thereof | |
| US20240063267A1 (en) | Semiconductor device and method for producing same | |
| CN111106043B (zh) | 功率半导体器件元胞结构、其制备方法及功率半导体器件 | |
| US20220352315A1 (en) | Semiconductor device and method for producing same | |
| CN113054015B (zh) | 碳化硅mosfet芯片 | |
| CN114651335B (zh) | 绝缘栅双极晶体管 | |
| US20240055498A1 (en) | Semiconductor device and method for producing same | |
| CN112002751A (zh) | 碳化硅vdmosfet器件的元胞结构、其制备方法及碳化硅vdmosfet器件 | |
| EP0878849A2 (en) | Power diode | |
| CN112018174A (zh) | 一种半导体器件及其制作方法、家用电器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |