CN115118262B - 上电复位电路 - Google Patents

上电复位电路 Download PDF

Info

Publication number
CN115118262B
CN115118262B CN202210856038.3A CN202210856038A CN115118262B CN 115118262 B CN115118262 B CN 115118262B CN 202210856038 A CN202210856038 A CN 202210856038A CN 115118262 B CN115118262 B CN 115118262B
Authority
CN
China
Prior art keywords
module
electrically connected
power
delay
pmos tube
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210856038.3A
Other languages
English (en)
Other versions
CN115118262A (zh
Inventor
柴军营
杨书山
向毅海
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Zesheng Technology Co ltd
Original Assignee
Beijing Zesheng Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Zesheng Technology Co ltd filed Critical Beijing Zesheng Technology Co ltd
Priority to CN202210856038.3A priority Critical patent/CN115118262B/zh
Publication of CN115118262A publication Critical patent/CN115118262A/zh
Application granted granted Critical
Publication of CN115118262B publication Critical patent/CN115118262B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied
    • H03K17/223—Modifications for ensuring a predetermined initial state when the supply voltage has been applied in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/28—Modifications for introducing a time delay before switching
    • H03K17/284—Modifications for introducing a time delay before switching in field effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
    • Y02E60/10—Energy storage using batteries

Landscapes

  • Electronic Switches (AREA)

Abstract

本申请提供了一种上电复位电路，涉及集成电路领域，包括延时模块、信号生成模块和泄电保护模块。延时模块的第一端、信号生成模块的第一端和泄电保护模块的第一端与电源电连接；延时模块的第二端、信号生成模块的第二端和泄电保护模块的第二端接地；延时模块的第三端和泄电保护模块的第三端电连接；延时模块的第四端和信号生成模块的第三端电连接；泄电保护模块在电源传输的电信号由高电平变化至低电平时导通，此时，延时模块将存储的电荷泄放，以在电信号由低电平变化至高电平时进行充电，并在充电完成时将生成的输出电信号传输至信号生成模块；信号生成模块基于输出电信号生成上电复位信号，能够在电源提供的电信号发生抖动时正常运行。

Description

上电复位电路
技术领域
本发明涉及集成电路技术领域，尤其涉及一种上电复位电路。
背景技术
在集成电路设计领域中，各种集成电路都可以包括上电复位(Power On Reset，POR)电路。POR电路通常是用于给集成电路中的数字电路发送复位信号，以使数字电路复位启动并初始化至设计者所期望的初始状态。
传统的上电复位电路通常为了消除上电初始时的不稳定态，采用接入低通滤波电路实现信号的延迟。并利用比较器对接入的带隙基准(Bandgap)电压与电源电压的电阻分压信号进行比较，当电阻分压信号大于该带隙基准电压时，产生复位信号。
但是，现有技术的POR电路在外接电源提供的电信号发生较大抖动时，存在无法正常运行的问题。
发明内容
为克服现有技术中存在的技术问题，提供一种在外接电源提供的电信号发生较大抖动时，能够正常运行的上电复位电路。
本申请提供一种上电复位电路，包括：延时模块、信号生成模块和泄电保护模块；延时模块的第一端、信号生成模块的第一端和泄电保护模块的第一端用于与电源电连接；延时模块的第二端、信号生成模块的第二端和泄电保护模块的第二端接地；延时模块的第三端和泄电保护模块的第三端电连接；延时模块的第四端和信号生成模块的第三端电连接；
泄电保护模块，用于在电源传输的电信号由高电平变化至低电平时导通；
延时模块，用于当泄电保护模块导通时，将存储的电荷泄放，以在电信号由低电平变化至高电平时进行充电，并在充电完成时将生成的输出电信号传输至信号生成模块；信号生成模块用于基于输出电信号生成上电复位信号。
在其中一个实施例中，泄电保护模块包括泄电保护单元和泄电开关；泄电开关的第一端与电源电连接，泄电开关的第二端接地，泄电开关的第三端和泄电保护单元的一端电连接，泄电保护单元的另一端接地；
泄电保护单元，用于在电源传输的电信号由高电平变化至低电平时，对电信号进行分压；
泄电开关，用于当电信号的电压降低至预设电压阈值后导通。
在其中一个实施例中，泄电开关包括：第一PMOS管和第二PMOS管；第一PMOS管的源级与电源电连接，第一PMOS管的漏极和栅极与第二PMOS管的栅极电连接；第二PMOS管的漏极接地，第二PMOS管的源极与延时模块电连接。
在其中一个实施例中，泄电保护单元包括电阻；第一PMOS管的漏极、栅极以及第二PMOS管的栅极电连接的第一公共端与电阻的一端电连接，电阻的另一端接地。
在其中一个实施例中，泄电保护单元还包括第一NMOS管；第一NMOS管的栅极与第一公共端电连接，第一NMOS管的源级和漏极接地；
第一NMOS管，用于吸收电信号的毛刺信号。
在其中一个实施例中，延时模块包括延时单元和电流生成单元；电流生成单元的第一端电源电连接，电流生成单元的第二端接地，电流生成单元的第三端与延时单元一端；延时单元的另一端接地；
延时单元，用于当泄电保护模块导通时，将存储的电荷泄放；
电流生成单元，用于在电源上电时，生成控制充电时长的电流，并将电流传输至延时单元；
延时单元，用于利于电流进行充电；
电流生成单元，用于在延时单元充电完成时，将输出电信号传输至信号生成模块。
在其中一个实施例中，电流生成单元包括第三PMOS管、第四PMOS管和第五PMOS管；其中，第四PMOS管为倒比管；第三PMOS管的源级和第五PMOS管的源级分别与电源电连接；第三PMOS管的漏极与第四PMOS管的源级电连接，第四PMOS管的漏极接地；第三PMOS管的漏极和第五PMOS管的栅极分别与第三PMOS管的栅极电连接；延时单元的一端、信号生成模块的第三端以及泄电保护模块的第三端的第二公共端与第五PMOS管的漏极电连接。
在其中一个实施例中，延时单元包括第二NMOS管；第二NMOS管的栅极与第二公共端电连接；第二NMOS管的源级和漏极均接地。
在其中一个实施例中，信号生成模块包括第一反相器；第一反相器的第一端用于与电源电连接，第一反相器的第二端接地，第一反相器的第三端与延时模块的第四端电连接，第一反相器的第四端与数字电路电连接；
第一反相器，用于在输出电信号的电压小于预设反向电压阈值时，停止将输出电信号进行反相以生成上电复位信号。
在其中一个实施例中，第一反相器，包括：第六PMOS管和第三NMOS管；第六PMOS管的源级与电源电连接，第六PMOS管的漏极与第三NMOS管的漏极电连接，第三NMOS管的源级接地；第六PMOS管和第三NMOS管的第三公共端和延时模块的第四端电连接。
由以上的技术方案可知，本申请提供了一种上电复位电路包括：延时模块、信号生成模块和泄电保护模块。泄电保护模块在电源传输的电信号由高电平变化至低电平时导通。延时模块当泄电保护模块导通时，可以将存储的电荷泄放。其中，在电源传输的电信号由低电平变化至高电平时，延时模块能够进行充电，并在充电完成时将生成的输出电信号传输至信号生成模块。信号生成模块用于基于输出电信号生成上电复位信号，以对数字电路实现复位。可以通过但电源提供的电信号发生抖动时导通泄电保护模块。以释放延时模块中存储的电荷。进而当上电复位电路再次需要产生上电复位信号时，延时模块能够重新进行充电，正常运行触发上电复位信号，解决了现有POR电路在外接电源提供的电信号发生较大抖动时，无法正常运行的问题。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本发明的实施例，并与说明书一起用于解释本发明的原理。
图1为传统上电复位电路的结构示意图；
图2为本申请的第一实施例中上电复位电路的结构示意图；
图3为本申请的第二实施例中上电复位电路的结构示意图；
图4为本申请的第三实施例中上电复位电路的结构示意图；
图5为本申请的第四实施例中上电复位电路的结构示意图；
图6为本申请的第五实施例中上电复位电路的结构示意图；
图7为本申请的第六实施例中上电复位电路的结构示意图；
图8为本申请的第七实施例中上电复位电路的结构示意图。
附图标记：
10-上电复位电路；100-延时模块；110-延时单元；111-第二NMOS管；
120-电流生成单元；121-第三PMOS管；122-第四PMOS管；
123-第五PMOS管；200-信号生成模块；210-第一反相器；
211-第六PMOS管；212-第三NMOS管；300-泄电保护模块；
310-泄电保护单元；311-电阻；312-第一NMOS管；320-泄电开关；
321-第一PMOS管；322-第二PMOS管；400-电源；500-数字电路。
具体实施方式
为了使本申请的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本申请进行进一步详细说明。应当理解，此处描述的具体实施例仅仅用以解释本申请，并不用于限定本申请。
本申请中为部件所编序号本身，例如“第一”、“第二”等，仅用于区分所描述的对象，不具有任何顺序或技术含义。而本申请所说“连接”、“联接”，如无特别说明，均包括直接和间接连接(联接)。在本申请的描述中，需要理解的是，术语“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。
在本申请中，除非另有明确的规定和限定，第一特征在第二特征“上”或“下”可以是第一和第二特征直接接触，或第一和第二特征通过中间媒介间接接触。而且，第一特征在第二特征“之上”、“上方”和“上面”可是第一特征在第二特征正上方或斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”可以是第一特征在第二特征正下方或斜下方，或仅仅表示第一特征水平高度小于第二特征。
在集成电路设计领域中，各种集成电路都可以包括上电复位(Power On Reset，POR)电路。通常情况下，当集成电路上电时，电源电压还未达到稳定的预期状态，许多数字电路中的电子元器件以及电路节点的电压和逻辑状态是不稳定的。为了使集成电路***在每次上电后都能从设计者所期望的状态开始操作，需要利用上电复位电路在电源上电时产生复位信号，强制IC***处在设计者所期望的初始状态，从而消除上电初始时的不稳定态。一种常用的方法是采用由电容电阻构成的低通滤波电路(RC电路)产生延迟，即集成电路的电源上电后，延迟一段时间后，给数字电路POR信号。数字电路根据收到的POR信号，给出确定的输出状态。
传统的上电复位电路是采用对电源VDD信号进行分压后，通过一个比较器对分压后的电阻分压信号与恒定电信号进行比较，其中，恒定电信号由Bandgap(带隙)电压基准电路产生。如果电阻分压信号小于等于恒定电信号，则不产生POR信号；当VDD的电阻分压信号大于恒定电信号时，则给出POR信号。如图1所示，电阻R3与电容C1组成RC电路，对V1的电压变化进行延迟，产生延迟后的电压信号V2，最后V2与Vbg进行比较，得到POR信号。然而，在电源传输的电信号发生波动时，若波动比较大，VDD会降低到某些数字电路无法正常工作的电压区域，此时，电容中的电荷并没有完全泄放，导致VDD恢复正常后，POR信号不起作用。
基于此，本申请实施例提供了一种上电复位电路包括：延时模块、信号生成模块和泄电保护模块。泄电保护模块在电源传输的电信号由高电平变化至低电平时导通。延时模块当泄电保护模块导通时，可以将存储的电荷泄放。其中，在电源传输的电信号由低电平变化至高电平时，延时模块能够进行充电，并在充电完成时将生成的输出电信号传输至信号生成模块。信号生成模块用于基于输出电信号生成上电复位信号，以对数字电路实现复位。可以通过但电源提供的电信号发生抖动时导通泄电保护模块。以释放延时模块中存储的电荷。进而当上电复位电路再次需要产生上电复位信号时，延时模块能够重新进行充电，正常运行触发上电复位信号，解决了现有POR电路在外接电源提供的电信号发生较大抖动时，无法正常运行的问题。为实现上述目的，本申请实施例提供的技术方案如下，具体结合附图对本申请实施例提供的技术方案进行详细的描述。
参见图2，为本申请实施例提供的一种上电复位电路10，包括：延时模块100、信号生成模块200和泄电保护模块300。延时模块100的第一端、信号生成模块200的第一端和泄电保护模块300的第一端用于与电源400电连接，延时模块100的第二端、信号生成模块200的第二端和泄电保护模块300的第二端接地，延时模块100的第三端和泄电保护模块300的第三端电连接，延时模块100的第四端和信号生成模块200的第三端电连接。
泄电保护模块300用于在电源400传输的电信号由高电平变化至低电平时导通。延时模块100用于当泄电保护模块300导通时，将存储的电荷泄放，以在电信号由低电平变化至高电平时进行充电，并在充电完成时将生成的输出电信号传输至信号生成模块200。信号生成模块200用于基于输出电信号生成上电复位信号。
需要说明的是，当数字电路500已经接收到上电复位信号后，为了确保上电复位电路10在下次电源400上电时，可以再次对数字电路500正常传输上电复位信号。需要将延时模块中用于延时而存储的电荷进行释放，确保上电复位电路10可以再次正常实现延时功能，进而正常发送上电复位信号至数字电路500。
在上电复位电路10的正常运行中，电源400传输的电信号可能会出现一定的抖动现象，例如，电源400传输的电信号从1.8V下降至1.3V，而数字电路500在1.4V的情况下已经停止正常工作。但是由于电源400传输的电信号并未从1.8V降低至接近0V，因此不能将存储的电荷完全的释放，那么在下次上电复位电路10工作时，由于延时模块中的电荷并未完全泄放，则导致延时模块再次充电时，由于遗留的电荷倒是延时时间不够，无法正常触发上电复位信号，进而导致数字电路500无法接收到上电复位信号。
具体地，泄电保护模块300可以包括开关、三极管等电子器件。可以通过开关或者三极管控制电源400和接地端之间的通路导通，同时可以采用并联大电阻或者三极管中的倒比管替代大电阻，对电源400传输的电信号进行分压，以使电源400传输的电信号尽可能接近能够满足延时模块100能够完全泄放存储电荷的启动电压。其中，开关可以包括单刀单掷开关、单刀双掷开关等，在此不加以限制。三极管可以包括电子三极管Triode、双极型晶体管(Bipolar Junction Transistor，BJT)、J型场效应管(Junction gate Field EffectTransistor，Junction gate FET)、金属氧化物半导体场效应晶体管(Metal Oxide Semi-Conductor Field Effect Transistor，MOS FET)、V型槽场效应管(Vertical Metal OxideSemiconductor，VMOS)等，在此不加以限制。
需要说明的是，电源400传输的电信号由低电平变化为高电平时，一般可以包括集成电路上电时，电源400传输的电信号从0V上升至预设电压。其中，预设电压可以根据实际的使用需求进行设置，在此不加以限制。延时模块的输出电信号可以通过延时模块100将输入的电源400传输的电信号进行分压后，跟随电源400传输的电信号由低电平变化为高电平。
其中，延时模块100可以包括电流镜电路与电容。电流镜电路的第一端与电源400电连接，电流镜电路的第二端接地，电流镜电路的第三端与电容的一端电连接，电容的另一端接地，电容的一端和电流镜电路的第三端的公共端与信号生成模块200的第三端电连接。
通过预先设置不同参数的电流镜电路，以使电流镜电路可以用于在电源400传输的电信号由低电平变化为高电平时，产生nA级别的预设电流，并利用产生的预设电流，对电容进行充电，则可以实现对电信号的延时。当电容充满电荷，即在充电完成时将生成的输出电信号传输至信号发生模块。
可选地，延时模块100中的电容可以为MOS管。电流镜电路的第一端与电源400电连接，电流镜电路的第二端接地，电流镜电路的第三端与MOS管的一端电连接，MOS管的另一端接地；MOS管的一端和电流镜电路的第三端的公共端与信号生成模块200的第三端电连接。
通过预先对电流镜电路设置不同参数，以使电流镜电路可以用于在电源400传输的电信号由低电平变化为高电平时，产生nA级别的预设电流，并利用产生的预设电流，对MOS管进行充电，则可以实现对电信号的延时。当MOS管电容充满电荷，即在充电完成时将生成的输出电信号传输至信号生成模块200。其中，MOS管可以包括P沟道型MOS管、N沟道型MOS管等，在此不加以限制。
信号生成模块200用于对输出电信号进行比较处理，并根据处理结果生成上电复位信号并传输至数字电路500。
其中，信号生成模块200可以包括由外接带隙基准电路的比较器，或者，反相器，在此不加以限制。
具体地，若信号生成模块200包括外接带隙基准电路的比较器，则可以通过比较器比较输出电信号的电压与带隙基准电路提供的预设电压，在输出电信号的电压大于预设电压时，输出上电复位信号。
若信号生成模块200包括反相器，则可以对输出电信号与反相器的预设反相电压阈值进行比较，当输出电信号的电压达到反向电压阈值，则对输出电信号进行反相，输出上电复位信号。
可选地，上电复位电路10，还可以包括：噪声去除模块。噪声去除模块的第一端用于与电源400电连接，噪声去除模块的第二端接地，噪声去除模块的第三端与信号发生模块的第四端电连接，噪声去除模块的第四端与数字电路500电连接。噪声去除模块用于将上电复位信号的噪声去除，并将去除噪声后的上电复位信号传输至数字电路500。
其中，噪声去除模块包括：施密特触发器、第二反相器和第三反相器；施密特触发器的输入端与信号发生模块的第四端电连接，施密特触发器与第二反相器的输入端电连接；第三反相器的输入端和数字电路500的输入端分别与第二反相器的输出端电连接；第三反相器的输出端与数字电路500的输入端电连接。
在本实施例中，由于上电复位电路10包括延时模块100、信号生成模块200和泄电保护模块300。泄电保护模块在电源传输的电信号由高电平变化至低电平时导通。延时模块当泄电保护模块导通时，可以将存储的电荷泄放。信号生成模块200基于输出电信号生成上电复位信号，能够在电源400传输的电信号发生抖动时，将延时模块100中存储的电荷全部释放，进而确保在电源400传输的电信号发生抖动时，将延时模块100中存储的电荷完全的释放，那么在下次电源传输的电信号由低电平变化至高电平时，延时模块能够进行充电，并在充电完成时将生成的输出电信号传输至信号生成模块。信号生成模块用于基于输出电信号生成上电复位信号，以对数字电路实现复位。
上述实施例对上电复位电路10进行了说明，在上电复位电路10中，为了确保能够正常泄放电荷，泄电保护模块300起到了关键的作用。现以一个实施例对泄电保护模块300进行说明。在一些实施例中，参见图3，泄电保护模块300包括泄电保护单元310和泄电开关320。泄电开关320的第一端与电源400电连接，泄电开关320的第二端接地，泄电开关320的第三端和泄电保护单元310的一端电连接，泄电保护单元310的另一端接地。
泄电保护单元310用于在电源400传输的电信号由高电平变化至低电平时，对电信号进行分压。泄电开关320用于当电信号的电压降低至预设电压阈值后导通。
其中，泄电保护单元310可以包括电阻或者三极管，在此不加以限制。泄电开关320可以包括开关和/或三极管。
若泄电开关320包括两个开关时，则第一开关的一端与电源400电连接，泄电保护单元310的一端和第一开关的另一端的公共端分别与第二开关的一端、延时模块100的第三端电连接，第二开关的另一端接地。其中，第一开关或者第二开关中可以包括由多个开关串联构成。
若泄电开关320包括两个三极管时，则第一三极管的第一端与电源400电连接，泄电保护单元310的一端和第一三极管的第二端的公共端与第二三极管的第一端电连接，第二三极管的第二端接地，第二三极管的第三端与延时模块100的第三端电连接。
若泄电开关320包括第三开关和第三三极管，则第一开关的一端与电源400电连接，泄电保护单元310的一端和第一开关的另一端的公共端分别与第三三极管的一端电连接，第三三极管的另一端接地，第二三极管的第三端与延时模块100的第三端电连接。其中，第一开关中可以包括由多个开关串联构成。
具体地，当电源400传输的电信号由高电平变化至低电平时，泄电开关320导通，泄电保护单元310对电源400传输的电信号进行分压，以使延时模块100的第三端的电压低于延时模块100的电压，延时模块100进行放电，即释放延时模块100中存储的电荷。
在本实施例中，由于泄电保护模块300包括泄电保护单元310和泄电开关320。泄电保护单元310在电源400传输的电信号由高电平变化至低电平时，泄电模块导通电源400和接地端之间的直流通路，此时泄电保护模块300与延时模块100的电连接的电压将无线接近于0V。此时，延时模块100进行放电，进而可以确保上电复位电路10再次上电可以正常运行生成上电复位信号。
在某些实施例中，参见图4，泄电开关320包括：第一PMOS管321和第二PMOS管322。第一PMOS管321的源级与电源400电连接，第一PMOS管321的漏极和栅极与第二PMOS管322的栅极电连接，第二PMOS管322的漏极接地，第二PMOS管322的源极与延时模块100电连接。通过MOS管的导通特性，能够在低功耗场景中也实现应用，MOS管还具备成本低，占地空间小的优势。
在某些实施例中，参见图5，泄电保护单元310包括电阻311；第一PMOS管321的漏极、栅极以及第二PMOS管322的栅极电连接的第一公共端与电阻311的一端电连接，电阻311的另一端接地。通过电阻311实现对电源400传输的电信号的分压，使得电源400传输的电信号的电压降低至导通电源400和接地端的电压条件，进而使得延时模块100进行放电。
在某些实施例中，参见图5，泄电保护单元310还包括第一NMOS管312；第一NMOS管312的栅极与第一公共端电连接，第一NMOS管312的源级和漏极接地；第一NMOS管312，用于吸收电信号的毛刺信号。当电信号仅发生及其细微的变化，产生微弱的毛刺信号，但不足与导通泄放开关时，则可以通过第一NMOS管312吸收毛刺信号，避免误触。
上述实施例对泄电模块进行了说明，在上电复位电路10中，延时模块100也是非常重要的一部分，现以一个实施例对延时模块100进一步说明。在一些实施例中，参照图6，延时模块100包括延时单元110和电流生成单元120。电流生成单元120的第一端电源400电连接，电流生成单元120的第二端接地，电流生成单元120的第三端与延时单元110一端，延时单元110的另一端接地。
延时单元110用于当泄电保护模块300导通时，将存储的电荷泄放。电流生成单元120用于在电源400上电时，生成控制充电时长的电流，并将电流传输至延时单元110。延时单元110用于利于电流进行充电。电流生成单元120用于在延时单元110充电完成时，将输出电信号传输至信号生成模块200。
其中，延时单元110可以包括电容或者MOS管。当电源400传输的电信号由高电平变化至低电平，且满足泄电保护模块300的导通条件下，将存储的电荷泄放。
在上电复位电路10需要生成上电复位信号时，可以先通过电流生成单元120，生成控制充电时长的电流。其中，电流生成单元120可以包括电流镜电路，该电流镜电路中可以包括镜像子单元和分压子单元。镜像子单元的第一端用于与电源400电连接，镜像子单元的第二端与分压子单元连接，分压子单元的第二端接地，镜像子单元的第二端和分压子单元的公共端与延时单元110的一端电连接。其中，分压子单元可以包括电阻或者倒比例管。
分压子单元用于对电源400传输至镜像子单元的电信号进行分压，进而和镜像子单元共同生成控制充电时长的nA级电流并将电流传输至延时单元110。延时单元110利用电流进行充电，电流生成单元120在延时单元110充电完成时，将生成的输出电信号传输至信号生成模块200。电流生成单元能够替换传统POR电路中的低通滤波电路，使用的器件占据的空间更小，成本更低，且能够生成传统低通滤波电路所不能达到的nA级电流，降低了上电复位电路10在运行过程中的功耗。
在某些实施例中，参照图7，电流生成单元120包括第三PMOS管121、第四PMOS管122和第五PMOS管123。其中，第四PMOS管122为倒比管。第三PMOS管121的源级和第五PMOS管123的源级分别与电源400电连接，第三PMOS管121的漏极与第四PMOS管122的源级电连接，第四PMOS管122的漏极接地，第三PMOS管121的漏极和第五PMOS管123的栅极分别与第三PMOS管121的栅极电连接。延时单元110的一端、信号生成模块200的第三端以及泄电保护模块300的第三端的第二公共端与第五PMOS管123的漏极电连接。整体采用MOS管的结构，能够生成nA级电流以实现上电复位电路10在极低功耗下运行的同时，整体体积更小，成本更低。
在一些实施例中，参照图7，延时单元110包括第二NMOS管111。第二NMOS管111的栅极与第二公共端电连接，第二NMOS管111的源级和漏极均接地。采用MOS管的结构，占用集成电路的体积更小，成本更低。
在本实施例中，延时模块100包括延时单元110和电流生成单元120。电流生成单元120在电源400上电时，生成控制充电时长的电流，并将电流传输至延时单元110。延时单元110利于电流进行充电，电流生成单元120在延时单元110充电完成时，将输出电信号传输至信号生成模块200。延时模块100能够通过电流生成单元120生成nA级的微电流，并传输到延时单元110，以进行充电实现信号的延时。延时模块能够生成nA级电流以实现上电复位电路10在极低功耗下运行的同时，整体体积更小，成本更低。
上述实施例对延时模块100进行了说明，在延时模块100进行延时后，将信号传输至信号生成模块200中以生成上电复位信号。现以一个实施例对信号生成模块200进行说明。在其中一个实施例中，参照图8，信号生成模块200包括第一反相器210。第一反相器210的第一端用于与电源400电连接，第一反相器210的第二端接地，第一反相器210的第三端与延时模块100的第四端电连接，第一反相器210的第四端与数字电路500电连接。
第一反相器210用于在输出电信号的电压小于预设反向电压阈值时，停止将输出电信号进行反相以生成上电复位信号。
需要说明的是，在电子线路设计中，经常要用到反相器。反相器是可以将输入信号的相位反转180度的电路。常见的CMOS反相器电路由两个增强型MOS场效应管组成。典型TTL与非门电路由输入级、中间级、输出级组成。集成电路的设计中，上电复位信号一般设计为由高电平变化为低电平的电信号。
在一些实施例中，参照图8，第一反相器210，包括：第六PMOS管211和第三NMOS管212。第六PMOS管211的源级与电源400电连接，第六PMOS管211的漏极与第三NMOS管212的漏极电连接，第三NMOS管212的源级接地。第六PMOS管211和第三NMOS管212的第三公共端和延时模块100的第四端电连接。
由上述内容可知，本申请实施例提供的技术方案，由于信号生成模块200包括第一反相器210。第一反相器210在输出电信号的电压小于预设反向电压阈值时，停止将输出电信号进行反相以生成上电复位信号。通过第一反相器210可以将延时模块100传输的输出电信号的电平进行反相，进而得到由高电平变化为低电平的上电复位信号，第一反相器相较于传统POR电路中的比较器，无需外接带隙基准电路提供恒定基准电压，功耗更低，且具有体积较小的优势。
以上实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请专利的保护范围应以所附权利要求为准。

Claims (9)

1.一种上电复位电路，其特征在于，包括：延时模块、信号生成模块和泄电保护模块；所述延时模块的第一端、所述信号生成模块的第一端和泄电保护模块的第一端用于与电源电连接；所述延时模块的第二端、所述信号生成模块的第二端和泄电保护模块的第二端接地；所述延时模块的第三端和所述泄电保护模块的第三端电连接；所述延时模块的第四端和所述信号生成模块的第三端电连接；
所述泄电保护模块，用于在所述电源传输的电信号由高电平变化至低电平时导通；
所述延时模块，用于当所述泄电保护模块导通时，将存储的电荷泄放，以在所述电信号由低电平变化至高电平时进行充电，并在充电完成时将生成的输出电信号传输至所述信号生成模块，所述延时模块包括延时单元和电流生成单元；所述电流生成单元的第一端所述电源电连接，所述电流生成单元的第二端接地，所述电流生成单元的第三端与所述延时单元一端连接；所述延时单元的另一端接地，所述延时单元，用于当所述泄电保护模块导通时，将存储的电荷泄放；所述电流生成单元，用于在所述电源上电时，生成控制充电时长的电流，并将所述电流传输至所述延时单元；所述延时单元，用于利于所述电流进行充电；所述电流生成单元，用于在所述延时单元充电完成时，将所述输出电信号传输至所述信号生成模块；所述信号生成模块用于基于所述输出电信号生成上电复位信号。
2.根据权利要求1所述的上电复位电路，其特征在于，所述泄电保护模块包括泄电保护单元和泄电开关；所述泄电开关的第一端与所述电源电连接，所述泄电开关的第二端接地，所述泄电开关的第三端和所述泄电保护单元的一端电连接，所述泄电保护单元的另一端接地；
所述泄电保护单元，用于在所述电源传输的所述电信号由高电平变化至低电平时，对所述电信号进行分压；
所述泄电开关，用于当所述电信号的电压降低至预设电压阈值后导通。
3.根据权利要求2所述的上电复位电路，其特征在于，所述泄电开关包括：第一PMOS管和第二PMOS管；所述第一PMOS管的源级与所述电源电连接，所述第一PMOS管的漏极和栅极与所述第二PMOS管的栅极电连接；所述第二PMOS管的漏极接地，所述第二PMOS管的源极与所述延时模块电连接。
4.根据权利要求3所述的上电复位电路，其特征在于，所述泄电保护单元包括电阻；所述第一PMOS管的漏极、栅极以及所述第二PMOS管的栅极电连接的第一公共端与所述电阻的一端电连接，所述电阻的另一端接地。
5.根据权利要求4所述的上电复位电路，其特征在于，所述泄电保护单元还包括第一NMOS管；所述第一NMOS管的栅极与所述第一公共端电连接，所述第一NMOS管的源级和漏极接地；
所述第一NMOS管，用于吸收所述电信号的毛刺信号。
6.根据权利要求5所述的上电复位电路，其特征在于，所述电流生成单元包括第三PMOS管、第四PMOS管和第五PMOS管；其中，所述第四PMOS管为倒比管；所述第三PMOS管的源级和所述第五PMOS管的源级分别与所述电源电连接；所述第三PMOS管的漏极与所述第四PMOS管的源级电连接，所述第四PMOS管的漏极接地；所述第三PMOS管的漏极和所述第五PMOS管的栅极分别与所述第三PMOS管的栅极电连接；所述延时单元的一端、所述信号生成模块的第三端以及所述泄电保护模块的第三端的第二公共端与所述第五PMOS管的漏极电连接。
7.根据权利要求6所述的上电复位电路，其特征在于，所述延时单元包括第二NMOS管；所述第二NMOS管的栅极与所述第二公共端电连接；所述第二NMOS管的源级和漏极均接地。
8.根据权利要求5所述的上电复位电路，其特征在于，所述信号生成模块包括第一反相器；所述第一反相器的第一端用于与所述电源电连接，所述第一反相器的第二端接地，所述第一反相器的第三端与所述延时模块的第四端电连接，所述第一反相器的第四端与数字电路电连接；
所述第一反相器，用于在所述输出电信号的电压小于预设反向电压阈值时，停止将所述输出电信号进行反相以生成上电复位信号。
9.根据权利要求8所述的上电复位电路，其特征在于，所述第一反相器，包括：第六PMOS管和第三NMOS管；所述第六PMOS管的源级与所述电源电连接，所述第六PMOS管的漏极与所述第三NMOS管的漏极电连接，所述第三NMOS管的源级接地；所述第六PMOS管和所述第三NMOS管的第三公共端和所述延时模块的第四端电连接。
CN202210856038.3A 2022-07-11 2022-07-11 上电复位电路 Active CN115118262B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210856038.3A CN115118262B (zh) 2022-07-11 2022-07-11 上电复位电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210856038.3A CN115118262B (zh) 2022-07-11 2022-07-11 上电复位电路

Publications (2)

Publication Number Publication Date
CN115118262A CN115118262A (zh) 2022-09-27
CN115118262B true CN115118262B (zh) 2024-05-03

Family

ID=83334612

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210856038.3A Active CN115118262B (zh) 2022-07-11 2022-07-11 上电复位电路

Country Status (1)

Country Link
CN (1) CN115118262B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117240270A (zh) * 2023-09-15 2023-12-15 深圳市紫光同创电子有限公司 上电复位电路、芯片及电子设备

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11136110A (ja) * 1997-10-29 1999-05-21 Nec Corp パワーオンリセット回路
US6181173B1 (en) * 1998-10-01 2001-01-30 Ericsson Inc. Power-on reset circuit
CN201976079U (zh) * 2011-03-23 2011-09-14 深圳创维－Rgb电子有限公司 一种复位电路及具有该电路的电视机
CN107493097A (zh) * 2017-07-31 2017-12-19 天津大学 具有长复位时间的上电自复位电路
CN108063610A (zh) * 2016-11-07 2018-05-22 无锡华润矽科微电子有限公司 上电复位脉冲产生电路
CN111490762A (zh) * 2020-06-23 2020-08-04 深圳市芯天下技术有限公司 一种新型的上电下电复位电路
CN112039507A (zh) * 2020-08-20 2020-12-04 南京物间科技有限公司 一种高精度上电复位和低功耗掉电复位电路
CN112994672A (zh) * 2021-05-12 2021-06-18 北京炬玄智能科技有限公司 一种上电复位电路
CN113114191A (zh) * 2021-04-20 2021-07-13 珠海博雅科技有限公司 复位电路、电路板及复位装置
CN114123114A (zh) * 2021-10-12 2022-03-01 维沃移动通信有限公司 泄放电路的控制方法及装置、泄放器件及电子设备
CN114268302A (zh) * 2021-12-22 2022-04-01 重庆西南集成电路设计有限责任公司 上电复位电路及其输出稳定性提升方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8680901B2 (en) * 2012-08-06 2014-03-25 Texas Instruments Incorporated Power on reset generation circuits in integrated circuits

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11136110A (ja) * 1997-10-29 1999-05-21 Nec Corp パワーオンリセット回路
US6181173B1 (en) * 1998-10-01 2001-01-30 Ericsson Inc. Power-on reset circuit
CN201976079U (zh) * 2011-03-23 2011-09-14 深圳创维－Rgb电子有限公司 一种复位电路及具有该电路的电视机
CN108063610A (zh) * 2016-11-07 2018-05-22 无锡华润矽科微电子有限公司 上电复位脉冲产生电路
CN107493097A (zh) * 2017-07-31 2017-12-19 天津大学 具有长复位时间的上电自复位电路
CN111490762A (zh) * 2020-06-23 2020-08-04 深圳市芯天下技术有限公司 一种新型的上电下电复位电路
CN112039507A (zh) * 2020-08-20 2020-12-04 南京物间科技有限公司 一种高精度上电复位和低功耗掉电复位电路
CN113114191A (zh) * 2021-04-20 2021-07-13 珠海博雅科技有限公司 复位电路、电路板及复位装置
CN112994672A (zh) * 2021-05-12 2021-06-18 北京炬玄智能科技有限公司 一种上电复位电路
CN114123114A (zh) * 2021-10-12 2022-03-01 维沃移动通信有限公司 泄放电路的控制方法及装置、泄放器件及电子设备
CN114268302A (zh) * 2021-12-22 2022-04-01 重庆西南集成电路设计有限责任公司 上电复位电路及其输出稳定性提升方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
一种采用新型延迟模块的上电复位电路;高强;胡炜;许育森;林安;;中国集成电路;20130205(第Z1期);全文 *

Also Published As

Publication number Publication date
CN115118262A (zh) 2022-09-27

Similar Documents

Publication Publication Date Title
US6181173B1 (en) Power-on reset circuit
JP2931776B2 (ja) 半導体集積回路
JP2541585B2 (ja) リセット信号発生回路
US6288584B1 (en) Zero standby-current power-on reset circuit with Schmidt trigger sensing
KR20120122983A (ko) 파워 온 리셋 회로 및 리셋 방법
JPH0757474A (ja) 半導体メモリ装置のチップ初期化信号発生回路
CN115118262B (zh) 上电复位电路
US6259299B1 (en) CMOS level shift circuit for integrated circuits
KR19990030295A (ko) 전력 오프의 매우 빠른 검출을 사용하는 전력 온 검출 및인에이블링 회로
EP1034619B1 (en) Zero power power-on-reset circuit
JP3341805B2 (ja) 論理回路
US6304114B1 (en) Mode setting determination signal generation circuit
CN109660236B (zh) 迟滞电路及其构成上电复位结构
EP1001536A2 (en) Power-on reset circuit
JP3261151B2 (ja) リセット信号発生回路装置
JP2703890B2 (ja) 半導体集積回路
JP3770824B2 (ja) パワーオンリセット回路
CN115118261B (zh) 上电复位电路
CN219372408U (zh) 一种上电复位电路和集成电路
KR20210067685A (ko) 파워 온 리셋 신호 생성 장치
KR100231139B1 (ko) 리세트 신호 발생 회로
JP2001339285A (ja) パワーオフ検出回路
JP2001285047A (ja) 中間電位化回路
JPH03210815A (ja) Ｃｍｏｓ型出力回路
JP2005236654A (ja) 半導体ｍｏｓ集積回路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant