CN115114178A - 存储器***及其操作方法 - Google Patents

存储器***及其操作方法 Download PDF

Info

Publication number
CN115114178A
CN115114178A CN202111297399.0A CN202111297399A CN115114178A CN 115114178 A CN115114178 A CN 115114178A CN 202111297399 A CN202111297399 A CN 202111297399A CN 115114178 A CN115114178 A CN 115114178A
Authority
CN
China
Prior art keywords
metadata
sequential
memory device
data
area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN202111297399.0A
Other languages
English (en)
Inventor
李杜炯
李惟静
崔民圭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN115114178A publication Critical patent/CN115114178A/zh
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/0284—Multiple user address space allocation, e.g. using different base addresses
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14—Error detection or correction of the data by redundancy in operation
    • G06F11/1402—Saving, restoring, recovering or retrying
    • G06F11/1471—Saving, restoring, recovering or retrying involving logging of persistent data for recovery
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1673—Details of memory controller using buffers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0656—Data buffering arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0411—Online error correction
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/026—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in sense amplifiers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Quality & Reliability (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Electrotherapy Devices (AREA)

Abstract

一种存储器***包括：存储器装置，包括至少一个顺序区域，该至少一个顺序区域存储与该至少一个顺序区域的连续逻辑地址相对应的数据；顺序缓冲器，被配置成临时存储待存储在至少一个顺序区域中的数据；元数据缓冲器，被配置成存储元数据，该元数据包括写入指针信息和区域状态信息，该写入指针信息指示与至少一个顺序区域相对应的逻辑地址之中待存储数据的逻辑地址，该区域状态信息指示顺序缓冲器是否被分配给至少一个顺序区域；以及存储器控制器，被配置成响应于从主机接收的第一命令并使用元数据来执行将数据存储在至少一个顺序区域中的写入操作。

Description

存储器***及其操作方法
相关申请的交叉引用
本申请要求于2021年3月18日向韩国知识产权局提交的申请号为10-2021-0035534的韩国专利申请的优先权，该韩国专利申请的全部公开内容通过引用并入本文。
技术领域
本公开涉及一种电子装置，并且更特别地，涉及一种存储器***及其操作方法。
背景技术
存储器***是在诸如计算机或智能电话的主机装置的控制下存储数据的装置。存储器***可以包括存储数据的存储器装置和控制存储器装置的存储器控制器。存储器装置可以被分类为易失性存储器装置和非易失性存储器装置。
易失性存储器装置是仅在供应电力时存储数据并在切断电力供应时丢失所存储的数据的装置。易失性存储器装置包括静态随机存取存储器(SRAM)、动态随机存取存储器(DRAM)等。
非易失性存储器装置是即使在切断电力之后也不丢失数据的装置。非易失性存储器装置包括只读存储器(ROM)、可编程ROM(PROM)、电可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)、闪速存储器等。
发明内容
本公开的实施例提供了一种管理针对每个顺序区域的日志的存储器***及其操作方法。
根据本公开的实施例，一种存储器***包括：存储器装置，包括至少一个顺序区域，该至少一个顺序区域存储从主机提供并与至少一个顺序区域的连续逻辑地址相对应的数据；顺序缓冲器，被配置成临时存储待存储在至少一个顺序区域中的数据；元数据缓冲器(meta buffer)，被配置成存储元数据，该元数据包括写入指针信息和区域状态信息，写入指针信息指示与至少一个顺序区域相对应的逻辑地址之中待存储数据的逻辑地址，区域状态信息指示顺序缓冲器是否被分配给至少一个顺序区域；以及存储器控制器，被配置成响应于从主机接收的第一命令并使用元数据来执行将数据存储在至少一个顺序区域中的写入操作。存储器控制器可以生成日志数据并且响应于第二命令而更新日志数据，日志数据包括与响应于第一命令而执行写入操作的至少一个顺序区域相对应的写入指针信息和区域状态信息，第二命令针对在具有预先存在的日志数据的至少一个顺序区域中的操作。
根据本公开的实施例，一种存储器***可以包括：存储器装置，包括至少一个顺序区域，至少一个顺序区域存储从主机提供的与至少一个顺序区域的连续逻辑地址相对应的数据；顺序缓冲器，被配置成临时存储待存储在至少一个顺序区域中的数据；元数据缓冲器，被配置成存储第一元数据，该第一元数据包括写入指针信息和区域状态信息，写入指针信息指示与至少一个顺序区域相对应的逻辑地址之中待存储数据的逻辑地址，区域状态信息指示顺序缓冲器是否被分配给至少一个顺序区域；以及存储器控制器，被配置成响应于从主机接收的第一命令并使用第一元数据来执行将数据存储在至少一个顺序区域中的写入操作，生成日志数据，并且在发生突然断电时使用存储器装置中存储的第一元数据和存储器装置中的日志数据来恢复元数据缓冲器中存储的第二元数据，日志数据包括与响应于第一命令而执行写入操作的至少一个顺序区域相对应的写入指针信息和区域状态信息。存储器控制器可以响应于第二命令而更新日志数据，第二命令针对在具有预先存在的日志数据的至少一个顺序区域中的操作。
根据本公开的实施例，一种操作存储器***的方法，该存储器***包括：存储器装置，包括至少一个顺序区域，该至少一个顺序区域存储与从主机提供的连续逻辑地址相对应的数据；顺序缓冲器，被配置成临时存储待存储在至少一个顺序区域中的数据；元数据缓冲器，被配置成存储元数据，元数据包括写入指针信息和区域状态信息，写入指针信息指示与至少一个顺序区域相对应的逻辑地址之中待存储数据的逻辑地址，区域状态信息指示顺序缓冲器是否被分配给至少一个顺序区域；以及存储器控制器，被配置成响应于从主机接收的第一命令并使用元数据来执行将数据存储在至少一个顺序区域中的写入操作，该方法可以包括：生成日志数据，该日志数据包括与响应于第一命令而执行写入操作的至少一个顺序区域相对应的写入指针信息和区域状态信息，并且响应于针对存在日志数据的至少一个顺序区域的第二命令而更新日志数据。
根据本技术，可以提供一种管理针对每个顺序区域的日志的存储器***及其操作方法。
附图说明
图1是示出根据本公开的实施例的包括存储器装置的存储器***的示图。
图2是示出图1的存储器装置的示图。
图3是示出图2的任意一个存储块的配置的示图。
图4是示出对顺序区域执行的写入操作的示图。
图5是示出将多个顺序缓冲器中存储的数据存储在多个顺序区域的每一个中的操作的示图。
图6是示出根据本公开的实施例的更新日志数据的方法的框图。
图7是示出根据本公开的实施例的更新日志数据的方法的示图。
图8是示出根据本公开的实施例的在发生突然断电时的操作的示图。
图9是示出根据本公开的实施例的在发生突然断电时恢复元数据的方法的示图。
图10是示出根据本公开的实施例的更新日志数据的方法的流程图。
图11是示出根据本公开的实施例的在发生突然断电时恢复元数据的方法的流程图。
图12是示例性地示出根据本公开的实施例的包括固态驱动器的数据处理***的示图。
图13是示例性地示出图12的控制器的配置的示图。
图14是示例性地示出根据本公开的实施例的包括数据存储装置的数据处理***的示图。
图15是示例性地示出根据本公开的实施例的包括数据存储装置的数据处理***的示图。
图16是示例性地示出根据本公开的实施例的包括数据存储装置的网络***的示图。
具体实施方式
示出根据本说明书或申请中公开的构思的实施例的具体结构或功能描述，仅用来描述根据本公开的构思的实施例。根据本公开的构思的实施例可以以各种形式实施，并且不应当被解释为限于本说明书或申请中描述的实施例。
图1是示出根据本公开的实施例的包括存储器装置的存储器***的示图。
参照图1，存储器***50可以包括存储器装置100和控制存储器装置的操作的存储器控制器200。存储器***50可以是在诸如以下的主机300的控制下存储数据的装置：移动电话、智能电话、MP3播放器、膝上型计算机、台式计算机、游戏机、TV、平板PC或车载式信息娱乐***。
根据作为与主机300之间的通信方法的主机接口，存储器***50可以被制造为各种类型的存储装置中的一种。例如，存储器***50可以被配置为诸如以下的各种类型的存储装置中的任意一种：固态驱动器(SSD)，多媒体卡(MMC)、嵌入式MMC(eMMC)、缩小尺寸的MMC(RS-MMC)和微型MMC形式的多媒体卡，SD、迷你SD和微型SD形式的安全数字卡，通用串行总线(USB)存储装置，通用闪存(UFS)装置，个人计算机存储卡国际协会(PCMCIA)卡型存储装置，***组件互连(PCI)卡型存储装置，高速PCI(PCI-E)卡型存储装置，紧凑型闪存(CF)卡，智能媒体卡和记忆棒。
存储器***50可以被制造为各种封装类型中的任意一种。例如，存储器***50可以被制造为诸如以下的各种封装类型中的任意一种类型：堆叠封装(POP)、***级封装(SIP)、片上***(SOC)、多芯片封装(MCP)、板上芯片(COB)、晶圆级制造封装(WFP)和晶圆级堆叠封装(WSP)。
存储器装置100可以存储数据。存储器装置100可以在存储器控制器200的控制下操作。存储器装置100可以包括存储器单元阵列(未示出)，该存储器单元阵列包括存储数据的存储器单元。
存储器单元中的每一个可以被配置为存储一个数据位的单层单元(SLC)、存储两个数据位的多层单元(MLC)、存储三个数据位的三层单元(TLC)或存储四个数据位的四层单元(QLC)。
存储器单元阵列(未示出)可以包括多个存储块。每个存储块可以包括多个存储器单元。一个存储块可以包括多个页面。在实施例中，页面可以是将数据存储在存储器装置100中或读取存储器装置100中存储的数据的单位。存储块可以是擦除数据的单位。
在实施例中，存储器装置100可以是双倍数据速率同步动态随机存取存储器(DDRSDRAM)、***低功率双倍数据速率(LPDDR4)SDRAM、图形双倍数据速率(GDDR)SDRAM、低功率DDR(LPDDR)、Rambus动态随机存取存储器(RDRAM)、NAND闪速存储器、垂直NAND闪速存储器、NOR闪速存储器、电阻式随机存取存储器(RRAM)、相变随机存取存储器(PRAM)、磁阻随机存取存储器(MRAM)、铁电随机存取存储器(FRAM)、自旋转移扭矩随机存取存储器(STT-RAM)等。在本说明书中，为了便于描述，假设存储器装置100是NAND闪速存储器。
存储器装置100被配置成从存储器控制器200接收命令和地址，并且访问存储器单元阵列中由地址选择的区域。存储器装置100可以对由地址选择的区域执行由命令指示的操作。例如，存储器装置100可以执行编程操作、读取操作和擦除操作。在编程操作期间，存储器装置100可以将数据存储到由地址选择的区域。在本公开中，存储数据的操作可以表示为编程操作或写入操作。在读取操作期间，存储器装置100可以从由地址选择的区域中读取数据。在擦除操作期间，存储器装置100可以擦除由地址选择的区域中存储的数据。
在实施例中，存储器装置100可以包括多个平面。平面可以是能够独立执行操作的单位。例如，存储器装置100可以包括两个、四个或八个平面。平面可以同步或同时独立地执行编程操作、读取操作或擦除操作。
在实施例中，存储器装置100可以包括顺序区域。顺序区域可以是其中逻辑块地址(LBA)连续的区域。存储器控制器200可以执行将数据存储在顺序区域中的写入操作。顺序区域中存储的数据的LBA可以是连续的。存储器装置100可以包括具有不同大小的多个顺序区域。可以以顺序区域为单位来划分和使用存储器装置100。
顺序区域可以包括能够进行写入操作的活动区域和无法进行写入操作的非活动区域。活动区域可以包括分配有顺序缓冲器的开放区域和未分配顺序缓冲器的封闭区域。顺序缓冲器可以是存储待存储在顺序区域中的数据的缓冲存储器。非活动区域可以包括顺序区域中没有存储数据的空白区域和顺序区域中存储了数据的盈满区域(full area)。
存储器控制器200可以从主机300接收显式开放命令(explicit open command)以将顺序区域转换成开放区域。存储器控制器200可以将顺序缓冲器分配给与显式开放命令相对应的顺序区域。存储器控制器200可以将从主机300接收的数据顺序存储在分配有顺序缓冲器的顺序区域中。
存储器控制器200可以从主机300仅接收针对顺序区域的标识信息以及指示写入操作的命令，而不接收显式开放命令。存储器控制器200可以将顺序缓冲器分配给与所接收的标识信息相对应的顺序区域。存储器控制器200可以将从主机300接收的数据顺序存储在分配有顺序缓冲器的顺序区域中。
存储器控制器200可以从主机300接收命令以将开放区域转换成封闭区域。可以不将数据存储在从开放区域转换成封闭区域的顺序区域中。当待分配给顺序区域的顺序缓冲器不足时，存储器控制器200可以从开放区域之中选择至少一个开放区域并将所选择的开放区域转换成封闭区域。
存储器控制器200可以控制存储器***50的全部操作。
当将电力供应到存储器***50时，存储器控制器200可以运行固件(FW)。当存储器装置100是闪速存储器装置时，固件(FW)可以包括控制与主机300的通信的主机接口层(HIL)，并且存储器控制器200可以包括控制主机300和存储器装置100之间的通信的闪存转换层(FTL)以及控制与存储器装置100的通信的闪存接口层(FIL)。
存储器控制器200可以从主机300接收待存储的数据和逻辑地址(LBA)并且可以将LBA转换为物理块地址(PBA)，物理块地址(PBA)指示存储器装置100中包括的数据待存储到的存储器单元的地址。在本说明书中，LBA和“逻辑地址”或“逻辑性地址”可以具有相同含义。在本说明书中，PBA和“物理性地址”可以具有相同含义。
存储器控制器200可以根据主机300的请求来控制存储器装置100执行编程操作、读取操作、擦除操作等。在编程操作期间，存储器控制器200可以将编程命令、PBA和数据提供到存储器装置100。在读取操作期间，存储器控制器200可以将读取命令和PBA提供到存储器装置100。在擦除操作期间，存储器控制器200可以将擦除命令和PBA提供到存储器装置100。
在实施例中，存储器控制器200可以不考虑来自主机300的请求而独立地生成命令、地址和数据，并且可以将该命令、地址和数据传输到存储器装置100。例如，存储器控制器200可以向存储器装置100提供用于执行读取操作和编程操作，以及损耗均衡、读取回收、垃圾收集的类似操作的命令、地址和数据。
在实施例中，存储器控制器200可以控制至少两个或更多个存储器装置100。例如，存储器控制器200可以根据交错方法来控制多个存储器装置100，以提高操作性能。交错方法可以是控制至少两个存储器装置100的重叠操作的方法。交错方法可以是至少两个或更多个存储器装置100并行操作的方法。
缓冲存储器(未示出)可以临时存储从主机300提供的数据(即，待存储在存储器装置100中的数据)，或者可以临时存储从存储器装置100读取的数据。在实施例中，缓冲存储器(未示出)可以是易失性存储器装置。例如，缓冲存储器(未示出)可以是动态随机存取存储器(DRAM)或静态随机存取存储器(SRAM)。在本公开中，缓冲存储器可以与缓冲器具有相同的含义。
主机300可以使用诸如以下的各种通信方法中的至少一种与存储器***50通信：通用串行总线(USB)、串行AT附件(SATA)、串列SCSI(SAS)、高速芯片间(HSIC)、小型计算机***接口(SCSI)、***组件互连(PCI)、高速PCI(PCIe)、高速非易失性存储器(NVMe)、通用闪存(UFS)、安全数字(SD)、多媒体卡(MMC)、嵌入式MMC(eMMC)、双列直插式存储器模块(DIMM)、寄存式DIMM(RDIMM)和低负载DIMM(LRDIMM)。
图2是示出图1的存储器装置的示图。
参照图2，存储器装置100包括存储器单元阵列110、地址解码器120、读取和写入电路130、控制逻辑140、电压生成器150和电流感测电路160。地址解码器120、读取和写入电路130、电压生成器150和电流感测电路160可以被称为由控制逻辑140控制的***电路。
存储器单元阵列110包括多个存储块BLK1至BLKz。多个存储块BLK1至BLKz通过字线WL连接到地址解码器120。多个存储块BLK1至BLKz通过位线BL1至BLm连接到读取和写入电路130。多个存储块BLK1至BLKz中的每一个包括多个存储器单元。在实施例中，多个存储器单元是非易失性存储器单元，并且可以利用具有垂直沟道结构的非易失性存储器单元来配置。存储器单元阵列110可以作为具有二维结构的存储器单元阵列来配置。根据另一实施例，存储器单元阵列110可以作为具有三维结构的存储器单元阵列来配置。存储器单元阵列中包括的多个存储器单元中的每一个可以存储至少一位数据。在实施例中，存储器单元阵列110中包括的多个存储器单元中的每一个可以是存储一位数据的SLC。在另一实施例中，存储器单元阵列110中包括的多个存储器单元中的每一个可以是存储两位数据的MLC。在又一实施例中，存储器单元阵列110中包括的多个存储器单元中的每一个可以是存储三位数据的TLC。在又一实施例中，存储器单元阵列110中包括的多个存储器单元中的每一个可以是存储四位数据的QLC。在进一步的实施例中，存储器单元阵列110可以包括每个存储器单元存储五位或更多位数据的多个存储器单元。
地址解码器120通过字线WL连接到存储器单元阵列110。地址解码器120被配置成响应于控制逻辑140的控制而操作。地址解码器120通过存储器装置100内部的输入/输出缓冲器(未示出)来接收地址。
地址解码器120被配置成对所接收地址之中的块地址进行解码。地址解码器120根据经解码的块地址来选择至少一个存储块。另外，在读取操作的读取电压施加操作期间，地址解码器120将电压生成器150中生成的读取电压Vread施加到所选择存储块的所选择字线，并且将通过电压Vpass施加到剩余的未选择字线。另外，在编程验证操作期间，地址解码器120将由电压生成器150生成的验证电压施加到所选择存储块的所选择字线，并且将通过电压Vpass施加到剩余的未选择字线。
地址解码器120可以被配置成对所接收的地址的列地址进行解码。地址解码器120将经解码的列地址传输到读取和写入电路130。
存储器装置100的读取操作和编程操作以页面为单位执行。与读取操作和编程操作请求一起接收的地址包括块地址、行地址和列地址。地址解码器120根据块地址和行地址来选择一个存储块和一个字线。列地址由地址解码器120进行解码并被提供到读取和写入电路130。在本说明书中，连接到一个字线的存储器单元可以被称为“物理页面”。
读取和写入电路130包括多个页面缓冲器PB1至PBm。读取和写入电路130可以在存储器单元阵列110的读取操作期间作为读取电路而操作，并且可以在存储器单元阵列110的写入操作期间作为写入电路而操作。多个页面缓冲器PB1至PBm通过位线BL1至BLm连接到存储器单元阵列110。在读取操作和编程验证操作期间，为了感测存储器单元的阈值电压，多个页面缓冲器PB1至PBm在向连接到存储器单元的位线连续供应感测电流的同时，通过感测节点感测根据相应存储器单元的编程状态流动的电流量的变化，并且将感测到的变化锁存为感测数据。读取和写入电路130响应于从控制逻辑140输出的页面缓冲器控制信号而操作。在本说明书中，读取和写入电路的写入操作可以具有与将数据存储在存储器单元中的编程操作相同的含义。
在读取操作期间，读取和写入电路130感测存储器单元的数据，临时存储读取的数据，并且将数据输出到存储器装置100的输入/输出缓冲器(未示出)。在示例性实施例中，除了页面缓冲器(或页面寄存器)之外，读取和写入电路130还可以包括列选择电路等。根据本公开的实施例，读取和写入电路130可以是页面缓冲器。
控制逻辑140连接到地址解码器120、读取和写入电路130、电压生成器150和电流感测电路160。控制逻辑140通过存储器装置100的输入/输出缓冲器(未示出)来接收命令CMD和控制信号CTRL。控制逻辑140被配置成响应于控制信号CTRL而控制存储器装置100的全部操作。另外，控制逻辑140输出用于调整多个页面缓冲器PB1至PBm的感测节点预充电电位电平的控制信号。控制逻辑140可以控制读取和写入电路130以执行存储器单元阵列110的读取操作。
同时，控制逻辑140可以响应于从电流感测电路160接收的通过信号PASS或失败信号FAIL而确定对特定目标编程状态的验证操作是通过还是失败。
在读取操作期间，电压生成器150响应于从控制逻辑140输出的控制信号而生成读取电压Vread和通过电压Vpass。为了生成具有各个电压电平的多个电压，电压生成器150可以包括接收内部电源电压的多个泵浦电容器，并且响应于控制逻辑140的控制，通过选择性地启用多个泵浦电容器来生成多个电压。
在验证操作期间，电流感测电路160可以响应于从控制逻辑140接收的许可位VRY_BTI<#>而生成参考电流和参考电压。可以通过将所生成的参考电压与从读取和写入电路130中包括的页面缓冲器PB1至PBm接收的感测电压VPB进行比较或者通过将所生成的参考电流与从页面缓冲器PB1至PBm接收的感测电流进行比较来输出通过信号PASS或失败信号FAIL。
地址解码器120、读取和写入电路130、电压生成器150和电流感测电路160可以用作对存储器单元阵列110执行读取操作、写入操作和擦除操作的“***电路”。***电路在控制逻辑140的控制下对存储器单元阵列110执行读取操作、写入操作和擦除操作。
图3是示出图2的任意一个存储块的配置的示图。
存储块BLKz是图2的存储块BLK1至BLKz之中的任意一个存储块BLKz，其中z为整数。
参照图3，彼此平行布置的多个字线可以连接在第一选择线和第二选择线之间。此处，第一选择线可以是源极选择线SSL，并且第二选择线可以是漏极选择线DSL。更具体地，存储块BLKz可以包括连接在位线BL1至BLm与源极线SL之间的多个串ST。位线BL1至BLm可以分别连接到串ST，并且源极线SL可以共同连接到串ST。作为示例，下面具体描述连接到第一位线BL1的示例性串ST，并且其它串ST可以被配置成与示例性串ST相同并且彼此相同。
示例性串ST可以包括串联连接在源极线SL与第一位线BL1之间的源极选择晶体管SST、多个存储器单元MC1至MC16、以及漏极选择晶体管DST。其它串ST可以包括源极选择晶体管SST和漏极选择晶体管DST中的至少一个或多个，并且可以包括比图3中所示的存储器单元MC1至MC16更多的存储器单元。
源极选择晶体管SST的源极可以连接到源极线SL，并且漏极选择晶体管DST的漏极可以连接到第一位线BL1。存储器单元MC1至MC16可以串联连接在源极选择晶体管SST与漏极选择晶体管DST之间。不同串ST中包括的源极选择晶体管SST的栅极可以连接到源极选择线SSL，漏极选择晶体管DST的栅极可以连接到漏极选择线DSL，并且存储器单元MC1至MC16的栅极可以连接到多个字线WL1至WL16。不同串ST中包括的存储器单元之中连接到相同字线的一组存储器单元可以被称为页面PG。因此，存储块BLKz可以包括与字线WL1至WL16的数量相同数量的页面PG。
一个存储器单元可以存储一位数据。这通常被称为SLC。在这种情况下，一个物理页面PG可以存储一个逻辑页面(LPG)的数据。一个逻辑页面(LPG)的数据可以包括具有与一个物理页面PG中包括的单元的数量相同数量的数据位。
一个存储器单元可以存储两位或更多位数据。在这种情况下，一个物理页面PG可以存储两个或更多个逻辑页面(LPG)的数据。
图4是示出对顺序区域执行的写入操作的示图。
参照图4，多个页面可以包括在顺序区域中。分配给相邻页面的逻辑地址可以是连续的。存储器控制器可以执行将从主机提供的数据存储在顺序区域中包括的多个页面中的每一个中的写入操作。所存储的数据的逻辑地址可以是连续的。所存储的数据可以在被存储在顺序区域之前被存储在顺序缓冲器中。
写入指针wp可以指示数据被存储在顺序区域中的逻辑地址LBA0、LBA1、LBA2、LBA3、LBA4、LBA5、LBA6等中的一个。关于由写入指针wp指示的逻辑地址的信息可以被称为写入指针信息。存储器控制器可以将数据存储在与由写入指针wp指示的逻辑地址相对应的页面中。在图4中，存储数据的页面可以示出为阴影空间，并且未存储数据的页面可以显示为空白的或白色空间。顺序区域可以是开放区域。每次存储器控制器执行写入操作时，由写入指针wp指示的逻辑地址可以增加。
步骤1可以示出未存储数据的顺序区域。因为存储器控制器从处于LBA0的逻辑地址0开始将数据存储在顺序区域中，所以写入指针wp可以指示逻辑地址0。
步骤2可以示出将数据存储在与逻辑地址0至2(即，LBA0至LBA2)相对应的页面中的顺序区域。在将数据存储在逻辑地址2(LBA2)之后，写入指针wp可以指示逻辑地址3(LBA3)，即下一逻辑地址。
步骤3可以指示将数据存储在与逻辑地址0(LBA0)至逻辑地址5(LBA5)相对应的页面中的顺序区域。存储器控制器可以从逻辑地址3(LBA3)开始将数据顺序存储在由写入指针wp指示的顺序区域中。当将数据存储到逻辑地址5(LBA5)时，写入指针wp可以指示逻辑地址6(LBA6)。
在步骤3处理之后，根据从主机接收的命令，可以根据由写入指针wp指示的逻辑地址来顺序地存储数据。如步骤1(Step1)、步骤2(Step2)和步骤3(Step3)所示，可以顺序地执行写入操作。随着写入操作的进行，可以将数据顺序存储在顺序区域中。
图5是示出将多个顺序缓冲器中存储的数据存储在多个顺序区域的每一个中的操作的示图。
参照图5，多个顺序缓冲器中存储的数据可以被存储在多个顺序区域中。存储器控制器可以在顺序区域中分配写入操作所需的顺序缓冲器。在图5中，为了便于描述，示出了四个顺序区域和四个顺序缓冲器，但是顺序区域和顺序缓冲器的数量不限于此。多个顺序缓冲器501、503、505和507可以分别与多个顺序区域511、513、515和517相对应。
例如，顺序缓冲器501可以与顺序区域511相对应，并且顺序缓冲器503可以与顺序区域513相对应。顺序缓冲器505可以与顺序区域515相对应，并且顺序缓冲器507可以与顺序区域517相对应。与从主机提供的连续逻辑地址相对应的数据可以分别被存储在顺序缓冲器501、503、505和507中。将顺序缓冲器中存储的数据顺序存储在顺序区域中的操作可以与图4的描述相对应。
只有当顺序区域满足最优写入大小(OWS)时，顺序缓冲器中存储的数据才可以被存储在顺序区域中，OWS是可编程数据的最小大小单位。例如，OWS可能为96Kb或192Kb。
图5示出了具有不同OWS的顺序区域。例如，顺序区域511可以具有与三个逻辑地址中存储的数据的大小相对应的OWS，并且顺序区域513可以具有与六个逻辑地址中存储的数据的大小相对应的OWS。顺序区域515可以具有与五个逻辑地址中存储的数据的大小相对应的OWS，并且顺序区域517可以具有与十一个逻辑地址中存储的数据的大小相对应的OWS。顺序缓冲器501、503、505和507能够针对顺序区域511、513、515和517中的每一个存储等于或大于OWS的数据，因此存储器控制器可以将顺序缓冲器501、503、505和507中存储的数据存储在顺序区域511、513、515和517中。
存储器控制器可以存储顺序缓冲器501中存储的数据，以与顺序区域511的逻辑地址0、逻辑地址1和逻辑地址2相对应。存储器控制器可以存储顺序缓冲器503中存储的数据，以与顺序区域513的逻辑地址0、逻辑地址1、逻辑地址2、逻辑地址3、逻辑地址4和逻辑地址5相对应。存储器控制器可以存储顺序缓冲器505中存储的数据，以与顺序区域515的逻辑地址0、逻辑地址1、逻辑地址2、逻辑地址3和逻辑地址4相对应。存储器控制器可以存储顺序缓冲器507中存储的数据，以与顺序区域517的逻辑地址0、逻辑地址1、逻辑地址2、逻辑地址3、逻辑地址4、逻辑地址5、逻辑地址6、逻辑地址7、逻辑地址8、逻辑地址9和逻辑地址10相对应。
替代具有不同OWS的顺序区域，可以固定顺序区域511、513、515和517的OWS。例如，可以假设顺序区域511、513、515和517的OWS等于五个逻辑地址中存储的数据的大小。因此，因为顺序缓冲器501中存储的数据的大小小于OWS，所以可以不将数据存储在顺序区域511中的第0顺序区域Z0中。然而，剩余的顺序缓冲器503、505和507中存储的数据的大小大于OWS，并且因此来自这些缓冲器的数据可以被存储在第一顺序区域Z1、第二顺序区域Z2和第三顺序区域Z3中。参照图4，顺序区域Z0可以与未将数据存储在第0顺序区域Z0中的步骤1相对应。相反，因为OWS是五个逻辑地址中存储的数据的大小，所以第一顺序区域Z1和第二顺序区域Z2可以与图5的顺序区域515相对应。尽管图4或图5中未示出第三顺序区域Z3，但是第三顺序区域Z3可以存储OWS的倍数的数据，即十个逻辑地址(逻辑地址0、逻辑地址1、逻辑地址2、逻辑地址3、逻辑地址4、逻辑地址5、逻辑地址6、逻辑地址7、逻辑地址8、逻辑地址9)的数据。
图6是示出根据本公开的实施例的更新日志数据的方法的框图。
参照图6，存储器控制器200可以从主机300接收操作命令和待存储在存储器装置100中的数据。存储器控制器200可以将待存储在存储器装置100的数据临时存储在缓冲存储器400中。
在实施例中，存储器装置100可以包括具有不同大小的顺序区域。顺序区域可以包括多个物理块。数据可以被存储在顺序区域中的每一个中，并且连续逻辑地址可以被分配给顺序区域中的每一个中。
存储器装置100可以包括分别存储与从主机300提供的连续逻辑地址相对应的数据的至少一个顺序区域。顺序区域可以包括多个物理块。参照图5及其描述，当将等于或大于顺序区域的OWS的数据存储在顺序缓冲器410中时，存储器控制器200可以将该数据存储在顺序区域中。在本公开的实施例中，存储器装置100可以存储缓冲存储器400中存储的一部分数据。
存储器控制器200可以响应于从主机300接收的第一命令而执行将数据存储在顺序区域中的写入操作。存储器控制器200可以进一步包括日志管理器210和元数据管理器220。存储器控制器200可以生成与响应于第一命令而执行写入操作的顺序区域相对应的日志数据。
日志数据可以包括写入指针信息和区域状态信息，写入指针信息指示与顺序区域相对应的逻辑地址之中待存储数据的逻辑地址，区域状态信息指示顺序缓冲器410是否被分配给顺序区域。写入指针信息可以与关于图4的写入指针wp的信息相对应。区域状态信息可以是指示顺序区域是否为开放区域的信息或指示顺序区域是否为封闭区域的信息。
存储器控制器200可以响应于针对存在日志数据的顺序区域的第二命令而更新日志数据。存储器控制器200可以更新现有的日志数据，而无需生成针对存在日志数据的顺序区域的新的日志数据。在更新后的日志数据中，写入指针信息或区域状态信息或两者都可能改变。
当响应于从主机300接收的第二命令而执行写入操作时，日志管理器210可以改变日志数据中包括的写入指针信息。例如，当执行写入操作时，可以将与OWS相对应的数据存储在顺序区域中。因为通过写入操作来改变由写入指针指示的逻辑地址，所以日志管理器210可以改变日志数据中包括的写入指针信息。
当响应于从主机300接收的第二命令而改变顺序缓冲器410的分配与否时，日志管理器210可以改变日志数据中包括的区域状态信息。例如，可以释放分配给顺序区域的顺序缓冲器410。日志管理器210可以将日志数据中包括的区域状态信息从指示开放区域的信息改变为指示封闭区域的信息。根据改变后的区域状态信息，在顺序区域中可以结束写入操作。
元数据管理器220可以响应于从主机300接收的第一命令而生成针对顺序区域的元数据。元数据可以包括写入指针信息和区域状态信息。当响应于从主机300接收的第二命令而执行写入操作时，元数据管理器220可以改变元数据中包括的写入指针信息。当响应于从主机300接收的第二命令而改变顺序区域的状态时，元数据管理器220可以改变元数据中包括的区域状态信息。
日志管理器210和元数据管理器220可以将数据存储在存储器装置100中。具体地，当日志数据的大小超过预定值时，日志管理器210可以将日志数据存储在存储器装置100中。当元数据的大小超过预定值时，元数据管理器220可以将元数据存储在存储器装置100中。在本公开的另一实施例中，日志管理器210可以根据预定时间间隔将日志数据存储在存储器装置100中。元数据管理器220可以根据预定时间间隔将元数据存储在存储器装置100中。
缓冲存储器400可以临时存储待存储在存储器装置100中的数据。缓冲存储器400可以进一步包括顺序缓冲器410、元数据缓冲器420和日志缓冲器430。
顺序缓冲器410可以临时存储待存储在顺序区域中的数据。顺序缓冲器410可以与图5的顺序缓冲器501、503、505和507的描述相对应。存储器控制器200可以在将数据存储在存储器装置100中包括的顺序区域中之前将数据临时存储在顺序缓冲器410中。
元数据管理器220可以将响应于从主机300接收的第一命令而生成的元数据存储在元数据缓冲器420中。另外，元数据管理器220可以响应于从主机300接收的第二命令而生成针对顺序区域的新的元数据或者更新现有的元数据。元数据缓冲器420可以存储元数据，元数据包括与顺序区域相对应的写入指针信息和区域状态信息。
日志管理器210可以将响应于从主机300接收的第一命令而生成的日志数据存储在日志缓冲器430中，并且响应于从主机300接收的第二命令而更新日志数据。日志管理器210可以基于元数据缓冲器420中存储的元数据来更新日志数据。日志缓冲器430可以存储日志数据，日志数据包括与顺序区域相对应的写入指针信息和区域状态信息。
例如，元数据和日志数据可以通过从主机300接收的第一命令与顺序区域相关地生成。另外，当由于从主机300接收的第二命令而执行写入操作时，可以根据顺序区域的OWS来改变由写入指针指示的逻辑地址。元数据管理器220可以生成包括改变后的写入指针信息的新的元数据，或者可以更新元数据中包括的写入指针信息。日志管理器210可以基于更新的元数据或新的元数据来更新日志数据中包括的写入指针信息。而且，如果与顺序区域相对应的区域状态被改变，则元数据和日志数据也可以被更新。
图7是示出根据本公开的实施例的更新日志数据的方法的示图。
参照图7，日志数据720、721、722、723和724存储在日志缓冲器710中。在图7中，阴影部分可以指示日志缓冲器710中存储的日志数据720、721、722、723和724。日志缓冲器710的空白空间725可以指示未存储日志数据的空间。
日志数据720、721、722、723和724可以分别与顺序区域Zone0、Zone1、Zone2、Zone3和Zone4相对应。当存在与第二顺序区域Zone2相对应的日志数据722时，可以对第二顺序区域执行写入操作。当执行写入操作时，第二顺序区域中的写入指针信息可以被改变。
参照图6，元数据管理器220可以生成包括改变后的写入指针信息的新的元数据，或者可以改变现有的元数据中包括的写入指针信息。另外，日志管理器210可以基于改变后的元数据来改变日志数据722中包括的写入指针信息。例如，针对存在日志数据722的第二顺序区域Zone2，日志管理器210不将新的日志数据存储在日志缓冲区710的空白空间725中。相反，日志管理器210可以使用修改后的元数据来改变与第二顺序区域Zone2相对应的日志数据722。
当存储器装置中存在多个顺序区域Zone0、Zone1、Zone2、Zone3和Zone4时，日志管理器210可以更新与顺序区域中的每一个相对应的日志数据。日志缓冲器710的空白空间725可以存储另一顺序区域(例如，第五顺序区域)的日志数据。
图8是示出根据本公开的实施例的在发生突然断电时的操作的示图。
参照图8，当发生突然断电(SPO)时，日志管理器210可以将日志缓冲器430中存储的日志数据存储在存储器装置100中。然而，因为图6的元数据缓冲器420中存储的元数据包括针对顺序区域的多个元数据或者包括关于顺序区域的附加信息，所以元数据的大小可以相对大于日志数据的大小。因此，当发生SPO时，由于大小不同，存储器装置100可以不存储元数据。如果发生SPO，因为日志缓冲器430中存储的日志数据仅包括关于顺序区域的最新信息，所以存储器装置100中存储的数据的大小可能较小。
响应于发生SPO，存储器装置100中存储的日志数据可以用于在发生SPO之后恢复元数据缓冲器420中包括的元数据。
图9是示出根据本公开的实施例的在发生突然断电(SPO)时恢复元数据的方法的示图。
参照图9，当发生SPO时，元数据管理器220可以使用存储器装置100中存储的元数据910和日志数据920来恢复元数据缓冲器420的元数据。此处，存储器装置100中存储的元数据910可以表示当在发生SPO之前元数据的大小超过预定值时通过元数据管理器220存储在存储器装置100中的元数据。另外，存储器装置100中存储的日志数据920可以表示在完全断电之前存储器装置100中存储的日志数据，该日志数据是当响应于发生SPO时图8的日志管理器210将来自日志缓冲器430的日志数据存储在存储器装置100中时生成的。也就是说，从存储元数据910的时间到发生SPO的时间的历史可以通过日志数据920来反映。
如果第一写入指针信息(即存储器装置100中存储的元数据910中包括的写入指针信息)不同于第二写入指针信息(即存储器装置100中存储的日志数据920中包括的写入指针信息)，则元数据管理器220可以将第一写入指针信息改变为第二写入指针信息。另外，如果第一区域状态信息(即存储器装置100中存储的元数据910中包括的区域状态信息)不同于第二区域状态信息(即存储器装置100中存储的日志数据920中包括的区域状态信息)，则元数据管理器220可以将第一区域状态信息改变为第二区域状态信息。元数据管理器220可以将改变后的元数据存储在元数据缓冲器420中。
因此，在发生SPO之后，元数据管理器220可以通过反映作为最新信息的、关于存储器装置100中存储的元数据910的日志数据920来恢复元数据缓冲器420中存储的元数据。参照图7，可以生成针对顺序区域Zone0、Zone1、Zone2、Zone3和Zone4的元数据和日志数据。可以将元数据存储在元数据缓冲器中，并且可以将日志数据存储在日志缓冲器710中。另外，当元数据缓冲器中存储的元数据的大小超过预定值时，可以将元数据存储在存储器装置100中。
在元数据910存储在存储器装置100中之后，可以执行对第二顺序区域Zone2的写入操作。当执行对第二顺序区域Zone2的写入操作时，第二顺序区域Zone2的元数据和日志数据722可能改变。在更新日志数据722之后，可能发生SPO。响应于发生SPO，日志管理器210可以将日志数据920存储在存储器装置100中。
然而，存储器装置100中存储的元数据910可以不反映对第二顺序区域Zone2执行写入操作的结果，而存储器装置100中存储的日志数据920可以反映对第二顺序区域Zone2执行写入操作的结果。因此，在发生SPO之后，元数据管理器220可以通过反映作为最新信息的、关于存储器装置100中存储的元数据910的日志数据920来恢复元数据缓冲器420中存储的元数据。
在图9中，在发生SPO之前，存储器装置100中存储的元数据910可以被称为第一元数据，并且在发生SPO之后，元数据缓冲器420中存储的元数据可以被称为第二元数据。根据本公开的另一实施例，响应于发生SPO，存储器控制器可以使用存储器装置100中存储的第一元数据910和存储器装置100中存储的日志数据920来恢复第二元数据。例如，存储器控制器可以响应于针对在发生SPO之前存在日志数据的顺序区域的第二命令而更新日志数据。当第一写入指针信息(即存储器装置100中存储的第一元数据910中包括的写入指针信息)不同于第二写入指针信息(即存储器装置100中存储的日志数据920中包括的写入指针信息)时，元数据管理器220可以将第一写入指针信息改变为第二写入指针信息。另外，当第一区域状态信息(即存储器装置100中存储的第一元数据910中包括的区域状态信息)不同于第二区域状态信息(即存储器装置100中存储的日志数据920中包括的区域状态信息)时，元数据管理器220可以将第一区域状态信息改变为第二区域状态信息。元数据管理器220可以将改变后的第一元数据存储在元数据缓冲器420中。改变后的第一元数据可以与第二元数据相同。
图10是示出根据本公开的实施例的更新日志数据的方法的流程图。
参照图10，存储器控制器200可以从主机300接收命令并且执行将数据存储在顺序区域中的写入操作。可以响应于写入操作而生成或更新日志数据。图10中执行的操作可以与图6和图7的描述相对应。
在步骤S1001中，存储器控制器200可以从主机300接收第一命令，第一命令指示将数据存储在顺序区域中的写入操作。在步骤S1003中，接收第一命令的存储器控制器200可以生成与响应于第一命令而执行写入操作的顺序区域相对应的元数据。元数据可以包括写入指针信息和区域状态信息，该写入指针信息指示与该顺序区域相对应的逻辑地址之中待存储数据的逻辑地址，该区域状态信息指示顺序缓冲器是否被分配给该顺序区域。
在步骤S1005中，从主机300接收第一命令的存储器控制器200可以生成与响应于第一命令而执行写入操作的顺序区域相对应的日志数据。日志数据可以基于通过存储器控制器200生成的元数据来生成。
在步骤S1007中，存储器控制器200可以确定是否从主机300接收到针对存在日志数据的顺序区域的第二命令。当存储器控制器200没有接收到第二命令时，可以结束存储器***的操作。当存储器控制器200接收到第二命令时，可以执行步骤S1009。
在步骤S1009中，存储器控制器200可以响应于针对存在日志数据的顺序区域的第二命令而更新日志数据。存储器控制器200可以更新现有的日志数据，而无需相对于存在日志数据的顺序区域生成新的日志数据。在更新后的日志数据中，写入指针信息或区域状态信息或两者都可能改变。
如上所述，可以根据从主机300接收的第一命令来在顺序区域中生成元数据和日志数据。另外，当在从主机300接收到第二命令之后执行写入操作时，可以根据顺序区域的OWS来改变由写入指针指示的逻辑地址。元数据管理器220可以生成包括改变后的写入指针信息的新的元数据，或者可以更新元数据中包括的写入指针信息。此时，日志管理器210可以基于更新后的元数据来更新日志数据中包括的写入指针信息，并且如果与顺序区域相对应的区域状态改变，则也可以相应地更新元数据和日志数据。
图11是示出根据本公开的实施例的在发生突然断电(SPO)时恢复元数据的方法的流程图。
参照图11，可以恢复由于发生SPO而丢失的元数据。图11中执行的操作可以与图6、图8和图9的描述相对应。
在步骤S1101中，元数据管理器220可以将元数据存储在存储器装置100中。当元数据的大小超过预定值时，元数据管理器220可以将元数据存储在存储器装置100中。在本公开的另一实施例中，元数据管理器220可以根据预定时间间隔将元数据存储在存储器装置100中。
在步骤S1103中，日志管理器210可以确定是否发生SPO。当没有发生SPO时，可以结束存储器***的操作。当发生SPO时，可以执行步骤S1105。
在步骤S1105中，日志管理器210可以响应于发生SPO而将来自日志缓冲器430的日志数据存储在存储器装置100中。日志缓冲器430中存储的日志数据仅包括关于顺序区域的最新信息，因此待存储在存储器装置100中的日志数据的大小较小。当发生SPO时，可以将日志数据存储在存储器装置100中。
在步骤S1107中，当发生SPO时，元数据管理器220可以使用存储器装置100中存储的元数据910和日志数据920来恢复元数据缓冲器420中包括的元数据。此处，存储器装置100中存储的元数据910可以表示基于在发生SPO之前元数据的大小超过预定值而通过元数据管理器220存储在存储器装置100中的元数据。另外，存储器装置100中存储的日志数据920可以表示在完全断电之前存储器装置100中存储的日志数据。当图8的日志管理器210响应于发生SPO而将日志缓冲器430的日志数据存储在存储器装置100中时，可以生成日志数据920。
根据本公开的实施例，当第一写入指针信息(即存储器装置100中存储的元数据910中包括的写入指针信息)不同于第二写入指针信息(即存储器装置100中存储的日志数据920中包括的写入指针信息)时，元数据管理器220可以将第一写入指针信息改变为第二写入指针信息。另外，当第一区域状态信息(即存储器装置100中存储的元数据910中包括的区域状态信息)不同于第二区域状态信息(即存储器装置100中存储的日志数据920中包括的区域状态信息)时，元数据管理器220可以将第一区域状态信息改变为第二区域状态信息。
图12是示例性地示出根据本公开的实施例的包括固态驱动器(SSD)的数据处理***的示图。参照图12，数据处理***2000可以包括主机装置2100和SSD 2200。
SSD 2200可以包括控制器2210、缓冲存储器装置2220、非易失性存储器2231至223n、电源2240、信号连接器2250和电源连接器2260。
控制器2210可以控制SSD 2200的全部操作。
缓冲存储器装置2220可以临时存储待存储在非易失性存储器2231至223n中的数据。另外，缓冲存储器装置2220可以临时存储从非易失性存储器2231至223n中读取的数据。在控制器2210的控制下，被临时存储在缓冲存储器装置2220中的数据可以被传输到主机装置2100或非易失性存储器2231至223n。
非易失性存储器2231至223n可以用作SSD 2200的存储介质。非易失性存储器2231至223n中的每一个可以分别通过多个通道CH1至CHn连接到控制器2210。一个或多个非易失性存储器可以连接到一个通道。此外，连接到一个通道的非易失性存储器可以连接到相同的信号总线和数据总线。
电源2240可以将通过电源连接器2260输入的电力PWR提供到SSD 2200。电源2240可以包括辅助电源2241。辅助电源2241可以供应电力，使得当发生突然断电时SSD 2200正常结束。辅助电源2241可以包括能够充入电力PWR的大容量电容器。
控制器2210可以通过信号连接器2250与主机装置2100交换信号SGL。此处，信号SGL可以包括命令、地址、数据等。根据主机装置2100与SSD 2200之间的接口连接方法，信号连接器2250可以被配置为各种类型的连接器。
图13是示例性地示出图12的控制器的配置的示图。参照图13，控制器2210可以包括主机接口单元2211、控制单元2212、随机存取存储器2213、错误校正码(ECC)单元2214和存储器接口单元2215。
根据主机装置2100的协议，主机接口单元2211可以将主机装置2100和SSD 2200接口连接。例如，主机接口单元2211可以通过以下中的任意一种与主机装置2100通信：安全数字、通用串行总线(USB)、多媒体卡(MMC)、嵌入式MMC(eMMC)、个人计算机存储卡国际协会(PCMCIA)、并行高级技术附件(PATA)、串行高级技术附件(SATA)、小型计算机***接口(SCSI)、串列SCSI(SAS)、***组件互连(PCI)、高速PCI(PCI-E)和通用闪存(UFS)协议。另外，主机接口单元2211可以执行磁盘仿真功能，该磁盘仿真功能支持主机装置2100将SSD2200识别为通用数据存储装置，例如硬盘驱动器(HDD)。
控制单元2212可以分析和处理从主机装置2100输入的信号SGL。根据用于驱动SSD2200的固件或软件，控制单元2212可以控制内部功能块的操作。随机存取存储器2213可以用作用于驱动这种固件或软件的操作存储器。
ECC单元2214可以生成待被传输到非易失性存储器2231至223n的数据的奇偶校验数据。所生成的奇偶校验数据可以与该数据一起被存储在非易失性存储器2231至223n中。ECC单元2214可以基于奇偶校验数据来检测从非易失性存储器2231至223n读取的数据的错误。当检测到的错误处于校正范围内时，ECC单元2214可以校正检测到的错误。
在控制单元2212的控制下，存储器接口单元2215可以将诸如命令和地址的控制信号提供到非易失性存储器2231至223n。另外，在控制单元2212的控制下，存储器接口单元2215可以与非易失性存储器2231至223n交换数据。例如，存储器接口单元2215可以将缓冲存储器装置2220中存储的数据提供到非易失性存储器2231至223n，或者将从非易失性存储器2231至223n读取的数据提供到缓冲存储器装置2220。
图14是示例性地示出根据本公开的实施例的包括数据存储装置的数据处理***的示图。参照图14，数据处理***3000可以包括主机装置3100和数据存储装置3200。
主机装置3100可以以诸如印刷电路板的板的形式来配置。尽管未示出，但是主机装置3100可以包括用于执行主机装置的功能的内部功能块。
主机装置3100可以包括诸如插座、插槽或连接器的连接端子3110。数据存储装置3200可以被安装在连接端子3110上。
数据存储装置3200可以以诸如印刷电路板的板形式来配置。数据存储装置3200可以指存储器模块或存储卡。数据存储装置3200可以包括控制器3210、缓冲存储器装置3220、非易失性存储器3231至3232、电源管理集成电路(PMIC)3240以及连接端子3250。
控制器3210可以控制数据存储装置3200的全部操作。控制器3210可以与图12中所示的控制器2210相同地配置。
缓冲存储器装置3220可以临时存储待存储在非易失性存储器3231至3232中的数据。另外，缓冲存储器装置3220可以临时存储从非易失性存储器3231至3232中读取的数据。在控制器3210的控制下，临时存储在缓冲存储器装置3220中的数据可以被传输到主机装置3100或非易失性存储器3231至3232。
非易失性存储器3231至3232可以用作数据存储装置3200的存储介质。
PMIC 3240可以将通过连接端子3250输入的电力提供到数据存储装置3200。根据控制器3210的控制，PMIC 3240可以管理数据存储装置3200的电力。
连接端子3250可以连接到主机装置的连接端子3110。可以通过连接端子3250在主机装置3100和数据存储装置3200之间传输电力以及诸如命令、地址和数据的信号。根据主机装置3100与数据存储装置3200之间的接口方法，连接端子3250可以被配置为各种类型的连接。连接端子3250可以被设置在数据存储装置3200的任意一侧上。
图15是示例性地示出根据本公开的实施例的包括数据存储装置的数据处理***的示图。参照图15，数据处理***4000可以包括主机装置4100和数据存储装置4200。
主机装置4100可以以诸如印刷电路板的板的形式来配置。尽管未示出，但是主机装置4100可以包括用于执行主机装置的功能的内部功能块。
数据存储装置4200可以以表面安装型封装的形式来配置。数据存储装置4200可以通过焊球4250安装在主机装置4100上。数据存储装置4200可以包括控制器4210、缓冲存储器装置4220和非易失性存储器4230。
控制器4210可以控制数据存储装置4200的全部操作。控制器4210可以与图12中所示的控制器2210相同地配置。
缓冲存储器装置4220可以临时存储待存储在非易失性存储器4230中的数据。另外，缓冲存储器装置4220可以临时存储从非易失性存储器4230中读取的数据。在控制器4210的控制下，临时存储在缓冲存储器装置4220中的数据可以被传输到主机装置4100或非易失性存储器4230。
非易失性存储器4230可以用作数据存储装置4200的存储介质。
图16是示例性地示出根据本公开的实施例的包括数据存储装置的网络***的示图。参照图16，网络***5000可以包括通过网络5500连接的服务器***5300和多个客户端***5410至5430。
服务器***5300可以响应于多个客户端***5410至5430的请求而服务数据。例如，服务器***5300可以存储从多个客户端***5410至5430提供的数据。作为另一示例，服务器***5300可以将数据提供到多个客户端***5410至5430。
服务器***5300可以包括主机装置5100和数据存储装置5200。数据存储装置5200可以包括图1的数据存储装置50、图12的SSD 2200、图14的数据存储装置3200和图15的数据存储装置4200。
根据本公开的实施例，因为响应于从主机接收的每个写入命令而重新生成日志数据，由于仅存储最近更新的日志数据，所以可以减少日志数据的量。尽管所生成的日志数据的量减少，但是将由写入操作所产生的元数据存储在存储器装置中的频率也可以减少，因此不会因SPO而造成不利影响。当将元数据存储在存储器装置中的写入操作的生成频率降低时，可以提高NAND存储器的性能，还可以提高NAND存储器的寿命。
根据本公开的实施例，可以减少执行将元数据存储在存储器装置中的写入操作的次数。随着存储元数据的操作减少，可以顺利执行用户数据的写入操作。因此，可以提高存储器***的性能。
根据本公开的实施例，随着存储元数据的次数减少，可以减少NAND存储器中的编程/擦除周期。因此，可以提高存储器装置的寿命。
根据本公开的实施例，因为可以仅利用最近更新的日志数据来对发生SPO作出响应，所以可以移除有效页面表(VPT)。
由于在不改变本公开的技术实质或基本特征的情况下，本公开可以以其它具体形式实施，所以本公开所属领域的普通技术人员应当理解的是，上述实施例是说明性的而非限于所有方面。本公开的范围由所附权利要求书而不是具体实施方式来指示，并且由权利要求书的含义和范围及其等效概念得出的所有改变或修改都被解释为被包括在本公开的范围内。

Claims (21)

1.一种存储器***，包括：
存储器装置，包括至少一个顺序区域，所述至少一个顺序区域存储从主机提供的并且与所述至少一个顺序区域的连续逻辑地址相对应的数据；
顺序缓冲器，临时存储待存储在所述至少一个顺序区域中的数据；
元数据缓冲器，存储元数据，所述元数据包括写入指针信息和区域状态信息，所述写入指针信息指示与所述至少一个顺序区域相对应的逻辑地址之中待存储所述数据的逻辑地址，所述区域状态信息指示所述顺序缓冲器是否被分配给所述至少一个顺序区域；以及
存储器控制器，响应于从所述主机接收的第一命令并使用所述元数据来执行将所述数据存储在所述至少一个顺序区域中的写入操作，
其中所述存储器控制器生成日志数据并且响应于第二命令而更新所述日志数据，所述日志数据包括与响应于所述第一命令而执行所述写入操作的所述至少一个顺序区域相对应的写入指针信息和区域状态信息，所述第二命令针对在具有预先存在的日志数据的所述至少一个顺序区域中的操作。
2.根据权利要求1所述的存储器***，其中所述存储器控制器进一步包括日志管理器，当响应于所述第二命令而执行所述写入操作时，所述日志管理器改变所述日志数据中包括的所述写入指针信息，并且当响应于所述第二命令而改变所述至少一个顺序区域的状态时，所述日志管理器改变所述日志数据中包括的所述区域状态信息。
3.根据权利要求2所述的存储器***，其中所述存储器控制器进一步包括元数据管理器，当响应于所述第二命令而执行所述写入操作时，所述元数据管理器改变所述元数据中包括的所述写入指针信息，并且当响应于所述第二命令而改变所述至少一个顺序区域的状态时，所述元数据管理器改变所述元数据中包括的所述区域状态信息。
4.根据权利要求3所述的存储器***，其中当所述日志数据的大小超过预定值时，所述日志管理器将所述日志数据存储在所述存储器装置中，并且
当所述元数据的大小超过预定值时，所述元数据管理器将所述元数据存储在所述存储器装置中。
5.根据权利要求3所述的存储器***，其中所述日志管理器根据第一预定时间间隔将所述日志数据存储在所述存储器装置中，并且
所述元数据管理器根据第二预定时间间隔将所述元数据存储在所述存储器装置中。
6.根据权利要求4所述的存储器***，其中当发生突然断电时，所述日志管理器将所述日志数据存储在所述存储器装置中，并且
当发生所述突然断电时，所述元数据管理器使用所述存储器装置中存储的所述元数据和所述存储器装置中存储的所述日志数据来恢复所述元数据缓冲器中存储的所述元数据。
7.根据权利要求6所述的存储器***，其中当第一写入指针信息不同于第二写入指针信息时，所述元数据管理器将所述第一写入指针信息改变为所述第二写入指针信息并将改变后的元数据存储在所述元数据缓冲器中，所述第一写入指针信息为所述存储器装置中存储的所述元数据中包括的写入指针信息，所述第二写入指针信息为所述存储器装置中存储的所述日志数据中包括的写入指针信息。
8.根据权利要求6所述的存储器***，其中当第一区域状态信息不同于第二区域状态信息时，所述元数据管理器将所述第一区域状态信息改变为所述第二区域状态信息并将改变后的元数据存储在所述元数据缓冲器中，所述第一区域状态信息为所述存储器装置中存储的所述元数据中包括的区域状态信息，所述第二区域状态信息为所述存储器装置中存储的所述日志数据中包括的区域状态信息。
9.根据权利要求1所述的存储器***，进一步包括：
日志缓冲器，包括针对所述存储器装置中包括的多个顺序区域之中执行所述写入操作的所述至少一个顺序区域中的每一个的日志数据。
10.一种存储器***，包括：
存储器装置，包括至少一个顺序区域，所述至少一个顺序区域存储从主机提供的与所述至少一个顺序区域的连续逻辑地址相对应的数据；
顺序缓冲器，临时存储待存储在所述至少一个顺序区域中的数据；
元数据缓冲器，存储第一元数据，所述第一元数据包括写入指针信息和区域状态信息，所述写入指针信息指示与所述至少一个顺序区域相对应的逻辑地址之中待存储所述数据的逻辑地址，所述区域状态信息指示所述顺序缓冲器是否被分配给所述至少一个顺序区域；以及
存储器控制器，响应于从所述主机接收的第一命令并使用所述第一元数据来执行将所述数据存储在所述至少一个顺序区域中的写入操作，生成日志数据，并且在发生突然断电时使用所述存储器装置中存储的所述第一元数据和所述存储器装置中的所述日志数据来恢复所述元数据缓冲器中存储的第二元数据，所述日志数据包括与响应于所述第一命令而执行所述写入操作的所述至少一个顺序区域相对应的写入指针信息和区域状态信息，
其中所述存储器控制器响应于第二命令而更新所述日志数据，所述第二命令针对在具有预先存在的日志数据的所述至少一个顺序区域中的操作。
11.根据权利要求10所述的存储器***，其中所述存储器控制器进一步包括日志管理器，当响应于所述第二命令而执行所述写入操作时，所述日志管理器改变所述日志数据中包括的所述写入指针信息，并且当响应于所述第二命令而改变所述至少一个顺序区域的状态时，所述日志管理器改变所述日志数据中包括的所述区域状态信息。
12.根据权利要求11所述的存储器***，其中所述存储器控制器进一步包括元数据管理器，当响应于所述第二命令而执行所述写入操作时，所述元数据管理器改变所述元数据中包括的所述写入指针信息，并且当响应于所述第二命令而改变所述至少一个顺序区域的状态时，所述元数据管理器改变所述元数据中包括的所述区域状态信息。
13.根据权利要求12所述的存储器***，其中当所述日志数据的大小超过预定值时，所述日志管理器将所述日志数据存储在所述存储器装置中，并且
当所述元数据的大小超过预定值时，所述元数据管理器将所述元数据存储在所述存储器装置中。
14.根据权利要求12所述的存储器***，其中所述日志管理器根据第一预定时间间隔将所述日志数据存储在所述存储器装置中，并且
所述元数据管理器根据第二预定时间间隔将所述元数据存储在所述存储器装置中。
15.根据权利要求13所述的存储器***，其中当第一写入指针信息不同于第二写入指针信息时，所述元数据管理器将所述第一写入指针信息改变为所述第二写入指针信息并将改变后的第一元数据存储在所述元数据缓冲器中，所述第一写入指针信息为所述第一元数据中包括的写入指针信息，所述第二写入指针信息为所述存储器装置中存储的所述日志数据中包括的写入指针信息。
16.根据权利要求13所述的存储器***，其中当第一区域状态信息不同于第二区域状态信息时，所述元数据管理器将所述第一区域状态信息改变为所述第二区域状态信息并将改变后的第一元数据存储在所述元数据缓冲器中，所述第一区域状态信息为所述第一元数据中包括的区域状态信息，所述第二区域状态信息为所述存储器装置中存储的所述日志数据中包括的区域状态信息。
17.根据权利要求10所述的存储器***，进一步包括：
日志缓冲器，包括针对所述存储器装置中包括的多个顺序区域之中执行所述写入操作的所述至少一个顺序区域中的每一个的日志数据。
18.一种操作存储器***的方法，所述存储器***包括：存储器装置，包括至少一个顺序区域，所述至少一个顺序区域存储从主机提供的与连续逻辑地址相对应的数据；顺序缓冲器，临时存储待存储在所述至少一个顺序区域中的数据；元数据缓冲器，存储元数据，所述元数据包括写入指针信息和区域状态信息，所述写入指针信息指示与所述至少一个顺序区域相对应的逻辑地址之中待存储所述数据的逻辑地址，所述区域状态信息指示所述顺序缓冲器是否被分配给所述至少一个顺序区域；以及存储器控制器，响应于从所述主机接收的第一命令并使用所述元数据来执行将所述数据存储在所述至少一个顺序区域中的写入操作，所述方法包括：
生成日志数据，所述日志数据包括与响应于所述第一命令而执行所述写入操作的所述至少一个顺序区域相对应的写入指针信息和区域状态信息；并且
响应于针对存在所述日志数据的所述至少一个顺序区域的第二命令而更新所述日志数据。
19.根据权利要求18所述的方法，其中所述更新包括：
当响应于所述第二命令而执行所述写入操作时，改变所述日志数据中包括的所述写入指针信息；并且
当响应于所述第二命令而改变所述至少一个顺序区域的状态时，改变所述日志数据中包括的所述区域状态信息。
20.根据权利要求19所述的方法，进一步包括：
当所述元数据的大小超过预定值时，将所述元数据存储在所述存储器装置中；
当发生突然断电时，将所述日志数据存储在所述存储器装置中；并且
当发生所述突然断电时，使用所述存储器装置中存储的所述元数据和所述存储器装置中存储的所述日志数据来恢复所述元数据缓冲器中存储的所述元数据。
21.根据权利要求20所述的方法，其中所述恢复包括：
当第一写入指针信息不同于第二写入指针信息时，将所述第一写入指针信息改变为所述第二写入指针信息，所述第一写入指针信息为所述存储器装置中存储的所述元数据中包括的写入指针信息，所述第二写入指针信息为所述存储器装置中存储的所述日志数据中包括的写入指针信息；
当第一区域状态信息不同于第二区域状态信息时，将所述第一区域状态信息改变为所述第二区域状态信息，所述第一区域状态信息为所述存储器装置中存储的所述元数据中包括的区域状态信息，所述第二区域状态信息为所述存储器装置中存储的所述日志数据中包括的区域状态信息；并且
将改变后的元数据存储在所述元数据缓冲器中。
CN202111297399.0A 2021-03-18 2021-11-04 存储器***及其操作方法 Withdrawn CN115114178A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2021-0035534 2021-03-18
KR1020210035534A KR20220130526A (ko) 2021-03-18 2021-03-18 메모리 시스템 및 그 동작 방법

Publications (1)

Publication Number Publication Date
CN115114178A true CN115114178A (zh) 2022-09-27

Family

ID=83284713

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111297399.0A Withdrawn CN115114178A (zh) 2021-03-18 2021-11-04 存储器***及其操作方法

Country Status (3)

Country Link
US (1) US11586379B2 (zh)
KR (1) KR20220130526A (zh)
CN (1) CN115114178A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11157207B2 (en) * 2018-07-31 2021-10-26 SK Hynix Inc. Apparatus and method for engaging plural memory system with each other to store data

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101301840B1 (ko) 2010-12-08 2013-08-29 삼성전자주식회사 비휘발성 메모리 장치의 데이터 처리 방법
US9218279B2 (en) * 2013-03-15 2015-12-22 Western Digital Technologies, Inc. Atomic write command support in a solid state drive
KR101567134B1 (ko) * 2013-03-29 2015-11-09 이화여자대학교 산학협력단 비휘발성 메모리에 기반하여 저널링 기능을 통합한 버퍼 캐시 장치, 저널링 파일 시스템 및 저널링 방법
KR102553261B1 (ko) 2018-10-10 2023-07-07 삼성전자 주식회사 메모리 컨트롤러, 상기 메모리 컨트롤러를 포함하는 스토리지 장치, 및 상기 메모리 컨트롤러의 동작 방법
US10852948B2 (en) * 2018-10-19 2020-12-01 Alibaba Group Holding System and method for data organization in shingled magnetic recording drive
KR20210000414A (ko) * 2019-06-25 2021-01-05 에스케이하이닉스 주식회사 메모리 시스템

Also Published As

Publication number Publication date
US20220300196A1 (en) 2022-09-22
KR20220130526A (ko) 2022-09-27
US11586379B2 (en) 2023-02-21

Similar Documents

Publication Publication Date Title
US10249383B2 (en) Data storage device and operating method thereof
CN107179996B (zh) 数据存储装置和其操作方法
CN111506516B (zh) 数据存储装置及数据存储装置的操作方法
EP2483782B1 (en) Power interrupt management
CN109992202B (zh) 数据存储设备、其操作方法以及包括其的数据处理***
US9524791B1 (en) Data storage device and operating method thereof
CN107544925B (zh) 存储器***及加速引导时间的方法
CN111813328A (zh) 存储器***及其操作方法
CN111752852A (zh) 数据存储装置及数据存储装置的操作方法
CN115938444A (zh) 存储器装置及其操作方法
CN115793959A (zh) 主机装置、存储器控制器及包括它们的计算***
US11281590B2 (en) Controller, operating method thereof and storage device including the same
KR20210156010A (ko) 저장 장치 및 그 동작 방법
US11586379B2 (en) Memory system and method of operating the same
US12008249B2 (en) Memory system and method of performing background operation
US11157401B2 (en) Data storage device and operating method thereof performing a block scan operation for checking for valid page counts
CN114579356A (zh) 存储器控制器及其操作方法
KR20210079894A (ko) 데이터 저장 장치 및 그것의 동작 방법
US11782644B2 (en) Memory system and method of operating the same
US11422747B2 (en) Memory system and method for operating memory controller included therein
KR102680521B1 (ko) 메모리 컨트롤러 및 그 동작 방법
CN116978431A (zh) 存储器装置及其操作方法
CN115202566A (zh) 存储器***及其操作方法
CN115640161A (zh) 存储器控制器、其操作方法以及包括其的计算机***
CN111857563A (zh) 数据存储装置、包括其的电子装置及其操作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication
WW01 Invention patent application withdrawn after publication

Application publication date: 20220927