CN111752852A - 数据存储装置及数据存储装置的操作方法 - Google Patents

数据存储装置及数据存储装置的操作方法 Download PDF

Info

Publication number
CN111752852A
CN111752852A CN201910974555.9A CN201910974555A CN111752852A CN 111752852 A CN111752852 A CN 111752852A CN 201910974555 A CN201910974555 A CN 201910974555A CN 111752852 A CN111752852 A CN 111752852A
Authority
CN
China
Prior art keywords
memory
data
valid
read
storage device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN201910974555.9A
Other languages
English (en)
Inventor
金珍雄
李永式
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN111752852A publication Critical patent/CN111752852A/zh
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0253—Garbage collection, i.e. reclamation of unreferenced memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/0292—User address space allocation, e.g. contiguous or non contiguous base addressing using tables or multilevel address translation means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/0652—Erasing, e.g. deleting, data cleaning, moving of data to a wastebasket
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0656—Data buffering arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1041—Resource optimization
    • G06F2212/1044—Space efficiency improvement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7201—Logical to physical mapping or translation of blocks or pages
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7205—Cleaning, compaction, garbage collection, erase control

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

本公开涉及一种数据存储装置。该数据存储装置包括：非易失性存储器，包括多个存储块和用于数据输入/输出的页面缓冲器，页面缓冲器分别电连接至多个存储块；控制器，被配置成，当多个存储块之中的空闲存储块的数量等于或小于预定阈值数量时，选择非易失性存储器内的、每个具有等于或小于预定数量的有效页面的数量的存储块作为候选源存储块组，选择候选源存储块组内的、具有从有效页面读取有效数据所需的最小时间量的存储块作为源存储块，并且对源存储块执行垃圾收集操作。

Description

数据存储装置及数据存储装置的操作方法
相关申请的交叉引用
本申请要求于2019年3月28日提交的申请号为10-2019-0035531的韩国申请的优先权，该韩国申请通过引用整体并入本文。
技术领域
各个实施例总体涉及一种电子装置，并且更特别地，涉及一种数据存储装置以及数据存储装置的操作方法。
背景技术
近来，计算机环境范例已经变成能够随时随地使用计算机***的普适计算。因此，诸如蜂窝电话、数码相机和笔记本计算机的便携式电子装置的使用和需求正迅速增加。这种便携式电子装置通常使用利用存储器设备的数据存储装置。数据存储装置用于存储在便携式电子装置中使用的数据。
由于不存在机械驱动单元，利用存储器设备的数据存储装置的优点在于，稳定性和耐久性优良。此外，信息访问速度非常快，并且功耗相对低。具有这些优点的数据存储装置包括通用串行总线(USB)存储器设备、具有各种接口的存储卡、通用闪存(UFS)装置和固态驱动器。
发明内容
本文描述一种能够使垃圾收集操作时间最小化的数据存储装置及数据存储装置的操作方法。
在实施例中，一种数据存储装置包括：非易失性存储器，包括多个存储块和用于数据输入/输出的页面缓冲器，页面缓冲器分别电连接至多个存储块；控制器，被配置成，当多个存储块之中的空闲存储块的数量等于或小于预定阈值数量时，选择非易失性存储器内的、每个具有等于或小于预定数量的有效页面的数量的存储块作为候选源存储块组，选择候选源存储块组内的、具有从有效页面读取有效数据所需的最小时间量的存储块作为源存储块，并且对源存储块执行垃圾收集操作。
在实施例中，一种数据存储装置的操作方法包括：确定多个存储块之中的空闲存储块的数量是否等于或小于预定阈值数量；当空闲存储块的数量等于或小于预定阈值数量时，选择非易失性存储器内的、每个具有等于或小于预定数量的有效页面的数量的存储块作为候选源存储块组，选择候选源存储块组内的、具有从有效页面读取有效数据所需的最小时间量的存储块作为源存储块，并且对源存储块执行垃圾收集操作。
在实施例中，一种控制器的操作方法包括：在存储器装置内的、每个具有小于阈值的有效页面的数量的多个存储块之中选择具有从其有效页面读取数据所需的最小时间量的源块；并且控制存储器装置将数据复制到目标块中。
根据实施例，可以通过选择具有小的有效页面数量和短的有效数据读取时间的块作为源块来执行垃圾收集，从而使垃圾收集操作时间最小化。
此外，可以根据有效页面的数量等于或小于预定阈值数量的候选源块中的每一个的有效数据读取时间来调整垃圾收集操作时间，从而可以提高数据存储装置的操作性能。
附图说明
图1是示出根据实施例的数据存储装置的示图。
图2是示出图1的非易失性存储器的配置的示图。
图3是示出图2的管芯的配置的示图。
图4是示出通过对多个块进行分组获得的超级块的示例性示图。
图5是示出图1的存储器的示图。
图6A和图6B是示出有效页面计数表的配置示例的示图。
图7A和图7B是示出具有基本相同的有效页面的数量的两个超级块的有效页面读取时间彼此不同的示例的示图。
图8是示出根据实施例的数据存储装置的操作方法的流程图。
图9示出根据实施例的包括固态硬盘(SSD)的数据处理***。
图10示出图9中所示的控制器。
图11示出包括根据实施例的数据存储设备的数据处理***。
图12示出包括根据实施例的数据存储设备的数据处理***。
图13示出包括根据实施例的数据存储设备的网络***。
图14示出包括在根据实施例的数据存储设备中的非易失性存储器装置。
具体实施方式
在下文中，将参照附图描述实施例。
图1是示出根据实施例的数据存储装置10的配置的示例性示图。
参照图1，根据本实施例的数据存储装置10可以存储由诸如下列的主机装置(未示出)访问的数据：蜂窝电话、MP3播放器、膝上型计算机、台式计算机、游戏机、电视和车载信息娱乐***。数据存储装置10可被称为存储器***。
根据电连接至主机装置的接口协议，数据存储装置10可以被制造为各种类型的存储装置中的任意一种。例如，数据存储装置10可以被配置成诸如下列的各种类型的存储装置中的任意一种：固态驱动器(SSD)、MMC、eMMC、RS-MMC或微型-MMC形式的多媒体卡，SD、迷你-SD或微型-SD形式的安全数字卡，通用串行总线(USB)存储装置，通用闪存(UFS)装置，个人计算机存储卡国际协会(PCMCIA)卡形式的存储装置，***组件互连(PCI)卡形式的存储装置，高速PCI(PCI-E)卡形式的存储装置，紧凑型闪存(CF)卡，智能媒体卡和记忆棒。
数据存储装置10可以被制造为各种类型的封装中的任意一种。例如，数据存储装置10可以被制造为诸如下列的各种类型的封装中的任意一种：堆叠封装(POP)、***级封装(SIP)、片上***(SOC)、多芯片封装(MCP)、板上芯片(COB)、晶圆级制造封装(WFP)和晶圆级堆叠封装(WSP)。
数据存储装置10可以包括非易失性存储器100和控制器200。
非易失性存储器100可以作为数据存储装置10的存储介质而操作。根据存储器单元，非易失性存储器100可以被配置为诸如下列的各种类型的非易失性存储器中的任意一种：NAND闪速存储器设备、NOR闪速存储器设备、使用铁电电容器的铁电随机存取存储器(FRAM)、使用隧道磁阻(TMR)膜的磁性随机存取存储器(MRAM)、使用硫族化物合金的相变随机存取存储器(PRAM)以及使用过渡金属氧化物的电阻式随机存取存储器(ReRAM)。
非易失性存储器100可以包括存储器单元阵列(未示出)，该存储器单元阵列具有布置在多个字线(未示出)和多个位线(未示出)的交叉区域中的多个存储器单元。
例如，存储器单元阵列的每个存储器单元可以是存储1位数据的单层单元(SLC)、能够存储2位数据的多层单元(MLC)、能够存储3位数据的三层单元(TLC)或者能够存储4位数据的四层单元(QLC)。存储器单元阵列可以包括单层单元、多层层单元、三层单元和四层单元中的至少一个。例如，存储器单元阵列可以包括具有二维水平结构的存储器单元或具有三维垂直结构的存储器单元。下面将参照附图详细描述非易失性存储器100的配置。
控制器200可以通过运行被加载至存储器230上的固件或软件来控制数据存储装置10的全部操作。控制器200可以解码并运行诸如固件或软件的代码类型的指令或算法。控制器200可以被实施为硬件或硬件和软件的组合。
控制器200可以包括主机接口210、处理器220、存储器230和存储器接口240。虽然未在图1中示出，但是控制器200可以进一步包括错误校正码(ECC)电路，该ECC电路通过对从主机装置提供的写入数据进行ECC编码来生成奇偶校验，并且通过使用奇偶校验对从非易失性存储器100读取的读取数据进行ECC解码。
主机接口210可以根据主机装置的协议用作主机装置和数据存储装置10之间的接口。例如，主机接口210可以通过注入以下协议中的任意一种与主机装置通信：通用串行总线(USB)、通用闪存(UFS)、多媒体卡(MMC)、并行高级技术附件(PATA)、串行高级技术附件(SATA)、小型计算机***接口(SCSI)、串列SCSI(SAS)、***组件互连(PCI)和高速PCI(PCI-E)。
处理器220可以包括微控制单元(MCU)和中央处理单元(CPU)。处理器220可以处理从主机装置传输的请求。为了处理从主机装置传输的请求，处理器220可以运行被加载到存储器230上的代码类型的指令或算法，即固件，并且控制诸如主机接口210、存储器230和存储器接口240的内部功能块和非易失性存储器100。
处理器220可以基于从主机装置传输的请求来生成用于控制非易失性存储器100的操作的控制信号，并且通过存储器接口240将生成的控制信号提供至非易失性存储器100。
存储器230可以包括诸如动态随机存取存储器(DRAM)或静态随机存取存储器(SRAM)的随机存取存储器。存储器230可以存储由处理器220运行的固件。此外，存储器230可以存储用于运行固件所需的数据，例如元数据。也就是说，存储器230可以作为处理器220的工作存储器而操作。
存储器230可以包括数据缓冲器(未示出)，该数据缓冲器用于临时存储待从主机装置传输至非易失性存储器100的写入数据，或者待从非易失性存储器100传输至主机装置的读取数据。也就是说，存储器230可以作为缓冲存储器而操作。
存储器接口240可以在处理器220的控制下控制非易失性存储器100。存储器接口240也可以被称为存储器控制器。存储器接口240可以将控制信号提供至非易失性存储器100。控制信号可以包括用于控制非易失性存储器100的命令、地址和操作控制信号。存储器接口240可以向非易失性存储器100提供数据或可以从非易失性存储器100接收数据。
图2是示出非易失性存储器100的配置的示图，图3是示出包括在非易失性存储器100中的管芯的配置的示图，并且图4是示出通过对多个块进行分组而获得的超级块的示图。
参照图2，非易失性存储器100可以包括多个管芯D1至Di。多个管芯D1至Di中的每一个可以包括多个平面。为了方便描述，虽然图2示出管芯D1至Di中的每一个包括四个平面PL1至PL4，但是包括在管芯D1至Di中的每一个中的平面的数量不特别限于此。
参照图3，一个管芯(例如，管芯1(D1))可以包括第一至第四平面PL1至PL4。第一至第四平面PL1至PL4中的每一个可以分别包括多个块(或存储块)。例如，第一至第四平面PL1至PL4中的每一个可以包括j个块(j可以是等于或大于1的自然数)。多个块中的每一个可以包括多个页面。
参照图4，可以通过对管芯1(D1)的第一至第四平面PL1至PL4中的每一个中包括的第一块BLK1进行分组来形成一个超级块SBLK1。为了方便描述，虽然图4示出可以通过对管芯1(D1)的第一至第四平面PL1至PL4中的第一块BLK1进行分组来形成超级块SBLK1，但是形成超级块的方法不特别限于此，并且对于本领域技术人员显而易见的是，可以根据设计和需要以各种方式配置用于形成超级块的方法。在图4中，附图标记“P1至Pn”可以表示页面编号。第一块BLK1中的每一个可以包括n个页面(n可以是等于或大于1的自然数)。
图4所示的第一至第n页面P1至Pn可以表示物理页面。例如，在第一至第四平面PL1至PL4的第一块BLK1中，第一页面P1可以电连接至一个字线(例如，第一字线(未示出))。类似地，在第一至第四平面PL1至PL4的第一块BLK1中，第二至第n页面P2至Pn可以分别电连接至第二至第n字线。
如图4所示，每个页面可以包括多个映射单元。映射单元可以指示与从主机装置接收的一个逻辑地址相对应的数据大小。例如，与一个逻辑地址相对应的数据大小可以是4KB。为了方便描述，图4示出一个物理页面包括四个映射单元的示例。
如上所述，超级块SBLK1中具有相同编号的页面可以电连接至相同字线。因此，在写入操作或读取操作期间，可以在电连接至相同字线的多个页面中同时写入数据，或者可以从该多个页面同时读取数据。
图5是示出图1的存储器230的示图。
参照图5，根据本实施例的存储器230可以包括：第一区域231，存储闪存转换层(FTL)；第二区域232，用作存储元数据的元区域；第三区域233，用作临时存储写入数据的写入数据缓冲器(WDB)；第四区域234，用作临时存储读取数据的读取数据缓冲器(RDB)，等等。对于本领域技术人员将显而易见的是，存储器230可以包括除了上述区域之外的用于各种目的的区域。
当非易失性存储器100被配置为闪速存储器设备时，处理器220可以控制非易失性存储器100的特有操作，并且运行被称为闪存转换层(FTL)的软件以便提供与主机装置的装置兼容性。通过运行闪存转换层(FTL)，主机装置可以将数据存储装置10识别为诸如硬盘的通用数据存储装置并使用数据存储装置10。存储在存储器230的第一区域231中的闪存转换层(FTL)可以包括用于执行各种功能的模块和运行模块所需的元数据。闪存转换层(FTL)可以存储在非易失性存储器100的***区域(未示出)中，并且当数据存储装置10被通电时，闪存转换层(FTL)可以从非易失性存储器100的***区域被读取，并且存储在存储器230的第一区域231中。
闪存转换层(FTL)可以包括映射模块、垃圾收集模块、损耗均衡模块等，但不特别限于此。例如，闪存转换层(FTL)可以进一步包括写入模块、读取模块、坏块管理模块、地址映射模块等。
垃圾收集模块可以管理非易失性存储器100和存储器230以执行将分配并存储在非易失性存储器100的存储块中的有效数据收集到一个存储块中并擦除无效数据的操作。
配置为闪速存储器设备的非易失性存储器100由于其结构特性而不支持数据重写。当在存储数据的存储器单元中重写数据时，无法保证存储在存储器单元中的数据的可靠性。因此，为了将数据写入已经存储数据的存储器单元中，需要首先执行擦除操作。
由于对每个存储块执行非易失性存储器100的擦除操作，因此需要相当长的时间。因此，当与写入地址相对应的存储器单元处于已写入状态时，处理器220将数据写入在已处于擦除状态的另一存储器单元中，而不是在擦除存储器单元之后写入数据。在这种情况下，最初待写入的存储器单元中存储的数据变为作为旧数据的无效数据，而另一存储器单元中存储的数据变为作为最新数据变效数据。
因此，有效数据和无效数据被混合在非易失性存储器100的块中。如果有必要，也就是说，当空闲块的数量等于或小于预定阈值数量时，处理器220可以通过驱动垃圾收集模块来执行垃圾收集操作：选择具有最小有效数据大小的块作为源块，并且将源块中的有效数据复制到目标块。因此，可以将源块分类为仅存在无效数据的空闲块。
如上所述，通常，当执行垃圾收集操作时，选择具有最少有效页面的数量的块作为源块。但是，最小有效页面的数量可能无法保证最小有效数据读取时间。例如，当存在具有第一有效页面的数量的第一块和具有第二有效页面的数量的第二块，其中第二有效页面的数量大于第一有效页面的数量时，从第一块读取有效数据的时间可能长于从第二块读取有效数据的时间。在这种情况下，即使选择具有最少有效页面的数量的块作为源块，垃圾收集操作时间也可能增加。
因此，在本实施例中，为了使垃圾收集操作时间最小化，在具有有效页面的数量等于或小于预定阈值的有效页面的数量的N个块中，选择具有最少有效数据读取时间的块作为源块(N可以是等于或大于1的自然数)。
重新参照图5，存储器230的元区域232可以存储有效页面计数表(VPCT)和有效数据读取时间表(VDRTT)。处理器220可以生成并存储有效页面计数表(VPCT)和有效数据读取时间表(VDRTT)。此外，每当执行映射更新时可以更新存储在有效页面计数表(VPCT)和有效数据读取时间表(VDRTT)中的值。
例如，处理器220可以通过驱动映射模块来生成、存储并更新有效页面计数表(VPCT)和有效数据读取时间表(VDRTT)。映射模块可以是管理非易失性存储器100和存储器230以执行与映射数据有关的操作的功能模块。与映射数据有关的操作可以主要包括映射更新操作和映射高速缓存操作，但是不特别限于此。
映射模块可以在执行映射更新操作时检查在非易失性存储器100的每个块中存在的有效页面数量，并且在有效页面计数表(VPCT)中与每个块相对应的条目处存储或更新每个块的有效页面的数量。此外，映射模块可以计算读取每个块中存在的有效页面中存储的所有有效数据所需的时间量，并且在有效数据读取时间表(VDRTT)的相应条目处存储或更新所计算的每个块的有效数据读取时间。
图6A和图6B是示出有效页面计数表(VPCT)的配置示例的示图。具体地，图6A示出有效页面计数表(VPCT)被配置成包括分别具有与非易失性存储器100中包括的多个块相对应的索引(例如，“D1/PL1/BLK1”)的条目。另一方面，图6B示出有效页面计数表(VPCT)被配置成包括分别具有与通过对多个块进行分组而获得的多个超级块相对应的索引(例如，“D1/SBLK1”)的条目。在本实施例中，虽然在附图中未示出有效数据读取时间表(VDRTT)的配置，但是有效数据读取时间表(VDRTT)可以被实施为具有与图6A和图6B中所示的有效页面计数表(VPCT)基本相同的配置。
参照图6A，有效页面计数表(VPCT)可以被配置成包括具有与管芯1(D1)的第一平面PL1的第一块BLK1相对应的索引D1、PL1和BLK1至与管芯i(Di)的第四平面PL4的第j块BLKj相对应的索引Di、PL4和BLKj的条目。因此，包括在图6A中所示的有效页面计数表(VPCT)中的条目的数量可以与包括在非易失性存储器100中的块的数量基本相同。
参照图6B，有效页面计数表(VPCT)可以被配置成包括具有与管芯1(D1)的第一超级块SBLK1相对应的索引D1和SBLK1至与管芯i(Di)的第j超级块SBLKj相对应的索引Di和SBLKj的条目。因此，包括在图6B中所示的有效页面计数表(VPCT)中的条目的是数量可以与包括在非易失性存储器100中的超级块的数量基本相同。对于本领域技术人员显而易见的是，根据本实施例的有效页面计数表(VPCT)和有效数据读取时间表(VDRTT)的配置不限于图6A和图6B所示的配置，并且可以根据设计或需要而变化。
图7A和图7B是示出具有基本相同的有效页面的数量的两个超级块SBLK1和SBLK2中的每一个的有效页面读取时间彼此不同的示例的示图。为了便于描述，第一超级块SBLK1的有效页面的数量和第二超级块SBLK2的有效页面的数量基本相等，为“10”。
参照图7A，第一超级块SBLK1的有效页面分布在第一至第三平面PL1至PL3中。此外，第一超级块SBLK1中的一些有效页面存在于第一平面PL1的第一页面P1中，一些有效页面存在于第二平面PL2的第二页面P2中，并且其它有效页面存在于第三平面PL3的第n页面Pn中。
因此，第一超级块SBLK1中的有效数据可以通过分别感测第一平面PL1的第一页面P1一次、第二平面P2的第二页面P2一次以及第三平面PL3的第n页面一次的总共三个感测操作而存储在页面缓冲器(未示出)中。在图7A中，“Tr”可以表示从电连接至页面的存储器单元感测数据并且将感测的数据存储在页面缓冲器中所需的时间量。同时，由于存储在页面缓冲器中的数据以串行方式被传输至控制器200，因此存储在10个有效页面中的10条有效数据总共需要十个数据传输时间。也就是说，在图7A中，“Tx”可以表示将存储在页面缓冲器中的数据传输至控制器200所需的时间量。因此，读取第一超级块SBLK1中的所有有效数据所需的时间量可以是三个感测时间Tr*3和十个数据传输时间Tx*10的总和。
参照图7B，第二超级块SBLK2的有效页面分布在第一至第四平面PL1至PL4中。此外，在第二超级块SBLK2的第一平面PL1中，有效页面分布在第一页面P1、第二页面P2和第n页面Pn中。在第二超级块SBLK2的第二平面PL2中，有效页面分布在第一页面P1和第n页面Pn中。此外，在第二超级块SBLK2的第三平面PL3中，有效页面存在于第二页面P2中，并且在第四平面PL4中，有效页面存在于第n页面Pn中。
因此，感测存储在第二超级块SBLK2的第一平面PL1中的有效数据的操作总共执行三次，感测存储在第二平面PL2中的有效数据的操作总共执行两次，感测存储在第三平面PL3中的有效数据的操作执行一次，并且感测存储在第四平面PL4中的有效数据的操作执行一次。因此，读取第二超级块SBLK2中的所有有效数据所需的时间量可以是七个感测时间Tr*7与十个数据传输时间Tx*10的总和。
如上所述，即使有效页面的数量相同，读取有效数据所需的时间量也根据有效页面如何分布而变化。因此，在本实施例中，具有有效页面的数量等于或小于一定数量的有效页面的数量的块被选择作为候选源块(称为候选源块组)，并且在候选源块之中，具有最短有效数据读取时间的块被最终选择作为源块。
此外，在本实施例中，可以确定候选源块中的每一个的有效数据读取时间是否小于预定阈值读取时间，并且根据确定结果，可以增加或减少执行垃圾收集操作期间的总时间。
例如，当候选源块的所有有效数据读取时间均小于预定阈值读取时间时，可以确定每个候选源块的垃圾收集操作时间不长，并且最终选择的源块的垃圾回收操作时间可以增加。通常，垃圾收集操作不是连续执行，而是以预定间隔间歇执行。这是为了基本上防止垃圾收集操作受到运行从主机装置请求的操作的影响。
垃圾收集操作时间的增加指示执行垃圾收集操作的间隔的增加，因此，可以提高数据存储装置的操作性能。
另一方面，当候选源块的所有有效数据读取时间等于或大于预定阈值读取时间时，可以确定每个候选源块的垃圾收集操作时间变长，并且最终选择的源块的垃圾收集操作时间可以减少。也就是说，可以通过减小执行垃圾收集操作的间隔来快速地获得空闲块。
图8是示出根据实施例的数据存储装置的操作方法的流程图。在参照图8描述根据实施例的数据存储装置的操作方法时，可以参照图1至图5、图6A、图6B、图7A和图7B中的至少一个。
在步骤S810中，控制器200的处理器220可以确定非易失性存储器100中存在的空闲块的数量是否等于或小于预定阈值数量。当空闲块的数量等于或小于阈值数量时，进程可以进行至步骤S820。也就是说，当空闲块的数量等于或小于阈值数量时，可以触发垃圾收集操作。在这种情况下，处理器220可以通过驱动映射模块来执行步骤S820之后的步骤，但是为了便于描述，以下描述将假设处理器220执行每个步骤。
在步骤S820中，处理器220可以通过参考存储在存储器230中的有效页面计数表(VPCT)来选择具有等于或小于预定数量的有效页面的数量的N个块(N可以是等于或大于1的自然数)。例如，处理器220可以参考图6A和图6B所示的有效页面计数表(VPCT)，并且检测和选择在与各个块相对应的条目处存储的有效页面的数量等于或小于预定数量的一个或多个块。选择的块可以是候选源块。
在步骤S830中，处理器220可以参考存储在存储器230中的有效数据读取时间表(VDRTT)，并且在步骤S820中选择的N个块(即候选源块)之中选择具有最少(或最短)有效数据读取时间的块作为源块。
在步骤S840中，处理器220可以控制非易失性存储器100将在步骤S830中选择的源块的有效页面中存储的数据复制到目标块。当有效数据从源块到目标块的复制完成时，进程可以进行至步骤S850。
在步骤S850中，处理器220可以初始化存储在存储器230中的有效数据读取时间表(VDRTT)中的、与在步骤S830中选择的源块相对应的条目中存储的读取时间值。
图9示出包括根据实施例的固态驱动器(SSD)的数据处理***。参照图9，数据处理***2000可以包括主机设备2100和SSD 2200。
SSD 2200可以包括控制器2210、缓冲存储器装置2220、非易失性存储器装置2231至223n、电源2240、信号连接器2250和电源连接器2260。
控制器2210可以控制SSD 2200的全部操作。
缓冲存储器装置2220可以临时存储待被存储在非易失性存储器装置2231至223n中的数据。缓冲存储器装置2220可以临时存储从非易失性存储器装置2231至223n读取的数据。临时存储在缓冲存储器装置2220中的数据可根据控制器2210的控制被传输至主机设备2100或非易失性存储器装置2231至223n。
非易失性存储器装置2231至223n可以用作SSD 2200的存储介质。非易失性存储器装置2231至223n可以通过多个通道CH1至CHn联接至控制器2210。一个或多个非易失性存储器装置可以联接至一个通道。联接至一个通道的非易失性存储器装置可联接至相同的信号总线和相同的数据总线。
电源2240可以将通过电源连接器2260输入的电力PWR提供至SSD 2200的内部。电源2240可以包括辅助电源2241。即使在发生突然断电时，辅助电源2241也可以供应电力使得SSD 2200正常终止。辅助电源2241可以包括能能够充电力PWR的大容量电容器。
控制器2210可以通过信号连接器2250与主机设备2100交换信号SGL。信号SGL可包括命令、地址、数据等。根据主机设备2100和SSD 2200之间的接口方法，信号连接器2250可以被配置为各种类型的连接器。
图10示出图9的控制器2210。参照图10，控制器2210可以包括主机接口单元2211、控制单元2212、随机存取存储器(RAM)2213、错误校正码(ECC)单元2214和存储器接口单元2215。
主机接口单元2211可以根据主机设备2100的协议执行主机设备2100和SSD 2200之间的接口连接。例如，主机接口单元2211可通过以下之中的任意一种与主机设备2100通信：安全数字协议、通用串行总线(USB)协议、多媒体卡(MMC)协议、嵌入式MMC(eMMC)协议、个人计算机存储卡国际协会(PCMCIA)协议、并行高级技术附件(PATA)协议、串行高级技术附件(SATA)协议、小型计算机***接口(SCSI)协议、串列SCSI(SAS)协议、***组件互连(PCI)协议、高速PCI(PCI-E)协议和通用闪存(UFS)协议。主机接口单元2211可以执行磁盘仿真功能，该磁盘仿真功能是主机设备2100将SSD 2200识别为通用数据存储设备，例如硬盘驱动器HDD。
控制单元2212可以分析并处理从主机设备2100输入的信号SGL。控制单元2212可以根据用于驱动SSD 2200的固件和/或软件来控制内部功能块的操作。RAM 2213可以作为用于驱动固件或软件的工作存储器而操作。
ECC单元2214可以生成待传送至非易失性存储器装置2231至223n的数据的奇偶校验数据。生成的奇偶校验数据可以与数据一起存储在非易失性存储器装置2231至223n中。ECC单元2214可以基于奇偶校验数据检测从非易失性存储器装置2231至223n读取的数据的错误。当检测到的错误落在可校正范围内时，ECC单元2214可以校正检测到的错误。
存储器接口单元2215可以根据控制单元2212的控制将诸如命令和地址的控制信号提供至非易失性存储器装置2231至223n。存储器接口单元2215可以根据控制单元2212的控制与非易失性存储器装置2231至223n交换数据。例如，存储器接口单元2215可以将存储在缓冲存储器装置2220中的数据提供至非易失性存储器装置2231至223n或将从非易失性存储器装置2231至223n读取的数据提供至缓冲存储器装置2220。
图11示出包括根据实施例的数据存储设备的数据处理***。参照图11，数据处理***3000可以包括主机设备3100和数据存储设备3200。
主机设备3100可以以诸如印刷电路板(PCB)的板形式来配置。虽然未在图11中示出，但是主机设备3100可以包括用于执行主机设备3100的功能的内部功能块。
主机设备3100可以包括连接端子3110，诸如插座、插槽或连接器。数据存储装置3200可以安装在连接端子3110上。
数据存储设备3200可以以诸如PCB的板形式来配置。数据存储设备3200可被称为存储器模块或存储卡。数据存储装置3200可以包括控制器3210、缓冲存储器装置3220、非易失性存储器装置3231和3232、电源管理集成电路(PMIC)3240和连接端子3250。
控制器3210可以控制数据存储设备3200的全部操作。控制器3210可以被配置成具有与图10中所示的控制器2210相同的配置。
缓冲存储器装置3220可临时存储待被存储在非易失性存储器装置3231和3232中的数据。缓冲存储器装置3220可以临时存储从非易失性存储器装置3231和3232读取的数据。根据控制器3210的控制，临时存储在缓冲存储器装置3220中的数据可被传输至主机设备3100或非易失性存储器装置3231和3232。
非易失性存储器装置3231和3232可以用作数据存储设备3200的存储介质。
PMIC 3240可以将通过连接端子3250输入的电力提供至数据存储设备3200的内部中。PMIC 3240可以根据控制器3210的控制来管理数据存储设备3200的电力。
连接端子3250可以联接至主机设备3100的连接端子3110。诸如命令、地址、数据的信号以及电力可以通过连接端子3250在主机设备3100和数据存储设备3200之间传输。根据主机设备3100和数据存储设备3200之间的接口连接方法，连接端子3250可以各种方式配置。连接端子3250可被布置在数据存储设备3200的任意一侧上。
图12示出包括根据实施例的数据存储设备的数据处理***。参照图12，数据处理***4000可以包括主机设备4100和数据存储设备4200。
主机设备4100可以以诸如PCB的板形式来配置。虽然未在图12中示出，但是主机设备4100可以包括被配置成执行主机设备4100的功能的内部功能块。
数据存储设备4200可以以表面安装封装形式来配置。数据存储设备4200可以通过焊球4250安装在主机设备4100上。数据存储设备4200可以包括控制器4210、缓冲存储器装置4220和非易失性存储器装置4230。
控制器4210可以控制数据存储设备4200的全部操作。控制器4210可以被配置成具有与图10中所示的控制器2210相同的配置。
缓冲存储器装置4220可临时存储待被存储在非易失性存储器装置4230中的数据。缓冲存储器装置4220可以临时存储从非易失性存储器装置4230读取的数据。临时存储在缓冲存储器装置4220中的数据可以通过控制器4210的控制被传输至主机设备4100或非易失性存储器装置4230。
非易失性存储器装置4230可以用作数据存储设备4200的存储介质。
图13示出包括根据实施例的数据存储设备的网络***5000。参照
图13，网络***5000可以包括通过网络5500联接的服务器***5300和多个客户端***5410至5430。
服务器***5300可以响应于多个客户端***5410至5430的请求来服务数据。例如，服务器***5300可以存储从多个客户端***5410至5430提供的数据。再例如，服务器***5300可以将数据提供至多个客户端***5410至5430。
服务器***5300可以包括主机设备5100和数据存储设备5200。数据存储设备5200可以由图1的数据存储装置10、图9的SSD 2200、图11的数据存储设备3200或图12的数据存储设备4200来配置。
图14是示出包括在根据实施例的数据存储设备中的非易失性存储器装置。参照图14，非易失性存储器装置100可以包括存储器单元阵列110、行解码器120、列解码器140、数据读取/写入块130、电压发生器150和控制逻辑160。
存储器单元阵列110可以包括布置在字线WL1至WLm和位线BL1至BLn彼此相交的区域中的存储器单元MC。
行解码器120可以通过字线WL1至WLm联接至存储器单元阵列110。行解码器120可以通过控制逻辑160的控制操作。行解码器120可以解码从外部设备(未示出)提供的地址。行解码器120可以基于解码结果来选择并驱动字线WL1至WLm。例如，行解码器120可以将从电压发生器150提供的字线电压提供至字线WL1至WLm。
数据读取/写入块130可以通过位线BL1至BLn联接至存储器单元阵列110。数据读取/写入块130可以包括与位线BL1至BLn相对应的读取/写入电路RW1至RWn。数据读取/写入块130可以根据控制逻辑160的控制而操作。数据读取/写入块130可以根据操作模式作为写入驱动器或读出放大器而操作。例如，在写入操作中，数据读取/写入块130可以作为被配置成将从外部设备提供的数据存储在存储器单元阵列110中的写入驱动器而操作。再例如，在读取操作中，数据读取/写入块130可以作为被配置成从存储器单元阵列110读取数据的读出放大器而操作。
列解码器140可以通过控制逻辑160的控制而操作。行解码器140可以解码从外部设备(未示出)提供的地址。列解码器140可以基于解码结果将数据读取/写入块130的、与位线BL1至BLn相对应的读取/写入电路RW1至RWn和数据输入/输出(I/O)线(或数据I/O缓冲器)联接。
电压发生器150可以生成用于非易失性存储器装置100的内部操作的电压。通过电压发生器150生成的电压可以被施加到存储器单元阵列110的存储器单元。例如，在编程操作中生成的编程电压可被施加到待执行编程操作的存储器单元的字线。再例如，在擦除操作中生成的擦除电压可以被施加到待执行擦除操作的存储器单元的阱区。又例如，在读取操作中生成的读取电压可以被施加到待执行读取操作的存储器单元的字线。
控制逻辑160可以基于从外部设备提供的控制信号来控制非易失性存储器装置100的全部操作。例如，控制逻辑160可以控制非易失性存储器装置100的操作，诸如非易失性存储器装置100的读取操作、写入操作和擦除操作。
本说明书和附图公开了本公开的优选实施例，并且虽然使用了特定术语，但是它们以一般含义使用，以用于容易地描述本公开的技术内容和理解本公开的目的，并且不旨在限制本公开的范围。对于本公开所属领域的技术人员显而易见的是，除了本文公开的实施例之外，还可以基于本公开的技术精神实施其它修改示例。
因此，本公开的范围不应限于描述的实施例，而是应当由所附权利要求书以及其等同方案来确定。

Claims (17)

1.一种数据存储装置，包括：
非易失性存储器，包括多个存储块和用于数据输入/输出的页面缓冲器，所述页面缓冲器分别电连接至所述多个存储块；以及
控制器，当所述多个存储块之中的空闲存储块的数量等于或小于预定阈值数量时，所述控制器：
选择所述非易失性存储器内的、每个具有等于或小于预定数量的有效页面的数量的存储块作为候选源存储块组，
选择所述候选源存储块组内的、具有从所述有效页面读取有效数据所需的最小时间量的存储块作为源存储块，并且
对所述源存储块执行垃圾收集操作。
2.根据权利要求1所述的数据存储装置，
其中所述控制器包括存储器，
其中所述存储器包括：
有效页面计数表，具有指示所述多个存储块中的每一个存储块的有效页面的数量的信息；以及
有效数据读取时间表，具有指示从所述多个存储块中的每一个存储块读取所述有效数据所需的时间量的信息。
3.根据权利要求2所述的数据存储装置，其中所述控制器通过参考所述有效页面计数表来选择所述候选源存储块组并且通过参考所述有效数据读取时间表来选择所述源存储块。
4.根据权利要求2所述的数据存储装置，其中所述控制器通过将感测所述多个存储块中的每一个存储块中包括的所述有效数据并且将感测的所述有效数据存储在所述页面缓冲器中所需的第一时间量和将存储在所述页面缓冲器中的所述有效数据传输至所述控制器所需的第二时间量相加来计算读取所述有效数据所需的时间量。
5.根据权利要求2所述的数据存储装置，其中所述控制器通过将存储在所述源存储块中的所述有效数据复制到从所述空闲存储块中选择的目标存储块来执行所述垃圾收集操作。
6.根据权利要求5所述的数据存储装置，其中当所述垃圾收集操作完成时，所述控制器初始化所述有效数据读取时间表中的、从所述源存储块读取有效数据所需的时间量。
7.根据权利要求2所述的数据存储装置，其中当从所述候选源存储块组读取所述有效数据所需的所有时间量小于预定阈值读取时间时，所述控制器增加所述垃圾收集操作的时间量。
8.根据权利要求2所述的数据存储装置，其中当从所述候选源存储块组读取所述有效数据所需的所有时间量等于或大于所述预定阈值读取时间时，所述控制器减少所述垃圾收集操作的时间量。
9.一种数据存储装置的操作方法，所述数据存储装置包括：非易失性存储器，所述非易失性存储器包括多个存储块和用于数据输入/输出的页面缓冲器，所述页面缓冲器分别电连接至所述多个存储块；以及控制器，控制所述非易失性存储器的操作，所述操作方法包括：
确定所述多个存储块之中的空闲存储块的数量是否等于或小于预定阈值数量；
当所述空闲存储块的数量等于或小于所述预定阈值数量时，选择所述非易失性存储器内的、每个具有等于或小于预定数量的有效页面的数量的存储块作为候选源存储块组，
选择所述候选源存储块组内的、具有从所述有效页面读取有效数据所需的最小时间量的存储块作为源存储块，并且
对所述源存储块执行垃圾收集操作。
10.根据权利要求9所述的数据存储装置的操作方法，其中选择所述候选源存储块组通过参考有效页面计数表来执行，所述有效页面计数表具有指示所述多个存储块中的每一个存储块的有效页面的数量的信息。
11.根据权利要求9所述的数据存储装置的操作方法，其中选择所述源存储块通过参考有效数据读取时间表来执行，所述有效数据读取时间表具有指示从所述多个存储块中的每一个存储块读取所述有效数据所需的时间量的信息。
12.根据权利要求11所述的数据存储装置的操作方法，其中读取所述有效数据所需的时间量通过将感测所述多个存储块中的每一个存储块中包括的所述有效数据并且将感测的所述有效数据存储在所述页面缓冲器中所需的第一时间量和将存储在所述页面缓冲器中的所述有效数据传输至所述控制器所需的第二时间量相加来获得。
13.根据权利要求11所述的数据存储装置的操作方法，进一步包括：在执行所述垃圾收集操作之后，初始化所述有效数据读取时间表中的、从所述源存储块读取有效数据所需的时间量。
14.根据权利要求11所述的数据存储装置的操作方法，进一步包括：当从所述候选源存储块组读取所述有效数据所需的所有时间量小于预定阈值读取时间时，增加所述垃圾收集操作的时间量。
15.根据权利要求11所述的数据存储装置的操作方法，进一步包括：当从所述候选源存储块组读取所述有效数据所需的所有时间量等于或大于所述预定阈值读取时间时，减少所述垃圾收集操作的时间量。
16.根据权利要求9所述的数据存储装置的操作方法，其中执行所述垃圾收集操作包括将存储在所述源存储块中的所述有效数据复制到从所述空闲存储块中选择的目标存储块。
17.一种控制器的操作方法，所述操作方法包括：
在存储器装置内的、每个具有小于阈值的有效页面的数量的多个存储块之中选择具有从其有效页面读取数据所需的最小时间量的源块；并且
控制所述存储器装置将所述数据复制到目标块中。
CN201910974555.9A 2019-03-28 2019-10-14 数据存储装置及数据存储装置的操作方法 Withdrawn CN111752852A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020190035531A KR20200114212A (ko) 2019-03-28 2019-03-28 데이터 저장 장치 및 그것의 동작 방법
KR10-2019-0035531 2019-03-28

Publications (1)

Publication Number Publication Date
CN111752852A true CN111752852A (zh) 2020-10-09

Family

ID=72605717

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910974555.9A Withdrawn CN111752852A (zh) 2019-03-28 2019-10-14 数据存储装置及数据存储装置的操作方法

Country Status (3)

Country Link
US (1) US11520694B2 (zh)
KR (1) KR20200114212A (zh)
CN (1) CN111752852A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116303118A (zh) * 2023-05-18 2023-06-23 合肥康芯威存储技术有限公司 一种存储设备及其控制方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11580016B2 (en) * 2019-08-30 2023-02-14 Micron Technology, Inc. Adjustable garbage collection suspension interval
US11467942B2 (en) 2020-12-16 2022-10-11 Western Digital Technologies, Inc. Predictive performance indicator for storage devices
US11507502B2 (en) * 2021-02-23 2022-11-22 Western Digital Technologies, Inc. Data storage device performance prediction based on valid fragment count

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150139112A (ko) 2014-06-02 2015-12-11 삼성전자주식회사 가비지 컬렉션 유닛을 포함하는 메모리 시스템 및 동작 방법
KR20160027805A (ko) * 2014-09-02 2016-03-10 삼성전자주식회사 비휘발성 메모리 장치를 위한 가비지 컬렉션 방법
US10684795B2 (en) * 2016-07-25 2020-06-16 Toshiba Memory Corporation Storage device and storage control method
CN109542335B (zh) * 2017-09-22 2022-04-01 慧荣科技股份有限公司 快闪存储器的数据内部搬移方法以及使用该方法的装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116303118A (zh) * 2023-05-18 2023-06-23 合肥康芯威存储技术有限公司 一种存储设备及其控制方法
CN116303118B (zh) * 2023-05-18 2023-09-05 合肥康芯威存储技术有限公司 一种存储设备及其控制方法

Also Published As

Publication number Publication date
US11520694B2 (en) 2022-12-06
KR20200114212A (ko) 2020-10-07
US20200310956A1 (en) 2020-10-01

Similar Documents

Publication Publication Date Title
US10664409B2 (en) Data storage apparatus utilizing sequential map entry for responding to read request and operating method thereof
US10789161B2 (en) Data storage device to identify and process a sequential read request and operating method thereof
CN111506516B (zh) 数据存储装置及数据存储装置的操作方法
CN110083545B (zh) 数据存储装置及其操作方法
CN110874330B (zh) 非易失性存储器装置、数据存储装置及其操作方法
CN110858129A (zh) 数据存储装置及其操作方法
CN109783008B (zh) 数据存储装置及其操作方法
CN109992202B (zh) 数据存储设备、其操作方法以及包括其的数据处理***
CN111124273B (zh) 数据存储装置及数据存储装置的操作方法
US11520694B2 (en) Data storage device and operating method thereof
US11526439B2 (en) Storage device and operating method thereof
CN111916140A (zh) 控制器及其操作方法以及包括控制器的存储器***
CN111752853A (zh) 控制器、存储器***及其操作方法
CN112286443A (zh) 控制器、存储器***及其操作方法
CN111752858A (zh) 控制器、存储器***及其操作方法
CN114764396A (zh) 数据存储装置及其操作方法
CN113806241A (zh) 存储装置及其操作方法
CN113885782A (zh) 存储装置及其操作方法
CN112988045A (zh) 数据存储装置及其操作方法
CN112328516A (zh) 控制器、控制器的操作方法以及包括控制器的存储装置
CN110795366B (zh) 数据存储装置及数据存储装置的操作方法
US11157401B2 (en) Data storage device and operating method thereof performing a block scan operation for checking for valid page counts
CN113805793A (zh) 存储装置及其操作方法
CN113010445A (zh) 数据存储装置、其操作方法及使用其的存储***
CN112783429A (zh) 数据存储装置、使用其的存储***及其操作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication
WW01 Invention patent application withdrawn after publication

Application publication date: 20201009