CN115084235B - Ldmos器件、制备方法及芯片 - Google Patents

Ldmos器件、制备方法及芯片 Download PDF

Info

Publication number
CN115084235B
CN115084235B CN202210875508.0A CN202210875508A CN115084235B CN 115084235 B CN115084235 B CN 115084235B CN 202210875508 A CN202210875508 A CN 202210875508A CN 115084235 B CN115084235 B CN 115084235B
Authority
CN
China
Prior art keywords
region
metal oxide
layer
oxide layer
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210875508.0A
Other languages
English (en)
Other versions
CN115084235A (zh
Inventor
赵东艳
王于波
郁文
陈燕宁
刘芳
付振
余山
吴波
王帅鹏
刘倩倩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Smartchip Microelectronics Technology Co Ltd
Beijing Core Kejian Technology Co Ltd
Original Assignee
Beijing Smartchip Microelectronics Technology Co Ltd
Beijing Core Kejian Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Smartchip Microelectronics Technology Co Ltd, Beijing Core Kejian Technology Co Ltd filed Critical Beijing Smartchip Microelectronics Technology Co Ltd
Priority to CN202210875508.0A priority Critical patent/CN115084235B/zh
Publication of CN115084235A publication Critical patent/CN115084235A/zh
Application granted granted Critical
Publication of CN115084235B publication Critical patent/CN115084235B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明提供一种LDMOS器件、制备方法及芯片。该器件包括：半导体衬底、栅极结构、源极区、漏极区、体区以及漂移区，栅极结构包括二氧化硅层、高K金属氧化物层和金属电极层，二氧化硅层形成在半导体衬底的上方，高K金属氧化物层形成在二氧化硅层上方，金属电极层形成在高K金属氧化物层上方；高K金属氧化物层为阶梯状结构，且漂移区上方的高K金属氧化物层的厚度大于体区上方的高K金属氧化物层的厚度。该器件去掉漏极结构与漂移区之间的隔离结构，缩短导电路径，降低导通电阻，缩小器件尺寸，节约芯片面积；二氧化硅层连接衬底，减少界面态；采用高K金属氧化物层提升器件的击穿电压，弥补去掉隔离结构后栅极结构的击穿电压会降低的不足。

Description

LDMOS器件、制备方法及芯片
技术领域
本发明涉及半导体集成电路技术领域，具体地涉及一种LDMOS器件、一种LDMOS器件的制备方法以及一种芯片。
背景技术
随着时代发展，半导体的应用领域也已从传统的工业控制、通信、计算机、消费电子扩展到了新能源、智能电网、轨道交通、汽车电子等新领域。功率半导体器件追求的是对电能的处理，要求其本身具有高耐压和大电流特性。LDMOS（Lateral Double-DiffusedMOSFET）作为一种横向功率器件，具有耐压高、增益大、线性度好、效率高、宽带匹配性能好等优点，如今已被广泛应用于功率集成电路中，尤其是低功耗和高频电路。
尤为关键的是，LDMOS结构设计的优劣以及LDMOS自身工作的可靠性决定了整个功率集成电路的性能。因此，亟需通过器件的优化设计和工艺改进全面保障器件的电特性和可靠性。
传统器件采用的是多晶硅作为栅电极，且为了防止器件的栅氧击穿和有源区击穿，需要在栅电极与漂移区之间设置浅沟槽隔离区或者硅局部氧化隔离区（LOCOS）或者降低表面电场的氧化物隔离，这样一来会使导电路径延长，特征导通电阻增大，同时占用器件的面积，无法实现LDMOS器件高性能和小尺寸设计。
发明内容
本发明实施方式的目的是提供一种LDMOS器件、制备方法及芯片，该LDMOS器件去掉了栅极结构与漂移区之间的隔离结构，缩短了导电路径，降低了导通电阻，缩小器件尺寸，节约芯片面积；同时采用二氧化硅层连接高K金属氧化物层和衬底，能够减少界面态；采用高K金属氧化物层能够提升器件的击穿电压，弥补了去掉隔离结构后栅极结构的击穿电压会降低的不足。
为了实现上述目的，本发明第一方面提供一种LDMOS器件，包括：半导体衬底、栅极结构、源极区、漏极区、体区以及漂移区；所述半导体衬底内形成有所述体区和所述漂移区；所述栅极结构设置在半导体衬底的上方，且所述栅极结构一端位于所述体区上方，另一端位于所述漂移区上方；所述源极区形成在所述体区内且位于栅极结构的一侧；所述漏极区形成在所述漂移区内且位于栅极结构的另一侧；所述栅极结构包括二氧化硅层、高K金属氧化物层和金属电极层，所述二氧化硅层形成在所述半导体衬底的上方，所述高K金属氧化物层形成在所述二氧化硅层上方，所述金属电极层形成在所述高K金属氧化物层上方；所述高K金属氧化物层为阶梯状结构，且漂移区上方的高K金属氧化物层的厚度大于体区上方的高K金属氧化物层的厚度。采用金属电极层有助于提升电路工作速度，同时金属电极层具有良好的栅控能力，有利于器件小尺寸化，金属电极层和高K金属氧化物层组合的栅极结构能够提升器件在极寒极热条件下的温度稳定性，高K金属氧化物层介质缺陷少，绝缘特性好，有利于提高器件可靠性。
可选的，所述金属电极层的金属元素与高K金属氧化物层的金属元素一致。增加金属电极层与高K金属氧化物层的匹配度和兼容性，具有更好的界面特性。
可选的，所述半导体衬底内还形成有高压阱区，所述漂移区和所述体区形成在所述高压阱区内。
可选的，所述高压阱区内还设置有第一浅沟槽隔离区和第一保护环，所述第一浅沟槽隔离区设置在第一保护环与所述漂移区之间。
可选的，所述半导体衬底内还设置有第二浅沟槽隔离区和第二保护环，所述第二浅沟槽隔离区设置在第二保护环与第一保护环之间。
可选的，所述第一保护环为第一导电类型的保护环，所述第二保护环为第二导电类型的保护环。第一浅沟槽隔离区对漏极高压进行压降，第一保护环与第二保护环的导电类型不相同，能够形成PN junction隔离，保护第二保护环外的电路，降低漏极高压对第二保护环外的电路的影响，同时能够防止外部噪声对器件功能的影响。
可选的，所述第一导电类型为N型，所述第二导电类型为P型；或者所述第一导电类型为P型，所述第二导电类型为N型。
本发明第二方面提供一种LDMOS器件的制备方法，所述方法用于制备所述的LDMOS器件，所述制备方法包括：
S1：采用离子注入工艺在半导体衬底内部形成高压阱区；
S2：采用离子注入工艺在半导体衬底内部形成漂移区和体区；
S3：在所述半导体衬底表面生长二氧化硅材料，形成所述二氧化硅层；
S4：采用ALD工艺制备高K金属氧化物，在所述二氧化硅层上方形成高K金属氧化物层；
S5：采用溅射工艺生长金属材料，光刻并刻蚀定义出金属电极层；
S6：采用离子注入工艺在漂移区内形成漏极区，在体区内形成源极区。上述工艺能够完全与现有的LDMOS器件制备方法兼容。
可选的，所述步骤S3具体包括：
S401：采用ALD工艺制备高K金属氧化物，在所述二氧化硅层上方形成高K金属氧化物结构，高K金属氧化物结构的厚度与漂移区上方的高K金属氧化物层的厚度相同；
S402：采用光刻工艺在所形成的高K金属氧化物结构上定义出体区对应的区域；
S403：采用刻蚀工艺对体区对应的区域范围内的高K金属氧化物结构进行减薄，得到阶梯状高K金属氧化物层。上述方法仅一遍ALD工艺，工艺简单。
可选的，所述步骤S3具体包括：
S401：采用ALD工艺制备高K金属氧化物，在所述二氧化硅层上方形成第一层高k金属氧化物结构，第一层高k金属氧化物结构的厚度与体区上方的高K金属氧化物层的厚度相同；
S402：采用光刻工艺在所形成的高K金属氧化物结构上定义出漂移区对应的区域；
S403：采用ALD工艺制备在漂移区对应区域范围内的高K金属氧化物结构上制备第二层高K金属氧化物结构，得到阶梯状高K金属氧化物层。上述方法通过两遍ALD工艺制备高K金属氧化物层，制备的结构的可控性更强。
进一步地，所述制备方法还包括：
在形成所述体区和漂移区之后，在所述半导体衬底上制作第一浅沟槽隔离区和第二浅沟槽隔离区；
在形成源极和漏极后，采用离子注入工艺在所述半导体衬底内形成第一保护环和第二保护环。
本发明第三方面提供一种芯片，所述芯片采用如上所述的LDMOS器件。
通过上述技术方案，提供一种LDMOS器件、制备方法及芯片，该LDMOS器件去掉了栅极结构与漂移区之间的隔离结构，缩短了导电路径，降低了导通电阻，缩小器件尺寸，节约芯片面积；同时采用二氧化硅层连接高K金属氧化物层和衬底，能够减少界面态；采用高K金属氧化物层能够提升器件的击穿电压，弥补了去掉隔离结构后栅极结构的击穿电压会降低的不足。该方法与现有LDMOS制备流程完全兼容，工艺复杂度低。
本发明实施方式的其它特征和优点将在随后的具体实施方式部分予以详细说明。
附图说明
附图是用来提供对本发明实施方式的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本发明实施方式，但并不构成对本发明实施方式的限制。在附图中：
图1是本发明一种实施方式提供的LDMOS器件结构示意图；
图2是本发明一种实施方式提供的LDMOS器件制备方法流程图；
图3是本发明第一种实时方式提供的LDMOS器件制备方法中高K金属氧化物层制作流程图；
图4是本发明第二种实时方式提供的LDMOS器件制备方法中高K金属氧化物层制作流程图。
附图标记说明
1-半导体衬底，2-高压阱区，3-漂移区，4-体区，5-源极区，6-栅极结构，61-金属电极层，62-高K金属氧化物层，63-二氧化硅层，7-漏极区，8-第一浅沟槽隔离区，9-第一保护环，10-第二浅沟槽隔离区，11-第二保护环。
具体实施方式
以下结合附图对本发明的具体实施方式进行详细说明。应当理解的是，此处所描述的具体实施方式仅用于说明和解释本发明，并不用于限制本发明。
实施例一
图1是本发明一种实施方式提供的LDMOS器件结构示意图。如图1所示，所述LDMOS器件包括：半导体衬底1、栅极结构6、源极区5、漏极区7、体区4以及漂移区3；所述半导体衬底1内形成有所述体区4和所述漂移区3；所述栅极结构6设置在半导体衬底1的上方，且所述栅极结构6一端位于所述体区4上方，另一端位于所述漂移区3上方；所述源极区5形成在所述体区4内且位于栅极结构6的一侧；所述漏极区7形成在所述漂移区3内且位于栅极结构6的另一侧；所述栅极结构6包括二氧化硅层63、高K金属氧化物层62和金属电极层61，所述二氧化硅层63形成在所述半导体衬底1的上方，所述高K金属氧化物层62形成在所述二氧化硅层63上方，所述金属电极层61形成在所述高K金属氧化物层62上方；所述高K金属氧化物层62为阶梯状结构，且漂移区3上方的高K金属氧化物层62的厚度大于体区4上方的高K金属氧化物层62的厚度。
传统的多晶硅栅电极的栅控能力差，工作速度慢，采用金属电极层61有助于提升电路工作速度。另一方面，多晶硅耗尽层的存在会削弱多晶硅栅的栅控能力，而本申请采用的金属电极层61具有良好的栅控能力，有利于器件小尺寸化。高K金属氧化物层62阶梯状的结构，以及金属电极层61和高K金属氧化物层62组合的栅极结构6更加符合功率器件的需求，能够提升器件在极寒极热条件下的温度稳定性，实现20年使用寿命的工业级应用；高K金属氧化物层62介质缺陷少，绝缘特性好，有利于提高器件可靠性，与传统SiO2介质层相比，高K金属氧化物层62成膜更致密，缺陷态更少，且温度稳定性更好。
在本实施例中，所述金属电极层61的金属元素与高K金属氧化物层62的金属元素一致，增加金属电极层61与高K金属氧化物层62的匹配度和兼容性，具有更好的界面特性。例如，高K金属氧化物层62采用Al2O3，则金属电极层61采用Al金属制作，以获得更好的界面特性；又如，高K金属氧化物层62采用HfO2，则金属电极层61采用Hf金属制作；再如：高K金属氧化物层62采用ZrO2，则金属电极层61采用Zr金属制作。
在本实施例中，所述半导体衬底1内还形成有高压阱区2，所述漂移区3和所述体区4形成在所述高压阱区2内。
在本实施例中，所述高压阱区2内还设置有第一浅沟槽隔离区8和第一保护环9，所述第一浅沟槽隔离区8设置在第一保护环9与所述漂移区3之间。
在本实施例中，所述半导体衬底1内还设置有第二浅沟槽隔离区10和第二保护环11，所述第二浅沟槽隔离区10设置在第二保护环11与第一保护环9之间。
在本实施例中，所述第一保护环9为第一导电类型的保护环，所述第二保护环11为第二导电类型的保护环。第一浅沟槽隔离区8对漏极高压进行压降，第一保护环9与第二保护环11的导电类型不相同，能够形成PN junction隔离，保护第二保护环11外的电路，降低漏极高压对第二保护环11外的电路的影响，同时能够防止外部噪声对器件功能的影响。
在本实施例中，第一导电类型的保护环为N型保护环，第二导电类型的保护环为P型保护环。在本实施例中，半导体衬底1为P型衬底，高压阱区2为N形阱区。
上述实施例提供的LDMOS器件去掉了栅极结构与漂移区之间的隔离结构，缩短了导电路径，降低了导通电阻，缩小器件尺寸，节约芯片面积；同时采用二氧化硅层连接高K金属氧化物层和衬底，能够减少界面态；采用高K金属氧化物层能够提升器件的击穿电压，弥补了去掉隔离结构后栅极结构的击穿电压会降低的不足。
实施例二
本实施例提供另一种LDMOS器件，如图1所示，所述LDMOS器件包括：半导体衬底1、栅极结构6、源极区5、漏极区7、体区4以及漂移区3；所述半导体衬底1内形成有所述体区4和所述漂移区3；所述栅极结构6设置在半导体衬底1的上方，且所述栅极结构6一端位于所述体区4上方，另一端位于所述漂移区3上方；所述源极区5形成在所述体区4内且位于栅极结构6的一侧；所述漏极区7形成在所述漂移区3内且位于栅极结构6的另一侧；所述栅极结构6包括二氧化硅层63、高K金属氧化物层62和金属电极层61，所述二氧化硅层63形成在所述半导体衬底1的上方，所述高K金属氧化物层62形成在所述二氧化硅层63上方，所述金属电极层61形成在所述高K金属氧化物层62上方；所述高K金属氧化物层62为阶梯状结构，且漂移区3上方的高K金属氧化物层62的厚度大于体区4上方的高K金属氧化物层62的厚度。
传统的多晶硅栅电极的栅控能力差，工作速度慢，采用金属电极层61有助于提升电路工作速度。另一方面，多晶硅耗尽层的存在会削弱多晶硅栅的栅控能力，而本申请采用的金属电极层61具有良好的栅控能力，有利于器件小尺寸化。高K金属氧化物层62阶梯状的结构，以及金属电极层61和高K金属氧化物层62组合的栅极结构6更加符合功率器件的需求，能够提升器件在极寒极热条件下的温度稳定性，实现20年使用寿命的工业级应用；高K金属氧化物层62介质缺陷少，绝缘特性好，有利于提高器件可靠性，与传统SiO2介质层相比，高K金属氧化物层62成膜更致密，缺陷态更少，且温度稳定性更好。
在本实施例中，所述金属电极层61的金属元素与高K金属氧化物层62的金属元素一致，增加金属电极层61与高K金属氧化物层62的匹配度和兼容性，具有更好的界面特性。例如，高K金属氧化物层62采用Al2O3，则金属电极层61采用Al金属制作，以获得更好的界面特性；又如，高K金属氧化物层62采用HfO2，则金属电极层61采用Hf金属制作；再如：高K金属氧化物层62采用ZrO2，则金属电极层61采用Zr金属制作。
在本实施例中，所述半导体衬底1内还形成有高压阱区2，所述漂移区3和所述体区4形成在所述高压阱区2内。
在本实施例中，所述高压阱区2内还设置有第一浅沟槽隔离区8和第一保护环9，所述第一浅沟槽隔离区8设置在第一保护环9与所述漂移区3之间。
在本实施例中，所述半导体衬底1内还设置有第二浅沟槽隔离区10和第二保护环11，所述第二浅沟槽隔离区10设置在第二保护环11与第一保护环9之间。
在本实施例中，所述第一保护环9为第一导电类型的保护环，所述第二保护环11为第二导电类型的保护环。第一浅沟槽隔离区8对漏极高压进行压降，第一保护环9与第二保护环11的导电类型不相同，能够形成PN junction隔离，保护第二保护环11外的电路，降低漏极高压对第二保护环11外的电路的影响，同时能够防止外部噪声对器件功能的影响。
在本实施例中，第一导电类型的保护环为P型保护环，第二导电类型的保护环为N型保护环。在本实施例中，半导体衬底1为P型衬底，高压阱区2为N形阱区。
上述实施例提供的LDMOS器件去掉了漏极区与漂移区之间的隔离结构，缩短了导电路径，降低了导通电阻，缩小器件尺寸，节约芯片面积；同时采用二氧化硅层连接高K金属氧化物层和衬底，能够减少界面态；采用高K金属氧化物层能够提升器件的击穿电压，弥补了去掉隔离结构后栅极结构的击穿电压会降低的不足。
实施例三
图2是本发明一种实施方式提供的LDMOS器件制备方法流程图，该方法用于制备所述的LDMOS器件，如图2所示，所述制备方法包括：
S1：采用离子注入工艺在半导体衬底1内部形成高压阱区2。
首先，采用光刻技术定义出高压阱区2的位置，然后在高压阱区2对应的位置进行离子注入，之后去除光刻胶，然后在氮气氛围中退火促进离子进行有效扩散，从而形成高压阱区2。根据器件的不同需求可以在高压阱区2注入不同的离子，形成不同导电类型的高压阱区2。例如需要形成高压N阱，则可以注入磷离子，又如，需要形成高压P阱，则可以注入硼离子。
S2：采用离子注入工艺在半导体衬底1内部形成漂移区3和体区4。
形成漂移区3和体区4的具体方法与形成高压阱区2的方法相同，在此不再赘述。同样的根据器件的不同需求可以形成不同导电类型的漂移区3和体区4，若是N型漂移区3采用磷注入，P型漂移区3采用硼注入。对于NLDMOS器件采用硼注入体区4，对于PLDMOS器件采用磷注入体区4。在一些实施例中，漂移区3和体区4可以同时进行退火。
S3：在所述半导体衬底1表面生长二氧化硅材料，形成所述二氧化硅层63。
半导体衬底1属于硅基材料，在半导体衬底1表现生长一层超薄的二氧化硅可以增强二者间的界面特性。
S4：采用ALD工艺制备高K金属氧化物，在所述二氧化硅层63上方形成高K金属氧化物层62。
在本实施例中，如图3所示，形成高K金属氧化物层62的具体步骤为：
S401：采用ALD工艺制备高K金属氧化物，在所述二氧化硅层63上方形成高K金属氧化物结构，高K金属氧化物结构的厚度与漂移区3上方的高K金属氧化物层62的厚度相同；
S402：采用光刻工艺在所形成的高K金属氧化物结构上定义出体区4对应的区域；
S403：采用刻蚀工艺对体区4对应的区域范围内的高K金属氧化物结构进行减薄，得到体区4上方薄、漂移区3上方厚的阶梯状高K金属氧化物层62。上述方法仅一遍ALD工艺，工艺简单。
S5：采用溅射工艺生长金属材料，光刻并刻蚀定义出金属电极层61。
生长完成金属材料后，首先光刻定义出金属电极层61以外的区域，然后刻蚀去除多余的金属材料，去除光刻胶，得到金属电极层61。
S6：采用离子注入工艺在漂移区3内形成漏极区7，在体区4内形成源极区5。
形成漏极区7和源极区5的具体方法与形成高压阱区2的方法相同，在此不再赘述。同样的根据器件的不同需求可以形成不同导电类型的源极区5和漏极区7，对于NLDMOS器件采用磷和砷离子注入，对于PLDMOS器件采用硼离子注入。在一些实施例中，源极区5和漏极区7可以同时进行退火。上述工艺能够完全与现有的LDMOS器件制备方法兼容。
在本实施例中，所述制备方法还包括：
在形成所述体区4和漂移区3之后，在所述半导体衬底1上制作第一浅沟槽隔离区8和第二浅沟槽隔离区10；
在形成源极和漏极后，采用离子注入工艺在所述半导体衬底1内形成第一保护环9和第二保护环11。
实施例四
本实施例提供一种如上所述的LDMOS器件的制备方法，如图2所示，所述制备方法包括：
S1：采用离子注入工艺在半导体衬底1内部形成高压阱区2。
首先，采用光刻技术定义出高压阱区2的位置，然后在高压阱区2对应的位置进行离子注入，之后去除光刻胶，然后在氮气氛围中退火促进离子进行有效扩散，从而形成高压阱区2。根据器件的不同需求可以在高压阱区2注入不同的离子，形成不同导电类型的高压阱区2。例如需要形成高压N阱，则可以注入磷离子，又如，需要形成高压P阱，则可以注入硼离子。
S2：采用离子注入工艺在半导体衬底1内部形成漂移区3和体区4。
形成漂移区3和体区4的具体方法与形成高压阱区2的方法相同，在此不再赘述。同样的根据器件的不同需求可以形成不同导电类型的漂移区3和体区4，若是N型漂移区3采用磷注入，P型漂移区3采用硼注入。对于NLDMOS器件采用硼注入体区4，对于PLDMOS器件采用磷注入体区4。在一些实施例中，漂移区3和体区4可以同时进行退火。
S3：在所述半导体衬底1表面生长二氧化硅材料，形成所述二氧化硅层63。
半导体衬底1属于硅基材料，在半导体衬底1表现生长一层超薄的二氧化硅可以增强二者间的界面特性。
S4：采用ALD工艺制备高K金属氧化物，在所述二氧化硅层63上方形成高K金属氧化物层62。
在本实施例中，如图4所示，形成高K金属氧化物层62的具体步骤为：
S401：采用ALD工艺制备高K金属氧化物，在所述二氧化硅层63上方形成第一层高K金属氧化物结构，第一层高K金属氧化物结构的厚度与体区4上方的高K金属氧化物层62的厚度相同；
S402：采用光刻工艺在所形成的高K金属氧化物结构上定义出漂移区3对应的区域；
S403：采用ALD工艺制备在漂移区3对应区域范围内的高K金属氧化物结构上制备第二层高K金属氧化物结构，实现高K金属氧化物结构增厚，得到体区4上方薄、漂移区3上方厚的阶梯状高K金属氧化物层62。上述方法通过两遍ALD工艺制备高K金属氧化物层62，制备的结构的可控性更强。
S5：采用溅射工艺生长金属材料，光刻并刻蚀定义出金属电极层61。
生长完成金属材料后，首先光刻定义出金属电极层61以外的区域，然后刻蚀去除多余的金属材料，去除光刻胶，得到金属电极层61。
S6：采用离子注入工艺在漂移区3内形成漏极区7，在体区4内形成源极区5。
形成漏极区7和源极区5的具体方法与形成高压阱区2的方法相同，在此不再赘述。同样的根据器件的不同需求可以形成不同导电类型的源极区5和漏极区7，对于NLDMOS器件采用磷和砷离子注入，对于PLDMOS器件采用硼离子注入。在一些实施例中，源极区5和漏极区7可以同时进行退火。上述工艺能够完全与现有的LDMOS器件制备方法兼容。
在本实施例中，所述制备方法还包括：
在形成所述体区4和漂移区3之后，在所述半导体衬底1上制作第一浅沟槽隔离区8和第二浅沟槽隔离区10；
在形成源极和漏极后，采用离子注入工艺在所述半导体衬底1内形成第一保护环9和第二保护环11。
本发明第三方面提供一种芯片，所述芯片采用如上所述的LDMOS器件。采用该LDMOS器件有利于缩小芯片尺寸。
需要说明的是，在本领域中，介电常数大于3.9的材料属于高K材料。本申请中高K金属氧化物的介电常数符合上述范围。
以上结合附图详细描述了本发明的可选实施方式，但是，本发明实施方式并不限于上述实施方式中的具体细节，在本发明实施方式的技术构思范围内，可以对本发明实施方式的技术方案进行多种简单变型，这些简单变型均属于本发明实施方式的保护范围。另外需要说明的是，在上述具体实施方式中所描述的各个具体技术特征，在不矛盾的情况下，可以通过任何合适的方式进行组合。为了避免不必要的重复，本发明实施方式对各种可能的组合方式不再另行说明。
此外，本发明的各种不同的实施方式之间也可以进行任意组合，只要其不违背本发明实施方式的思想，其同样应当视为本发明实施方式所公开的内容。

Claims (12)

1.一种LDMOS器件，包括：半导体衬底（1）、栅极结构（6）、源极区（5）、漏极区（7）、体区（4）以及漂移区（3）；所述半导体衬底（1）内形成有所述体区（4）和所述漂移区（3）；所述栅极结构（6）设置在半导体衬底（1）的上方，且所述栅极结构（6）一端位于所述体区（4）上方，另一端位于所述漂移区（3）上方；所述源极区（5）形成在所述体区（4）内且位于栅极结构（6）的一侧；所述漏极区（7）形成在所述漂移区（3）内且位于栅极结构（6）的另一侧；其特征在于，所述栅极结构（6）包括二氧化硅层（63）、高K金属氧化物层（62）和金属电极层（61），所述二氧化硅层（63）形成在所述半导体衬底（1）的上方，所述高K金属氧化物层（62）形成在所述二氧化硅层（63）上方，所述金属电极层（61）形成在所述高K金属氧化物层（62）上方；所述高K金属氧化物层（62）为阶梯状结构，且漂移区（3）上方的高K金属氧化物层（62）的厚度大于体区（4）上方的高K金属氧化物层（62）的厚度；
所述LDMOS器件的栅极结构与漂移区之间未设置隔离结构。
2.根据权利要求1所述的LDMOS器件，其特征在于，所述金属电极层（61）的金属元素与所述高K金属氧化物层（62）的金属元素一致。
3.根据权利要求1所述的LDMOS器件，其特征在于，所述半导体衬底（1）内还形成有高压阱区（2），所述漂移区（3）和所述体区（4）形成在所述高压阱区（2）内。
4.根据权利要求3所述的LDMOS器件，其特征在于，所述高压阱区（2）内还设置有第一浅沟槽隔离区（8）和第一保护环（9），所述第一浅沟槽隔离区（8）设置在第一保护环（9）与所述漂移区（3）之间。
5.根据权利要求4所述的LDMOS器件，其特征在于，所述半导体衬底（1）内还设置有第二浅沟槽隔离区（10）和第二保护环（11），所述第二浅沟槽隔离区（10）设置在第二保护环（11）与第一保护环（9）之间。
6.根据权利要求5所述的LDMOS器件，其特征在于，所述第一保护环（9）为第一导电类型的保护环，所述第二保护环（11）为第二导电类型的保护环。
7.根据权利要求6所述的LDMOS器件，其特征在于，所述第一导电类型为N型，所述第二导电类型为P型；或者所述第一导电类型为P型，所述第二导电类型为N型。
8.一种LDMOS器件的制备方法，所述方法用于制备权利要求1-7中任一项所述的LDMOS器件，其特征在于，所述制备方法包括：
S1：采用离子注入工艺在半导体衬底（1）内部形成高压阱区（2）；
S2：采用离子注入工艺在半导体衬底（1）内部形成漂移区（3）和体区（4）；
S3：在所述半导体衬底（1）表面生长二氧化硅材料，形成所述二氧化硅层（63）；
S4：采用ALD工艺制备高K金属氧化物，在所述二氧化硅层（63）上方形成高K金属氧化物层（62）；
S5：采用溅射工艺生长金属材料，光刻并刻蚀定义出金属电极层（61）；
S6：采用离子注入工艺在漂移区（3）内形成漏极区（7），在体区（4）内形成源极区（5）。
9.根据权利要求8所述的LDMOS器件的制备方法，其特征在于，步骤S3具体包括：
S401：采用ALD工艺制备高K金属氧化物，在所述二氧化硅层（63）上方形成高K金属氧化物结构，高K金属氧化物结构的厚度与漂移区（3）上方的高K金属氧化物层（62）的厚度相同；
S402：采用光刻工艺在所形成的高K金属氧化物结构上定义出体区（4）对应的区域；
S403：采用刻蚀工艺对体区（4）对应的区域范围内的高K金属氧化物结构进行减薄，得到阶梯状高K金属氧化物层（62）。
10.根据权利要求8所述的LDMOS器件的制备方法，其特征在于，步骤S3具体包括：
S401：采用ALD工艺制备高K金属氧化物，在所述二氧化硅层（63）上方形成第一层高k金属氧化物结构，第一层高k金属氧化物结构的厚度与体区（4）上方的高K金属氧化物层（62）的厚度相同；
S402：采用光刻工艺在所形成的高K金属氧化物结构上定义出漂移区（3）对应的区域；
S403：采用ALD工艺制备在漂移区（3）对应区域范围内的高K金属氧化物结构上制备第二层高K金属氧化物结构，得到阶梯状高K金属氧化物层（62）。
11.根据权利要求8所述的LDMOS器件的制备方法，其特征在于，所述制备方法还包括：
在形成所述体区（4）和漂移区（3）之后，在所述半导体衬底（1）上制作第一浅沟槽隔离区（8）和第二浅沟槽隔离区（10）；
在形成源极和漏极后，采用离子注入工艺在所述半导体衬底（1）内形成第一保护环（9）和第二保护环（11）。
12.一种芯片，其特征在于，所述芯片采用权利要求1-7中任一项所述的LDMOS器件。
CN202210875508.0A 2022-07-25 2022-07-25 Ldmos器件、制备方法及芯片 Active CN115084235B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210875508.0A CN115084235B (zh) 2022-07-25 2022-07-25 Ldmos器件、制备方法及芯片

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210875508.0A CN115084235B (zh) 2022-07-25 2022-07-25 Ldmos器件、制备方法及芯片

Publications (2)

Publication Number Publication Date
CN115084235A CN115084235A (zh) 2022-09-20
CN115084235B true CN115084235B (zh) 2023-01-17

Family

ID=83241975

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210875508.0A Active CN115084235B (zh) 2022-07-25 2022-07-25 Ldmos器件、制备方法及芯片

Country Status (1)

Country Link
CN (1) CN115084235B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103378154A (zh) * 2012-04-17 2013-10-30 美国博通公司 用于高电压操作的具有隔离体的晶体管及半导体管芯
CN104979404A (zh) * 2015-05-22 2015-10-14 西安电子科技大学 一种具有阶梯场氧的横向双扩散金属氧化物半导体场效应管
CN109545841A (zh) * 2018-11-22 2019-03-29 长江存储科技有限责任公司 双保护环及其形成方法
CN110767749A (zh) * 2018-07-25 2020-02-07 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN114335156A (zh) * 2022-03-16 2022-04-12 北京芯可鉴科技有限公司 横向双扩散金属氧化物半导体场效应管及其制作方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8053340B2 (en) * 2007-09-27 2011-11-08 National University Of Singapore Method for fabricating semiconductor devices with reduced junction diffusion
US20120228704A1 (en) * 2011-03-07 2012-09-13 Dong-Hyuk Ju High-Voltage MOSFET with High Breakdown Voltage and Low On-Resistance and Method of Manufacturing the Same
US8994113B2 (en) * 2013-04-17 2015-03-31 Infineon Technologies Dresden Gmbh Semiconductor device and method of manufacturing a semiconductor device
US9190279B2 (en) * 2013-04-25 2015-11-17 Vanguard International Semiconductor Corporation Semiconductor device and methods for forming the same
CN114361244B (zh) * 2022-03-18 2022-05-27 北京芯可鉴科技有限公司 Ldmosfet器件、制作方法及芯片
CN114464674B (zh) * 2022-04-11 2022-06-07 北京芯可鉴科技有限公司 Ldmosfet器件、制作方法及芯片

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103378154A (zh) * 2012-04-17 2013-10-30 美国博通公司 用于高电压操作的具有隔离体的晶体管及半导体管芯
CN104979404A (zh) * 2015-05-22 2015-10-14 西安电子科技大学 一种具有阶梯场氧的横向双扩散金属氧化物半导体场效应管
CN110767749A (zh) * 2018-07-25 2020-02-07 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN109545841A (zh) * 2018-11-22 2019-03-29 长江存储科技有限责任公司 双保护环及其形成方法
CN114335156A (zh) * 2022-03-16 2022-04-12 北京芯可鉴科技有限公司 横向双扩散金属氧化物半导体场效应管及其制作方法

Also Published As

Publication number Publication date
CN115084235A (zh) 2022-09-20

Similar Documents

Publication Publication Date Title
US7345341B2 (en) High voltage semiconductor devices and methods for fabricating the same
TW200307331A (en) Metal insulator semiconductor type semiconductor device and its manufacturing method
CN117542880B (zh) 横向双扩散场效应晶体管、制作方法、芯片及电路
CN114361244A (zh) Ldmosfet器件、制作方法及芯片
CN112216745B (zh) 高压非对称结构ldmos器件及其制备方法
CN115084235B (zh) Ldmos器件、制备方法及芯片
CN114373800B (zh) 横向双扩散场效应晶体管、制作方法、芯片及电路
US20220384641A1 (en) Method for manufacturing semiconductor device, and semiconductor device
CN104576732A (zh) 一种寄生FinFET的横向双扩散半导体器件
CN116598361A (zh) 一种具有超结***栅的ldmos器件
CN115547838A (zh) 金属氧化物半导体器件的制备方法及器件
CN115274857A (zh) Ldmos器件、ldmos器件制造方法及芯片
CN112750911B (zh) 一种三向电场可控的ldmos及其制备方法
CN115566059A (zh) Igbt器件及其制备方法
CN111785634B (zh) Ldmos器件及工艺方法
CN115084245B (zh) Ldmos器件及其制备方法以及芯片
CN108666363B (zh) Ldmos器件及其制造方法
TW202221926A (zh) 切換式電源供應電路之高壓元件及其製造方法
CN111969038A (zh) 一种场效应管制备方法及场效应管
CN115881778B (zh) 横向双扩散场效应晶体管、制作方法、芯片及电路
CN110729196A (zh) 一种降低沟槽型金属氧化物半导体导通电阻的方法
CN113990942B (zh) 圆形对称结构的ldmos器件及其制备方法
CN115863397B (zh) 横向双扩散场效应晶体管、制作方法、芯片及电路
CN111697079B (zh) 一种SiC MOSFET器件结构
CN113257917B (zh) 一种集成整流器的平面mosfet及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant