CN104683249A - 用于多芯片互连***的独立的可配置化互连模块实现方法 - Google Patents
用于多芯片互连***的独立的可配置化互连模块实现方法 Download PDFInfo
- Publication number
- CN104683249A CN104683249A CN201510088051.9A CN201510088051A CN104683249A CN 104683249 A CN104683249 A CN 104683249A CN 201510088051 A CN201510088051 A CN 201510088051A CN 104683249 A CN104683249 A CN 104683249A
- Authority
- CN
- China
- Prior art keywords
- chip
- interconnecting modules
- interface
- different
- interconnection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 15
- 230000005540 biological transmission Effects 0.000 claims abstract description 10
- 238000012546 transfer Methods 0.000 claims description 14
- 238000006243 chemical reaction Methods 0.000 claims description 2
- 238000005194 fractionation Methods 0.000 claims description 2
- 238000013461 design Methods 0.000 abstract description 5
- 238000010586 diagram Methods 0.000 description 3
- 238000004891 communication Methods 0.000 description 2
- 230000003416 augmentation Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
本发明提供一种用于多芯片互连***的独立的可配置化互连模块实现方法，涉及芯片设计领域。本发明包括：（1）在芯片中加入独立的互连模块；（2）芯片的其它功能逻辑通过一组接口与本芯片的互连模块相连，各芯片间通过互连模块的多组接口直接相连，芯片与互连模块的接口时钟频率，互连模块之间接口时钟频率；（3）不同***规模使用不同的***互连结构；（4）根据不同的***互连结构的需求，互连模块之间的接口连接方式如有区别，互连模块与芯片间接口的数据传输与互连模块之间的接口的数据传输需要进行相应的转换；（5）在互连模块内部，不同的转换模式可以通过不同的寄存器配置实现。简化了***的硬件设计实现，从而有利于搭建大规模的***。
Description
技术领域
本发明涉及芯片设计领域，具体涉及一种用于多芯片互连***的独立的可配置化互连模块实现方法。
背景技术
随着服务器应用领域的不断发展，高端服务器的应用需求已经进入了一个重要阶段。复杂的体系结构实现支持高端服务器***实现高性能指标、高安全性、高可用性、高可靠性等特点。这就需要网络控制类芯片控制多路处理器***，使***内部报文传输达到高效可靠、安全稳定。对于该类网络控制芯片，为了支持不同***规模，需要一个可配置的互连方法，除满足各种***规模下的互连功能之外，一方面需要易于实现和进行配置，另一方面要尽可能地提高***中数据传输的效率。
传统上，在大规模的多节点***中解决该类问题的方法有两种，一种使在***中添加专用的单独的路由模块或是路由芯片，实现对所有芯片的全互连；另一种是在芯片中引入路由算法和相应的逻辑，并依照由路由算法决定的固定方式进行***规模的扩张（例如2-d mesh），单一芯片并不与所有芯片全互连，而是通过芯片间一级一级的转发实现与其它所有芯片的数据传输。第一种方式缺乏灵活性，每种不同规模的***，依据需要互连的芯片数目，都需要专门设计的路由模块或是路由芯片。第二种方式可以灵活地扩张***规模，但是，随着***规模的扩张，距离最远的芯片间传输数据所需的转发级数越来越多，整个***芯片间的通信性能呈几何级数下降。
发明内容
为了解决以上的技术问题，本文提出了一种用于多芯片互连***的独立的可配置化互连模块实现方法。
本方法将原本集中式的单独的路由模块或者路由芯片改为在单个芯片中实现分布式的路由模块，并依照固定的各个规模***下路由模块的互连方式将芯片直接互连。不同的***规模有不同的互连方式，当***规模较小时，两个芯片间的互连可用更多组的接口实现，当***规模扩大至一定范围（***中芯片数已经多到互连接口组数不足以实现全互连）之前，虽然两个芯片间能用于互连的接口变少，但因为不存在转发的损耗，整个***的通信性能并不会明显降低。
本发明考虑到对于规模可配置化的芯片互连***对与芯片间的互连可配置化的需求，在芯片中加入独立的互连模块，并通过一组接口与芯片的其它功能逻辑相连，而各芯片间通过互连模块的多组接口直接相连。不同***规模使用不同的***互连结构，而根据不同的***互连结构的需求，互连模块之间的接口连接方式会有区别，不同的连接模式可以通过不同的寄存器配置实现。
实现这种方法需要包括四个部分：（1）在芯片中加入独立的互连模块；（2）芯片的其它功能逻辑通过一组接口与本芯片的互连模块相连，各芯片间通过互连模块的多组接口直接相连，芯片与互连模块的接口时钟频率，互连模块之间的接口时钟频率，二者的倍数关系决定了互连模块之间接口的宽度；（3）互连模块之间的互连方式由***规模决定，不同***规模使用不同的***互连结构；（4）根据不同的***互连结构的需求，互连模块之间的接口连接方式会有区别，因此，互连模块与芯片间接口的数据传输与互连模块之间的接口的数据传输需要进行相应的转换；（5）在互连模块内部，不同的转换模式可以通过不同的寄存器配置实现。
在芯片中加入独立的互连模块，指的是在原有的芯片功能逻辑之外，直接在芯片中集成互连模块，该模块不影响芯片本身的功能逻辑。
接口说明，考虑到芯片的核心时钟频率与芯片间数据传输的时钟频率可能会有的区别，因此，为使传输效率的最大化，从芯片功能逻辑到互连模块之间，再从互连模块到互连模块之间，数据传输的宽度也会有相应的区别。
***互连结构，因为对于不同规模的***，互连模块之间的接口宽度与总组数是相同的，因此需要用不同的方式使用这些接口，在保证全***的芯片都能互连的基础上尽可能地简化设计和高效利用接口。
数据转换逻辑，要求根据互连结构决定的接口分组方式和每组接口的数据宽度，对芯片功能逻辑传输的数据进行相应的合并或者拆分工作，再加上数据传输的校验功能。
寄存器配置，指的是可以通过芯片的寄存器配置接口来控制互连模块的工作模式，即用什么样的方式使用互连接口。
本发明的有益效果是：将原本集中式的单独的路由模块或者路由芯片改为在单个芯片中实现分布式的路由模块，并依照固定的各个规模***下路由模块的互连方式将芯片直接互连。在能灵活支持实现各种规模***的互连功能的同时，有效地保证了***中数据传输的效率。另外，将路由功能集成到芯片内部的方式，相较于设置集中式的路由模块/芯片的做法，简化了***的硬件设计实现，从而有利于搭建大规模的***。
附图说明
图1是用集中式的路由芯片实现芯片互连示意图。
图2是用2d mesh方式实现2芯片/4芯片/8芯片互连示意图。
图3是用可配置化互连模块实现2芯片/3芯片/4芯片/5芯片互连示意图。
具体实施方式
下面参照附图，对本发明内容的实施方式进行一个简单的说明。
假设设计的目标***需要支持的规模最多需要5个网络控制芯片，即***的互连结构要支持2/3/4/5个网络控制芯片互连的情况，那么，芯片里的可配置化互连模块可设计为有四组互连接口用于芯片间的互连，并通过配置寄存器的方式控制四组互连接口的使用方式。当应用于2个网络控制芯片的***中时，两个芯片的四组互连接口分别相连，传输数据时，芯片功能模块的数据通过接口传输给芯片内部的互连模块后，互连模块将数据按互连接口宽度进行拆分，用四组接口的发送端同时传输数据，对应的，互连模块对于四组接口的接收端收到的数据也会进行组装，然后通过与芯片功能模块的接口传输给网络控制芯片。
类似地，如图3所示，3/4/5个网络控制芯片的***中，所有网络控制芯片都是采用全互连的方式，通过每个芯片四组互连接口的不同连接方式进行互连，而对应不同的互连方式，只需要通过改变配置寄存器决定互连模块的工作模式，让其改变拆分和组装数据的方式，以及对发送接口的选择，就能实现对不同规模***的互连功能。
此外，分组接口宽度可由芯片的数据传输宽度与时钟频率，互连接口时钟频率，以及***规模来计算得出。以上面的例子来说，假设芯片内部功能模块与互连接口传输数据宽度为100bit，时钟频率为100MHz，而互连接口传输频率为500MHz，那么，在四组接口的划分条件下，（100bit×100MHz）/（500×4）= 5bit，即采用每组接口宽度为5bit时，对数据接口资源的利用可以最大化（实际应用中还需要考虑给每组接口加入数据校验和拆分组装数据所需的信息）。
Claims (6)
1.用于多芯片互连***的独立的可配置化互连模块实现方法，其特征在于，
包括：
（1）在芯片中加入独立的互连模块；
（2）芯片的其它功能逻辑通过一组接口与本芯片的互连模块相连，各芯片间通过互连模块的多组接口直接相连，芯片与互连模块的接口时钟频率，互连模块之间的接口时钟频率，二者的倍数关系决定了互连模块之间接口的宽度；
（3）互连模块之间的互连方式由***规模决定，不同***规模使用不同的***互连结构；
（4）根据不同的***互连结构的需求，互连模块之间的接口连接方式如有区别，互连模块与芯片间接口的数据传输与互连模块之间的接口的数据传输需要进行相应的转换；
（5）在互连模块内部，不同的转换模式可以通过不同的寄存器配置实现。
2.根据权利要求1所述的方法，其特征在于，在芯片中加入独立的互连模块，指的是在原有的芯片功能逻辑之外，直接在芯片中集成互连模块，该模块不影响芯片本身的功能逻辑。
3.根据权利要求1所述的方法，其特征在于，对于接口，芯片的核心时钟频率与芯片间数据传输的时钟频率如果有区别，为使传输效率的最大化，从芯片功能逻辑到互连模块之间，再从互连模块到互连模块之间，数据传输的宽度也会有相应的区别。
4.根据权利要求1所述的方法，其特征在于，所述***互连结构，对于不同规模的***，互连模块之间的接口宽度与总组数是相同的，用不同的方式使用这些接口。
5.根据权利要求1所述的方法，其特征在于，所述数据转换逻辑，要求根据互连结构决定的接口分组方式和每组接口的数据宽度，对芯片功能逻辑传输的数据进行相应的合并或者拆分工作，再加上数据传输的校验功能。
6.根据权利要求1所述的方法，其特征在于，所述寄存器配置，指的是可以通过芯片的寄存器配置接口来控制互连模块的工作模式，即用什么样的方式使用互连接口。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510088051.9A CN104683249A (zh) | 2015-02-26 | 2015-02-26 | 用于多芯片互连***的独立的可配置化互连模块实现方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510088051.9A CN104683249A (zh) | 2015-02-26 | 2015-02-26 | 用于多芯片互连***的独立的可配置化互连模块实现方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN104683249A true CN104683249A (zh) | 2015-06-03 |
Family
ID=53317868
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510088051.9A Pending CN104683249A (zh) | 2015-02-26 | 2015-02-26 | 用于多芯片互连***的独立的可配置化互连模块实现方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104683249A (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111786894A (zh) * | 2020-07-01 | 2020-10-16 | 无锡中微亿芯有限公司 | 实现片上网络传输带宽扩充功能的fpga装置 |
| CN113868171A (zh) * | 2021-09-28 | 2021-12-31 | 上海兆芯集成电路有限公司 | 互连*** |
| WO2022166422A1 (zh) * | 2021-02-05 | 2022-08-11 | 中国电子科技集团公司第五十八研究所 | 互联裸芯、互联微组件、互联微***及其通信方法 |
| US11750510B2 (en) | 2020-07-01 | 2023-09-05 | Wuxi Esiontech Co., Ltd. | FPGA device for implementing expansion of transmission bandwidth of network-on-chip |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102427424A (zh) * | 2011-11-24 | 2012-04-25 | 烽火通信科技股份有限公司 | 多重标签的端口聚合实现方法 |
| CN103297355A (zh) * | 2013-06-20 | 2013-09-11 | 福建星网锐捷网络有限公司 | 一种数据流转发方法、***及交换机 |
| CN103685086A (zh) * | 2012-09-07 | 2014-03-26 | 北京信威通信技术股份有限公司 | 一种支持多芯片架构的基带信号处理器及其处理方法 |
-
2015
- 2015-02-26 CN CN201510088051.9A patent/CN104683249A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102427424A (zh) * | 2011-11-24 | 2012-04-25 | 烽火通信科技股份有限公司 | 多重标签的端口聚合实现方法 |
| CN103685086A (zh) * | 2012-09-07 | 2014-03-26 | 北京信威通信技术股份有限公司 | 一种支持多芯片架构的基带信号处理器及其处理方法 |
| CN103297355A (zh) * | 2013-06-20 | 2013-09-11 | 福建星网锐捷网络有限公司 | 一种数据流转发方法、***及交换机 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111786894A (zh) * | 2020-07-01 | 2020-10-16 | 无锡中微亿芯有限公司 | 实现片上网络传输带宽扩充功能的fpga装置 |
| CN111786894B (zh) * | 2020-07-01 | 2021-08-10 | 无锡中微亿芯有限公司 | 实现片上网络传输带宽扩充功能的fpga装置 |
| US11750510B2 (en) | 2020-07-01 | 2023-09-05 | Wuxi Esiontech Co., Ltd. | FPGA device for implementing expansion of transmission bandwidth of network-on-chip |
| WO2022166422A1 (zh) * | 2021-02-05 | 2022-08-11 | 中国电子科技集团公司第五十八研究所 | 互联裸芯、互联微组件、互联微***及其通信方法 |
| CN113868171A (zh) * | 2021-09-28 | 2021-12-31 | 上海兆芯集成电路有限公司 | 互连*** |
| CN113868171B (zh) * | 2021-09-28 | 2024-06-18 | 上海兆芯集成电路股份有限公司 | 互连*** |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108319563B (zh) | 一种基于fpga的网络功能加速方法和*** | |
| CN1229739C (zh) | 全局中断和障碍网络 | |
| US9880972B2 (en) | Computer subsystem and computer system with composite nodes in an interconnection structure | |
| US8103137B2 (en) | Optical network for cluster computing | |
| US8270830B2 (en) | Optical network for cluster computing | |
| US11750531B2 (en) | FPGA-based virtual fabric for data center computing | |
| EP2549388A1 (en) | Computer system | |
| US8769459B2 (en) | High-end fault-tolerant computer system and method for same | |
| US20130156425A1 (en) | Optical Network for Cluster Computing | |
| CN102202005B (zh) | 可重配置的光片上网络及配置方法 | |
| CN104683249A (zh) | 用于多芯片互连***的独立的可配置化互连模块实现方法 | |
| CN107959643B (zh) | 一种通过交换芯片构建的交换***及其路由算法 | |
| CN102769563A (zh) | 路由计算方法及装置 | |
| US20140133851A1 (en) | Switching clos network universal element | |
| EP2759927B1 (en) | Apparatus and method for sharing function logic between functional units, and reconfigurable processor thereof | |
| EP3761537A1 (en) | Green regenerative energy efficient network | |
| CN103959895A (zh) | 一种无线接入的方法、装置和*** | |
| CN116578528A (zh) | 一种多模混合互连架构的多fpga原型验证平台硬件体系结构 | |
| CN101069434B (zh) | 用于转换及同步数据通信量的数据处理***和方法 | |
| US8040821B2 (en) | Switching device, switching method, and switch control program | |
| CN101315547B (zh) | 一种基于多fpga的控制*** | |
| Seifi et al. | A clustered NoC in group communication | |
| CN1979461A (zh) | 多处理器模块 | |
| CN111030950A (zh) | 一种堆叠交换机拓扑构造方法与装置 | |
| CN104038556A (zh) | 一种Sybase IQ数据库集群中的存储资源配置方法及*** |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WD01 | Invention patent application deemed withdrawn after publication | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20150603 |