CN115020475A - 一种具有肖特基接触的平面栅sj igbt器件 - Google Patents
一种具有肖特基接触的平面栅sj igbt器件 Download PDFInfo
- Publication number
- CN115020475A CN115020475A CN202210754547.5A CN202210754547A CN115020475A CN 115020475 A CN115020475 A CN 115020475A CN 202210754547 A CN202210754547 A CN 202210754547A CN 115020475 A CN115020475 A CN 115020475A
- Authority
- CN
- China
- Prior art keywords
- region
- type
- emitter
- metal
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910052751 metal Inorganic materials 0.000 claims abstract description 34
- 239000002184 metal Substances 0.000 claims abstract description 34
- 239000004065 semiconductor Substances 0.000 claims abstract description 5
- 210000000746 body region Anatomy 0.000 claims description 22
- 239000000463 material Substances 0.000 claims description 7
- 229910002601 GaN Inorganic materials 0.000 claims description 3
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 claims description 3
- 210000003850 cellular structure Anatomy 0.000 claims description 3
- 239000003989 dielectric material Substances 0.000 claims description 3
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 3
- 229920005591 polysilicon Polymers 0.000 claims description 3
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 3
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 3
- 238000000034 method Methods 0.000 abstract description 5
- 230000008569 process Effects 0.000 abstract description 5
- 230000004888 barrier function Effects 0.000 abstract description 4
- 238000000605 extraction Methods 0.000 abstract description 4
- 239000000969 carrier Substances 0.000 abstract 1
- 238000005036 potential barrier Methods 0.000 abstract 1
- 238000005516 engineering process Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/47—Schottky barrier electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明涉及一种具有肖特基接触的平面栅SJ IGBT器件，属于功率半导体器件技术领域。本发明通过在传统的平面栅SJ IGBT器件JFET区引入P型环区，并将P型环区和发射极金属连接形成肖特基接触，在P型环区和发射极金属之间形成了空穴势垒。器件通态时，该势垒阻挡了空穴直接从P型环区流向发射极，保证了器件阴极侧的载流子浓度；关断过程中，P型环区和发射极金属形成了新的空穴抽取路径，加快了漂移区多余少数载流子的抽取，提高了器件的关断速度，降低了器件的关断损耗。
Description
技术领域
本发明属于功率半导体技术领域，具体涉及一种具有肖特基接触的平面栅SJIGBT器件。
背景技术
绝缘栅双极晶体管(Insulated Gate Bipolar Transistor，IGBT)因同时具有MOS器件输入电阻高、开关速度快、易驱动等优点和双极型器件正向导通压降低的优点，已成为中大功率电力电子***的核心器件。IGBT技术如今已发展至第七代，采用了场阻止(FieldStop，FS)技术、载流子存储(Carrier Stored，CS)技术、浮空P-body区和薄片工艺等新结构、新工艺，显著提升了IGBT器件的静动态性能和可靠性。除了上述技术外，可采用超结(Super Junction，SJ)技术进一步提升IGBT器件的动静态性能。相比于传统IGBT器件，SJIGBT器件可以在相同的耐压量级具有更低的关断损耗，但是随着IGBT器件应用场景的不断发展，要求IGBT器件具有更快的开关速度。
发明内容
本发明所要解决的技术问题是针对现有技术存在的问题，提供一种具有肖特基接触的平面栅SJ IGBT器件。本发明通过在平面栅SJ IGBT器件JFET区引入P型掺杂的P型环区，P型环区与发射极金属之间形成肖特基接触，提高了平面栅SI IGBT器件的开关速度，降低了关断损耗。
为解决上述技术问题，本发明实施例提供一种具有肖特基接触的平面栅SJ IGBT器件，其元胞结构包括从下至上依次层叠的集电极金属1、P+集电区2、N型场截止区3、漂移区、N型载流子存储区6和金属发射极12；
所述漂移区具有侧面相互接触的P柱4和N柱5构成的超结结构，且所述P柱4位于所述N柱5两侧；
所述N型载流子存储区6的顶层两侧具有P型体区7，两个所述P型体区7之间的所述N型载流子存储区6的顶层具有P型环区10，所述P型体区7和所述P型环区10之间由所述N型载流子存储区6隔离；所述P型体区7的顶层具有N+型发射区8；
所述N+型发射区8的第一部分、所述P型体区7的第一部分、所述P型环区10的第一部分和所述N型载流子存储区6上具有栅介质11，所述栅电极9位于所述栅介质11中；所述N+型发射区8的第二部分、所述P型体区7的第二部分、所述P型环区10的第二部分和所述栅介质11上具有金属发射极12，所述栅电极9与所述金属发射极12和所述N型载流子存储区6之间通过栅介质11隔离，两个所述栅介质11通过所述金属发射极12隔离；所述金属发射极12与所述P型体区7和所述N+型发射区8之间形成欧姆接触，所述金属发射极12与P型环区10之间形成肖特基接触。
在上述技术方案的基础上，本发明还可以做如下改进。
进一步的，所述栅电极9所用的材料为多晶硅或金属。
进一步的，器件所用半导体材料为单晶硅、碳化硅或者氮化镓。
本发明的有益效果是：相比于之前的平面栅SJ IGBT结构，本发明所提供的一种具有肖特基接触的平面栅SJ IGBT结构，在导通状态时，金属发射极与P型环区之间的肖特基势垒阻挡了空穴直接从P型环区流向发射极，保证了器件阴极侧的载流子浓度，与之前的平面栅SJ IGBT结构具有可比拟的导通压降；器件关断过程中，P型环区和发射极金属连接，提供了额外的空穴抽取通道，提高了平面栅SJ IGBT器件的开关速度，降低了器件的关断损耗。
附图说明
图1为本发明实施例的一种具有肖特基接触的平面栅SJ IGBT器件的结构示意图；
图2为传统平面栅SJ IGBT的结构示意图。
附图中，各标号所代表的部件列表如下：
1为集电极金属，2为P+型集电区，3为N场截止区，4为P型柱区，5为N型柱区，6为N型载流子存储区，7为P型体区，8为N+型发射区，9为栅电极，10为P型环区，11为栅介质，12为发射极金属。
具体实施方式
以下结合附图对本发明的原理和特征进行描述，所举实例只用于解释本发明，并非用于限定本发明的范围。
如图1所示，本发明第一实施例提供的一种具有肖特基接触的平面栅SJ IGBT器件，其元胞结构包括从下至上依次层叠的集电极金属1、P+集电区2、N型场截止区3、漂移区、N型载流子存储区6和金属发射极12；
所述漂移区具有侧面相互接触的P柱4和N柱5构成的超结结构，且所述P柱4位于所述N柱5两侧；
所述N型载流子存储区6的顶层两侧具有P型体区7，两个所述P型体区7之间的所述N型载流子存储区6的顶层具有P型环区10，所述P型体区7和所述P型环区10之间由所述N型载流子存储区6隔离；所述P型体区7的顶层具有N+型发射区8；
所述N+型发射区8的第一部分、所述P型体区7的第一部分、所述P型环区10的第一部分和所述N型载流子存储区6上具有栅介质11，所述栅电极9位于所述栅介质11中；所述N+型发射区8的第二部分、所述P型体区7的第二部分、所述P型环区10的第二部分和所述栅介质11上具有金属发射极12，所述栅电极9与所述金属发射极12和所述N型载流子存储区6之间通过栅介质11隔离，两个所述栅介质11通过所述金属发射极12隔离；所述金属发射极12与所述P型体区7和所述N+型发射区8之间形成欧姆接触，所述金属发射极12与P型环区10之间形成肖特基接触。
本实施例的工作原理如下：
本发明所提出的一种具有肖特基接触的平面栅SJ IGBT器件，在正常工作下，与传统结构(如图2所示)相比，具有相近的导通压降、更快的开关速度以及更低的关断损耗。
器件处于导通状态时，金属发射极与P型环区之间的肖特基接触势垒阻挡空穴直接从P型环区流向发射极，保证了器件阴极侧的载流子浓度，与之前的平面栅SJ IGBT结构具有可比拟的导通压降。
器件关断过程中，P型环区和发射极金属连接，提供了额外的空穴抽取通道，提高了平面栅SJ IGBT器件的开关速度，降低了器件的关断损耗。
可选地，所述栅电极9所用的材料为多晶硅或金属。
可选地，器件所用半导体材料为单晶硅、碳化硅或者氮化镓。
在本发明的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”、“顺时针”、“逆时针”、“轴向”、“径向”、“周向”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。在本发明的描述中，“多个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。
在本发明中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系，除非另有明确的限定。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。
在本发明中，除非另有明确的规定和限定，第一特征在第二特征“上”或“下”可以是第一和第二特征直接接触，或第一和第二特征通过中间媒介间接接触。而且，第一特征在第二特征“之上”、“上方”和“上面”可是第一特征在第二特征正上方或斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”可以是第一特征在第二特征正下方或斜下方，或仅仅表示第一特征水平高度小于第二特征。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外，在不相互矛盾的情况下，本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。
以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (3)
1.一种具有肖特基接触的平面栅SJ IGBT器件，其特征在于，其元胞结构包括从下至上依次层叠的集电极金属(1)、P+集电区(2)、N型场截止区(3)、漂移区、N型载流子存储区(6)和金属发射极(12)；
所述漂移区具有侧面相互接触的P柱(4)和N柱(5)构成的超结结构，且所述P柱(4)位于所述N柱(5)两侧；
所述N型载流子存储区(6)的顶层两侧具有P型体区(7)，两个所述P型体区(7)之间的所述N型载流子存储区(6)的顶层具有P型环区(10)，所述P型体区(7)和所述P型环区(10)之间由所述N型载流子存储区(6)隔离；所述P型体区(7)的顶层具有N+型发射区(8)；
所述N+型发射区(8)的第一部分、所述P型体区(7)的第一部分、所述P型环区(10)的第一部分和所述N型载流子存储区(6)上具有栅介质(11)，所述栅电极(9)位于所述栅介质(11)中；所述N+型发射区(8)的第二部分、所述P型体区(7)的第二部分、所述P型环区(10)的第二部分和所述栅介质(11)上具有金属发射极(12)，所述栅电极(9)与所述金属发射极(12)和所述N型载流子存储区(6)之间通过栅介质(11)隔离，两个所述栅介质(11)通过所述金属发射极(12)隔离；所述金属发射极(12)与所述P型体区(7)和所述N+型发射区(8)之间形成欧姆接触，所述金属发射极(12)与P型环区(10)之间形成肖特基接触。
2.根据权利要求1所述的一种具有肖特基接触的平面栅SJ IGBT器件，其特征在于，所述栅电极(9)所用的材料为多晶硅或金属。
3.根据权利要求1所述的一种具有肖特基接触的平面栅SJ IGBT器件，其特征在于，器件所用半导体材料为单晶硅、碳化硅或者氮化镓。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210754547.5A CN115020475A (zh) | 2022-06-30 | 2022-06-30 | 一种具有肖特基接触的平面栅sj igbt器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210754547.5A CN115020475A (zh) | 2022-06-30 | 2022-06-30 | 一种具有肖特基接触的平面栅sj igbt器件 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN115020475A true CN115020475A (zh) | 2022-09-06 |
Family
ID=83079864
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210754547.5A Pending CN115020475A (zh) | 2022-06-30 | 2022-06-30 | 一种具有肖特基接触的平面栅sj igbt器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115020475A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115440589A (zh) * | 2022-10-26 | 2022-12-06 | 深圳市美浦森半导体有限公司 | 一种igbt器件及其制造方法 |
-
2022
- 2022-06-30 CN CN202210754547.5A patent/CN115020475A/zh active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115440589A (zh) * | 2022-10-26 | 2022-12-06 | 深圳市美浦森半导体有限公司 | 一种igbt器件及其制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103383958A (zh) | 一种rc-igbt器件及其制作方法 | |
| CN105206656A (zh) | 一种逆导型igbt器件 | |
| CN202282352U (zh) | 通过外延方法形成fs层的高压igbt | |
| CN114664929B (zh) | 一种集成异质结二极管的分离栅SiC MOSFET及其制作方法 | |
| US9263560B2 (en) | Power semiconductor device having reduced gate-collector capacitance | |
| CN114784108B (zh) | 一种集成结势垒肖特基二极管的平面栅SiC MOSFET及其制作方法 | |
| US6255692B1 (en) | Trench-gate semiconductor device | |
| US20240274656A1 (en) | Semiconductor device | |
| CN110137250B (zh) | 一种具有超低导通压降的高速igbt器件 | |
| CN117497601B (zh) | 平面型碳化硅晶体管的结构、制造方法及电子设备 | |
| CN117476774B (zh) | 垂直型碳化硅晶体管的结构、制造方法及电子设备 | |
| CN117497600B (zh) | 超结碳化硅晶体管的结构、制造方法及电子设备 | |
| CN117497579B (zh) | 碳化硅igbt的结构、制造方法及电子设备 | |
| CN108899363B (zh) | 能降低导通压降和关断损耗的沟槽栅igbt器件 | |
| CN115020475A (zh) | 一种具有肖特基接触的平面栅sj igbt器件 | |
| CN114784107A (zh) | 一种集成结势垒肖特基二极管的SiC MOSFET及其制作方法 | |
| CN108336133B (zh) | 一种碳化硅绝缘栅双极型晶体管及其制作方法 | |
| CN116404039B (zh) | 一种功率半导体器件及其制造方法 | |
| CN110504314B (zh) | 一种沟槽型绝缘栅双极晶体管及其制备方法 | |
| CN111668212A (zh) | 半导体装置 | |
| CN110534566B (zh) | 一种igbt功率器件 | |
| CN111211167B (zh) | 一种消除负阻效应的rc-igbt器件结构 | |
| CN110534575B (zh) | 一种vdmos器件 | |
| CN110444590B (zh) | 一种超结ligbt功率器件 | |
| CN111276537A (zh) | 一种具有多晶硅耐压层的逆导型rc-ligbt器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |